JPS6143348A - 多重系フェイルセーフコンピュータシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、フェイルセーフ特性を必要とする制御用マイ
クロコンピュータなどに係り、特にマイクロコンピュー
タシステムが一重系の場合にも適用可能なフェイルセー
フコンピュータシステムに関する。

〔発明の背景〕

近年、各種の車両や搬送装置の制御にマイコン（マイク
ロコンピュータ）が広く使用されるようになってきてい
るが、このような場合、マイコンが誤動作すると安全上
大きな問題を生じる虞れがあり、このため、フエづルセ
ーフなマイコンシステムが必要になる。

この−１−！ｓ　す制ｊａｌ用のフエイルセーフマイコ
ンシ′ステふとしては、例えば、［−日経エレクトロニ
クス４誌、１９８２．３．　ｌ　Ｊ　の央村、中村氏に
よる尋鉄道信号制御装置に見るフォールト・トレラント
・システムの設計〃が知られており、これによれば、フ
ェイルセーフ機能の付与を、基本的に共通のクロック源
を用い、クロック同期したｉ数の−ｆイコンのバス（ア
ドレスバスｐ　７　１　ハスナど）のフェイルセーフ照
合により実現する方法について紹介がなされている。

この従来例によれば、高速度で故障検出が行なえるが、
その反面、多重系のマイコンシステムを前提としており
、かつ比較すべきバスの数に対応した多数のフェイルセ
ーフな比較器を必要とするためコストアップが看しく、
また、当然のこととして一重系のマイコンシステムには
適用できないという欠点がある。

〔発明の目的〕

本発明の目的は、上記した従来技術の欠点を除き、比較
器の数が少くて済み、かつ−重系のマイコンシステムに
モ適用可能なフェイルセーフマイコンシステムを提供す
るにある。

〔発明の概要〕

この目的を達成するため、本発明は、ソフトウェア機能
を併用してディジタル出力プログラムを周期的に動作さ
せ、この周期を監視することによ・り故障検知を行なう
ようにした点を特徴とする。

〔発明の実施例〕 以下、本発明によるフェイルセーフコンピュータシステ
ムについて、図示の実施例により詳細に第１図は本発明
の一実施例で、図において、１は制御用のマイコン（コ
ンピュータ）で、マイクロプロセッサ（セントラルグロ
セツシングユニット）２を中心にしてプログラムメモリ
であるリードオンリーメモリ３．変数メモリであるラン
ダムアクセスメモリ４．ディジタル出力回路５で構成さ
れている。なお、このほかクロック回路やアドレスデコ
ーダなどの周辺回路が必狭であるが、この点は周知のこ
となので省略しである。

６はフェイルセーフ周波数比較器で、フェイルセーフ機
能をもった周波数ウィンドウコンパレータとして動作し
、ディジタル出力回路゛５から出力されてくる信号Ｅの
周波数を調べ、それが所定の周波数範囲内にあるときだ
け気１〃になる一致信号Ｇと、自己の正常性チェック信
号Ｆとを出力する＠きをする。　　゛ 一方、このような構成と並行して、マイコン１のソフト
ウェアを第２図のフローチャートのように構成しておく
。すなわち、システム立上げによりスタート後、イニシ
ャル処′Ｐ４（１０）が終了するとステップ（２ｏ）に
よりディジタル出力回路５から交互にＳＳ　□　＃　、
　％　Ｉ　Ｉｔを出力させるようにする。

このためには、例えばダミーカウンタ（ソフトカウンタ
）を設け、ステップ（２０）を通るごとに一０〃から％
１〃に、そして亀１〃から蟻０〃に変る信号がディジタ
ル出力回路５に与えられるようにすればよい。その後、
ステ５ツブ（３０）でマイコン１が行なうべき本来の処
理を行ない、再びステップ（旬）に戻す。

このようにしておけば、プログラムに割込み等がないの
で、ステップ（２０）、　　（３０）は無限ループとな
って周期的に動作し、デづジタル出力回路５の出力信号
Ｅは隻０〃と％１〃が周期的九反転する信号となり、こ
れはディジタル出力回路５からほぼ一定の周波数のパル
スが得られることを示す。

ナオ、このときのパルス状の信号Ｅの周波数が完全に一
定のものとならないのは、以下の理由による。すなわち
、一般に、ステップ（３０）におけるマイコツ１本来の
処理プログラムの処理時間には、ミクロにみたプログラ
ムバスの違い（判定文など）でゆらぎが住じているから
である。

この、はぼ一定の周波数（これをｆｌとする）の信号Ｅ
はフェイルセーフ周波数範囲内６に入力され、第３図に
示す比較特性のもとで比較され、これにより、信号Ｅの
周波数ｆ、が所定の周波数ｆｚとｆｍ　（ｂ＜　ｆｍ　
）の間にありたときだゆ一致信号Ｇ＝１が得られるよう
にする。なお、これらの周波数ｆＸ、、ｆ、は、マイコ
ン１が正常に機能して第２図に示した処理が正しく縁り
返えされているときに得られる信号ＥのＪ８波数ｆ、に
基づいて、フェイルセーフｊ！８波数比較器６の中に予
じめセットしであるものである。

従りて、マイコン１が正雀に機能している閣は、第３図
に示すように、信号Ｂの周波数はｆ、となり、周波′ｆ
ｉｉｆｃとｆＲで定まるウィンドウの中にあり、一致信
号（ｆ−１が得られている。

しかしながら、いま、マイコン１に故障などが発生した
とすれば、第２図に示した処理に要する時間が正常時で
のものから変化したり、処理が停止したりするため、例
えば信号Ｅの周波数が正當時での値ｆｌからずれてｆＩ
のように変化し、ｆＬとｆｉで決められているウィンド
ウを外れた場合には、−ｉ信号Ｇ＝０となり、故障を検
出することができる。

一方、フェイルセーフ周波数比較器６が故障したときに
は、自己の正常性チェック信号Ｆが失わ　−れるのでフ
ェイルセーフが保たれる。

従って、この第１図の実施例によれは、１台の周波数比
較器を用いただけで７エイルセーフマイコンシステムを
得ることができ、マイコンシステムが多重系でなくても
適用可能で充分なフェイルセーフ性を与えることができ
る。

次に、フェイルセーフ周波数比較器６の一実施例を第４
図によって説明する。

なお、この第４図に示した例はリング演算方式として知
られ、フェイルセーフ性が璧求される列車自動制御装置
（ＡＴＣ装置）の分野で多用されており、特許第９２３
３２７号、特許第９６４８１６号、特許第１０７２７４
５号の各明細書なとに詳しく説明されている公知のもの
である。

この第４図に示したフェイルセーフ周波数比較器６は、
交書信号発生部１２と周波数比較回路１１が基本になっ
ており、制御回路１４によって時分割動作し、入力端子
ｌＯに与えられた信号Ｅの周波数ｆｉに対する周波数ウ
ィンドウ比較を行ない、論理出力回路１３から出力端子
１６に一致信号ｕ′ｔ−１そして出力端子１７から自己
チェック信号Ｐ゛をそれぞれ出力するようになっている
。

矢に動作について説明すると、いま、あるタイムスロッ
トで交番信号発生部１２が、メモリ−１５と制御回路１
４の出力で決められる周改数の信号ａ″を発生している
と、これがフィードバランルーズ１８を介して周波数比
較回路１１に入力され、端子１０から入力されている信
号Ｅ（Ｄ＠波ｅｆｓと比較されて比較出力すが得られる
。

次に、別の夕１ムスロットで、交番信号発生部１２は、
比較出力すと制御回路１・１からの出力によりメモリー
１５の、前回とは異なったアドレスの内容ｔ−読出し、
前回とは異なり７’（周波数の信号ａを発生じ、周波数
比較回路１１は今度はこの周波数と信号Ｅの周波数ｆ１
との比較を行ない、比較出力すを発生する。従って、上
記メモリー１５の一方のアドレスから読出される周波数
を例えば第３図で示したｆＸ、に、そして他方のアドレ
スから読出される周波数をｆ、にそれぞれ定めておけば
、時分割で周波数のウィンドコンパレートが行なわれる
ことになる。

一方、メモリー１５のさらに別のアドレスには、絢＄、
数比較回路１１と交書信号発生部１２の自己チェックに
必懺なデータが設定されており、上記した周波数比軟の
タイムスロットとは別の特定のタイムスロットにおいて
、このデータによる１５→１８→１１→１９→１５のフ
ィードバック形ループのチェックが行なわれ、この動作
も含めサイクリックな動作を行なわせることで７エイル
セーフ性が保たれるようになっている。そして、このサ
イクリックな動作が停止すると端子１７に現われている
自己チェック用のサイクリックな信号Ｆが消失し、フェ
イルセーフな状態での異常検出が得られるようになって
いる。

また、交番信号発生部１２は、以上とはさらに別の特定
タイムスロットで周波数比較回路１１の出力が所定のゾ
ーンに入っていることを表わす出力信号を発生する働き
もし、制御回路１４と論理出力回路１３により端子１６
から交番信号で正常範囲を示す信号Ｇが出力されるよう
にする。

なお、このほかメモリーのＣＲＣチェック（周期冗長検
査）なども適用されているが、詳細な説明は前記の明細
書にゆすり、ここでは省略する。

次に、第５図は本発明を二重系マイコンに適用した場合
の一実施例で、マイコンＩＡとＩＢは二重系をなし、疎
結合（クロックが独立になっていること）である。なお
、これらのマイコンＩＡ。

ＩＢの入出力インターフェースについては図示してない
が、通常の二重系の場合と同じく、公知の切換手段を用
い、゛相互に結合されるか、または一方から他方に切換
えられて動作するようになっている。

加は切換部で、上記した入出力インターフエ−スの切換
とは別のものであり、それぞれのマイコンＩＡ、ＩＢか
らの交番信号ＥＡとＥｉＢを時分割で切換え、フェイル
セーフ周波数比戦器６に入力する働きをする。

従って、この実施例においても、信号ＥＡの周波数ｆ】
ムと信号ＥＢの周波数ｆ１Ｂがそれぞれ時分割で所定範
囲内にあるが否かの検出が行なわれることになり、錦１
図の実施例と同様に異常検知が可能になる。そして、こ
のとき、切換部加の異常はフェイルセーフ周波数比較器
６で検出できるため、フェイルセーフ性が保たれる。

第６図は同じく二重系のマイコンシステムに本発明を適
用した場合の一実施例で、第５図の実施例とは異なり、
二重系のマイコンＩＡ、ＩＢの２つの信号ＥＡ、　　Ｅ
Ｂを周波数として直接比較するようにしたもので、一方
のマイコンの出力周波数を基準として他方のマイコンの
出力周波数が所定の範囲内にあるが否かをフェイルセー
フにチェックするようにしたものであり、そのため、例
えばマイコンＩＡから出力される信号ＥＡの周波数をｆ
ｌＡとし／ヒとき、これに対してマイコンＩＢの出力信
号ＩＬＢの周波数ｆｌＢが、 １１人−ΔｆＬ＜ｆＩＢ＜ｆｌ＾＋ΔｆＩＩ　　　・・
曲回・・（１）の範囲にあるか否かをチェックするフェ
イルセーフ周波数比較器６０を使用したものである。

第７図はこのようなフェイルセーフ周波数比較器６０の
一実施例で、２１はマイコンＩＢからの信号ＥＢを入力
する端子、ｎは選択−ｊ路である。

次に、この実施例の動作について説明する。

この実施例のものでも時分割動作をするが、そのタイム
スロットの数は第４図の場合よりも多く設定してあり、
これにより、ます泡択回路乙により端子１０を選択して
信号ＥＡを入力し、その周波数ｆｌＡを基準入力周波数
としてそれがどの範囲の周波数にあるかを交番信号発生
部１２と周波数比較回路１１により、周波数帯域ごとに
時分割で順次、比較してゆきながら確定し、それを基準
周波数ｆｌＡとじて記憶する。このときの周仮数帝の区
分の精度はメモＩＪ−１５の中に設定しである基準周波
数データの数によって決められる。

次に、選択回路２２を端子２１に切換え、マイコンＩＢ
の信号１ｊＢを取り込み、記憶しである基準周波数ｆｌ
Ａを用いて上記（１）式による比較を時分割で行ない、
信号ｗｂの周波数ｆｌＢが基準周波数ｆｌＡに対して所
定のｖｉｉＩ差（−ΔｆＬ、＋Δ１１１）内にあるか否
かのチェ、ツクする。

そして、（１）式が満足している間だけ一致信号Ｇを出
力させ、異常検知が行なえるようにする。

ここで、選択回路部による選択動作が停止すると、常に
同じ入力を比較していることになり、みかけ上は周ｖＪ
Ｌ数が所定範囲にあるものと判断され、誤まった出力を
発生してフェイルセーフが倚られなくなりてしまう虞れ
がある。そこで、これに対しては、新たにタイムスロッ
トを設け、交＃ｒ侶゛号発生部１２の出力ａを選択回路
ηに入力し、新たに設けたタイムスロットで違択回路四
の出力周波数を周波数比較１ｇ回路１１に取り込み、−
歇比戟を行なうようにしてやれば、選択回ｂｎによる選
択動作の停止を容易に検出でき、選択回路乙の故障に対
してもフェイルセーフを保たせることができる。

これら第５図、第６図の実施例では、二重系のそれぞれ
の系を格成するマイコンＩＡ、１１３が疎結合でよいた
め、クロック回路も独立にでき、かつ、それぞれのプロ
グラム間でのしい同期も不要である。

また、これら第５図、第６図の実施例では、一方の系に
故障が発生しても、他方の糸だけで第１図の実施例の場
合と同様にフェイルセーフ性を保った動作が可能で、二
重系の％量を部分にいかして高い信頼性を常に保つこと
ができる。

なお、以上の実施例では、プログラムの周期性を保つた
めに第２図に示すような無限ループとしているが、これ
に代えてタイマ割込みでプログラムを走らせることによ
り周期性が得られるようにしてもよい。この場合には、
一部分のプログラムの７工イ〃セーン動作を保証するよ
うにしてもよい。

〔発明の効果〕

以上説明したように、本党明によれば、ティジタル出力
を発生させるためのマイコンのプログラムを周期的に走
らせ、この周期により故障検知を行゛なりようにしたか
ら、従来技術の欠点を除き、複数の７工イルセーフ比社
器か不要で、二重系のマイコンシステムにも適用できる
ため、ＬＳＩ化による小形化が可能で、このためローコ
スト化カ容易な上、二重糸のマイコンシステムに適用し
て　−常に高い信頼性を得ることができるフェイルセー
フコンピュータシステムを容易に提供することができる
。

【図面の簡単な説明】

第１図は本発明によるフェイルセーフコンピュータシス
テムの一実施例を示すブロック図、第２図は第１図の医
施例におけるプログラムの説明図、第３図は同じく制作
説明図、第４図はフェイルセーフ周波数比軟器の一例を
示すブロック図、第５図及び第６図はそれぞれ本実８Ａ
を二重系に適用した場合の一災′１Ａｆｉｌを示すブロ
ック図、第７図はフェイルセーフＢ’ｌ波数比較器の他
の一実施例を示すブロック図である。 １、ＩＡ、ＩＢ・・・・・・マイクロコンピュータ、５
・・・・・・ディジタル出力回路、６．６０・・・・・
・フェイルセーフ周波数比較器、２０・・・・・・選択
回路。 第１ｆ！１ 第２図 第３図 第４図 旦 第５図 第６図 第７図 Ｌ　　　　　　　　　　　？　　　　　−Ｊ印

Claims (1)

1. 【特許請求の範囲】 １、セントラルプロセッシングユニットを用いて演算処
   理を行なうコンピュータシステムにおいて、上記演算処
   理が実行されるごとに２種の状態の一方と他方に交互に
   変化する信号を発生するディジタル出力回路と、このデ
   ィジタル出力回路から出力される信号を入力とする周波
   数比較器とを設け、上記信号の状態変化周波数が所定範
   囲を外れたか否かで故障検出を行なうように構成したこ
   とを特徴とするフェイルセーフコンピュータシステム。 ２、特許請求の範囲第１項において、上記周波数比較器
   がフェイルセーフ機能を備えていることを特徴とするフ
   ェイルセーフコンピュータシステム。