JPS6144470A - 集積回路チップにおける金属充填方法 - Google Patents

集積回路チップにおける金属充填方法

Info

Publication number
JPS6144470A
JPS6144470A JP60103652A JP10365285A JPS6144470A JP S6144470 A JPS6144470 A JP S6144470A JP 60103652 A JP60103652 A JP 60103652A JP 10365285 A JP10365285 A JP 10365285A JP S6144470 A JPS6144470 A JP S6144470A
Authority
JP
Japan
Prior art keywords
layer
photoresist
recess
field
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60103652A
Other languages
English (en)
Other versions
JPH0569292B2 (ja
Inventor
アンドリユー　エル　ウー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of JPS6144470A publication Critical patent/JPS6144470A/ja
Publication of JPH0569292B2 publication Critical patent/JPH0569292B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H10D64/259—Source or drain electrodes being self-aligned with the gate electrode and having bottom surfaces higher than the interface between the channel and the gate dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/202—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials for lift-off processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/058—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by depositing on sacrificial masks, e.g. using lift-off
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、一般に、ＭＯＳＦＥＴ　（金属酸化物半導体
電界効果トランジスタ）又はより一般的には絶縁ゲート
電界効果トランジスタの集積回路チップを製造する方法
及びこれによって製造された集積回路チップに係る。
従来の技術 ＭＯＳＦＥＴ又はＩＧＦＥＴ集積回路チップを製造する
プロセスは、一般に、２つの工程シーケンスに分けるこ
とができる。先ず第１に、装置の活性領域、即ち、トラ
ンジスタのような能動部品を製造しようとするチップの
領域、を取り巻く基体領域に電界酸化物絶縁体を成長も
しくは付着することによって基体上に活性領域が画成さ
れる。
これらの活性領域は、酸化物絶縁層がない状態に保たれ
る。典型的に、電界酸化物の下にフィールドインプラン
トを与えて、基体表面の反転の問題が解消されている。
半導体処理の第２の部分中には、回路部品、即ち、トラ
ンジスタや他の回路素子が製造され、電界酸化物上に付
着した金属又はポリシリコンのフィルム縞によってこれ
らが相互接続される。
発明が解決しようとする問題点 第１のシーケンス、即ち、電界酸化物及びインプラント
のシーケンスでは、２つの一般的な技術が用いられてい
る。その一方の技術、即ち、「非等面」として一般的に
説明されているチップを形成する技術においては、イオ
ンインプラントを上面に衝突させて、フィールドインプ
ラントを形成すると共に、高温の蒸気雰囲気中でチップ
の上面全体に酸化物層が成長される。イオン、基体がＰ
−型基体の場合には典型的にホウ素である、は酸化物の
下で基体の上面全体に浸透する０次いで、ホトレジスト
によって活性領域が画成され。
活性領域内の酸化物が除去される１次いで、この活性領
域内のフィールドインプラントの部分を中性化するに必
要な補償インプラントが基体の露出上面に付着される。
この手法では、ＩＧＦＥＴトランジスタのチャンネルが
基体の表面付近ではなくて基体内に埋設される０表面チ
ャンネルＩＧＦＥＴは、埋設チャンネルＩＧＦＥＴより
も一般により望ましいものである。更に、電界酸化物は
高い温度で成長されるので、電界酸化物の成長中にフィ
ールドインプラントが基体中へ延び込む、従って、フィ
ールドインプラントとソース及びドレイン領域との間の
周囲領域が比較的大きなものとなＤ、フィールドインプ
ラントとソース及びドレイン領域の側との間に比較的高
い周囲接合キャパシタンスが生じ、トランジスタの作動
速度を低下させる。
電界酸化物及びインプラントを形成する第２の一般的な
技術、「局部酸化物」又はｒＬＯｃ。
Ｓ」プロセスと称する、が開発されておＤ、この技術で
は、他の技術より優れたプレーナ装置が形。
成される０局部酸化物の技術では、電界酸化物の上面が
活性領域において基体のレベルと同じかもしくははゾ同
じレベルになる。又、局部酸化物の技術では、最初の酸
化物層が基体の全面に付着され、その上に窒化シリコン
層が付着される０次いで、ホトレジストによって活性領
域が画成され、活性領域の外側の電界領域において窒化
シリコンが除去される。その後、非等面接術の場合のよ
うに、チップ面にホウ素イオンを衝突させることによっ
てフィールドインプラントが形成されるが。
局部酸化技術では、窒化シリコン及び残留ホトレジスト
が基体をイオンから遮蔽し、従って、フィールドインプ
ラントは、活性領域の外側の電界領域においてのみ形成
される０次いで、チップが高温の蒸気雰囲気中に配置さ
れ、窒化シリコンによって遮蔽されない電界領域におい
て酸化物層が電界酸化物に対して所望の厚みまで成長す
る０次いで、ホトレジスト、窒化物、及び活性領域の初
期酸化物が除去される。
局部酸化技術においては、表面チャンネル装置が形成さ
れるが、これらの技術には、多数の他の欠点がある。第
１に、電界酸化物は基体においてシリコンから成長され
るので、電界領域の厚みは増加するが、活性領域は増加
しない、従って、結晶の欠陥が基体に生じ、装置の故障
を招くことになる。
更に、窒化シリコンは、活性領域内の初期酸化物の縁の
下でシリコン基体と反応し、「ホワイト・リボン」作用
を招くことがある。この反応において、窒化被膜のシリ
コンがブレークダウンし、これにより生じた窒素が初期
酸化物層の縁に沿ってシリコン基体のシリコンと反応す
る。初期酸化物層の全周において、その下の基体は、酸
化物が除去された時に、装置の周囲領域に窒化シリコン
のリボンを呈し、これは１次いで、低電圧における破壊
のような故障をゲート酸化物に招く、その上、非等面接
術の場合のように、電界酸化物成長工程で用いられる高
い温度によって深いフィールドインプラントが生じ、こ
れによＤ、フィールドインプラントとソース及びトレイ
ン領域との間の。
周囲面積が増大し、これらの間の周囲接合キャパシタン
スを増加させ、ひいては、装置の作動速度の低下を招く
。
更に、局部酸化技術において電界酸化物を成長すると、
電界酸化物が活性領域に向かって水平方向に侵入する。
従って、この手順では、装置の活性領域の巾について正
確な制御を維持することが困難である。
ゲート酸化物絶縁体及びゲート電極を基体の表面上に形
成した後、活性装置のソース及びドレイン領域が形成さ
れ、相互接続部が付着される。
一般に、相互接続部は、電界酸化物の上に付着されたポ
リシリコン又は金属フィルムのパターンであって、これ
らのパターンは、ソース及びドレイン領域並びに相互接
続ラインと物理的及び電気的に接触して配置される。然
し乍ら、金属を用いて相互接続部を形成する場合、金属
では鋭い角がある場合にこれを段状にうまく覆えないの
で、問題が生じる。それ故、金属フィルムを付着する前
に装置をできるだけ平らにすることが所望される。
電界酸化物の上面は、特に、非等面チップに場合例えば
ソース及びドレイン領域の面よりも一般に相当に高くな
るので、相互接続部の形成中に接続上の問題が生じるこ
とは明らかである。
例えば電界酸化物の角や傾斜面の上にある金属の相互接
続パターンにソース及びドレイン領域を接続する場合に
本来生じる上記の問題に鑑み、本出願人による１９８３
年６月１６日出願の米国特許出願第５０５．０４６号に
は、ソース及びドレイン領域並びにゲート電極を設けた
後に、チップを絶縁層で覆い、この絶縁層で相互接続パ
ターンを支持するような方法が開示されている。絶縁層
においてソース及びドレイン領域並びにポリシリコン相
互接続部に対して穴をエツチングし、導電性物質を充填
する１次いで、金属の相互接続パターンを形成する。多
数の相互接続層が必要な場合には、このプロセスが繰り
返される。然し乍ら、ポリシリコン相互接続部の上面の
高さは、ソース及びドレイン領域の上面の高さよりも相
当に高いので、エツチングによってポリシリコンの相互
接続部を露出させてからソース及びドレイン領域を露出
させ、従って、ソース及びドレイン領域を露出させるに
余計な時間がか−ることによってポリシリコンの相互接
続部に損傷が及ぶことがある。
集積回路チップを処理する際には、例えば酸化物層のよ
うな絶縁材の凹所に金属導体物質を充填することがしば
しば必要となる。前記の米国特許出願第５．０５，０４
６号には、この操作を行なう技術が開示されている。Ｗ
Ｊ単に述べると、チップの表面に金属フィルムが付着さ
れる。このフィルムの深さは、少なくとも絶縁材の凹所
を充填し且つ金属フィルムの上面に凹所を残すに充分な
ものである。金属フィルム上にホトレジスト被膜を設け
て金属フィルムの凹所を充填し平らな上面を形成する１
次いで、このホトレジスト被膜を反応性イオンエツチン
グ技術によってエツチングし。
金属フィルムの凹所にホトレジストを残すようにする０
次いで、金属をエツチングし、凹所の外側の金属を除去
する。その後、残りのホトレジストを除去し、凹所に金
属を残すようにする。この技術は、一般に、１０ミクロ
ン以下の均一な巾のチップ上凹所を充填する場合に限定
される。従って、凹所の巾が著しく変化したり或いは凹
所の巾が約１０ミクロン以上の場合には、上記特許出願
に開示された方法では、凹所を満足に充填することがで
きない。
問題点を解決するための手段 本発明の目的は、金属酸化物半導体電界効果トランジス
タ（ＭＯＳＦＥＴ）又はより一般的には絶縁ゲート電界
効果トランジスタ（ＩＧＦＥＴ）の集積回路チップを製
造する新規で且つ改良された方法及びこれによって作ら
れた集積回路チップを提供することである。
本発明の１つの特徴によれば、トランジスタのような能
動回路部品をその後の処理工程で形成すべきところの活
性領域を画成する新規゛な方法が提供される。この新規
な方法によれば、局部酸化技術に伴う前記の問題を解消
する非等面装置が形成されると共に、現在の非等面装置
の問題を解消する表面チャンネル装置が形成される。こ
の新規な方法においては、電界酸化物として要求される
厚みを有する二酸化シリコン即ち「酸化物」のような絶
縁層が基体全体に付着される０次いで、この酸化物層の
上にポリシリコンの層が付着される。
このポリシリコンの層の上面にホトレジスト層が付着さ
れ、既知のやり方で活性領域を画成するようにパターン
形成される。ホトレジストのパターン化プロｔスにより
活性領域を覆うホトレジストが残され、活性領域以外の
フィールド領域においてポリシリコン層の上面が露出さ
れる。フィールド領域のポリシリコンが除去され、酸化
物を通してフィールドインプラントが与えられる。ホト
レジスト及びポリシリコンは、インプラントが活性領域
に与えられるのを防止し、従って、フィールドインプラ
ントは、フィールド領域のみに形成される。かくて、こ
の方法により形成された装置は、表面チャンネル装置と
なる。
活性領域上に残されたポリシリコンは、凹所を画成し、
これは、以下で述べる技術を用いて金属フィルムが充填
される。このプロセスにおいて、フィールド領域のホト
レジスト層が除去される。
チップ表面上の金凡フィルムのパターンは、チップのフ
ィールド領域を画成する０次いで、金属フィルムによっ
て覆われていない領域にある露出酸化物層が除去されて
装置の領域が画成される。
本発明の更に別の特徴によれば、能動回路装置が基体上
に形成された後、新規な一連の処理工程によＤ、後で付
着される金属化パターンに接触し易い比較的平らなチッ
プ上面が形成される。こ°　の新規な一連の工程におい
ては、ゲート電極の上面の高さが電界酸化物の上面と同
じ高さになるようにゲート電極が形成される０次いで、
ゲート電極の側面に絶縁層が付着される。このゲート電
極の絶縁層、並びに、ソース及びドレイン領域を境界穴
めする電界酸化物の側面によって、凹所が形成され、こ
れらの凹所は導電層で充填され、その上面の高さは、ゲ
ート電極及び電界酸化物の上面の高さに対応する。これ
らの導電層は、ゲート電極の側面に予め付着された絶縁
層によってゲート電極から絶縁される０次いで、チップ
の上面を絶縁層で覆い、これを再流技術によって平らに
し、この上に金属の相互接続パターンを後で付着する。
この絶縁層に穴をエツチングし、ソース及びドレイン領
域の上の導電性物質並びにポリシリコンの相互接続部に
金属の相互接続部を接続できるようにする。上記の絶Ｂ
層を介してソース及びドレイン領域上の導電性物質と、
ポリシリコン相互接続部とに至るまでの深さの差は、導
電性物質を設けたことによって相当に減少されるので、
エツチングプロセス中にポリシリコンの相互接続部へ損
傷が及ぶおそれが大巾に減少される。
本発明の更に別の特徴によれば、絶縁材の凹所に金属フ
ィルムを充填する新規で且つ改良された方法が提供され
る。凹所を形成すべき絶縁材の領域は、ホトレジストに
よって画成され、ホトレジストが凹所に若干張り出すよ
うにして領域がエツチングされる１次いで、少なくとも
凹所とその周囲のホトレジストの全面にわたって金属フ
ィルムを冷間スパッタリングし、凹所に充填する。この
状態においては、ホトレジストの上面と、張り出し部の
境界を定めるその側面も金属で覆われる。
ホトレジストの側面を覆う金属は、凹所に付着された金
属と分離される０次いで、金属の面を例えばホトレジス
トの層で覆い、これを部分的にエンチング除去して、そ
の下のホトレジスト層の角付近の金Ｘ縁を露出させたま
シにする０次いで、露出金属をエツチング除去し、その
下のホトレジストの角を露出させる１次いで、下方のホ
トレジスト層を除去すると共に、これを覆っている金属
及び上方のホトレジスト層も除去する。これと同時に、
凹所の金属を覆っているホトレジストを除去する。
本発明は、特に、特許請求の範囲に指摘する。
本発明の上記及び他の効果は、添付図面に関連した以下
の詳細な説明から明らかとなろう。
実施例 第１図ＡないしＦは、装置の活性領域を画成する処理工
程を示しておＤ、第１図ＧないしＫは。
絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴ）のよう
な能動的な回路素子を形成し、平らな千ニｌブ面を形成
する次々の処理工程を示している。
第１図Ａを説明すれば、本発明の１つの特徴によＤ、基
体１０は、二酸化シリコン即ち「酸化物」のような絶縁
材の基本層１２と、ポリシリコンの第２層１４によって
一般のやり方で覆われる。
酸化物ＦＩｊ１２の厚みは、チップの電界酸化物の所望
の厚みに対応する。ポリシリコン１４の上面は、次いで
、一般のやり方でマスク及び現像されるホトレジスト層
１６で覆われる。このホトレジスト層は、基体の活性領
域、即ち、ＩＧＦＥＴのような能動装置がその後の処理
工程で形成される領域、のみを覆うようにされる。
第１図Ｂを説明すれば、指向性のある反応イオンエツチ
ングを使用し、ホトレジスト１６によって覆われていな
いポリシリコン層１４の一部分が除去され、ポリシリコ
ン層の側面１５と酸化物層１２の上面とによって画成さ
れた凹所１８が形成される。ホトレジスト１６及びポリ
シリコン１４がマスクとして働いて装置の活性領域を遮
蔽する状ＩＢでは、フィールドインプラント２０が酸化
物層１２を貫通して与えられる０次いで、凹所１８に金
属フィルム２２を充填しく第１図Ｃ）、ホトレジスト層
１６の残りの部分を除去する。第２図ＡないしＦに関連
して以下に説明するプロセスは、この掻作に使用される
。このプロセスを用いる場合には、第１図Ｂについて上
記した反応性イオンエツチング工程が、ポリシリコン層
１４の残りの部分に対してホトレジスト１６の張り出し
部２４を形成するように調整される。この張り出し部の
目的は、第２図ＡないしＦに関連して以下で説明する。
金属フィルム２２を付着してホトレジスト層１６の残り
の部分を除去した後（第１図ｃ）、ポリシリコン１１４
の残りの部分を除去する（第１図Ｄ）０本発明の１つの
特定の実施例においては、硝酸、水及び弗化水素酸の溶
液を５０：３：１の比で使用し、その下の酸化物層１２
を甚だしくエツチングせずにポリシリコン層１４を除去
する。
次いで、金属層２２をマスクとして使用し、指向性のあ
る反応イオンエツチングによって、一般的に２６で示す
活性装置領域の酸化物層１２の部分を除去する（第１図
Ｅ）１次いで、金属層２２を除去しく第１図Ｆ）、基体
１ｏは、電界酸化物１２及びフィールドインプラント２
０が活性装置領域２６を画成及び境界室めする状態とさ
れる。
第１図ＡないしＦから明らかなように、ホトレジスト層
１６（第１図Ａ）は、これを現像してフィールド領域に
おけるその一部分を除去した後、活性装置領域を画成し
、次々の処理工程においては、これを用いて、フィール
ドインプラント（第１図Ｂ）をフィールド領域のみに設
けることができる０次いで、ホトレジスト層１６を用い
て、金属マスクを形成し、活性装置領域内の酸化物を除
去できるようにする。ホトレジスト、ポリシリコン及び
金属の種々の処理層は、処理工程を通じて自己整列マス
クを形成し、次々の処理工程において外部から付着され
るマスクの不整列によるエラーのおそれを減少する。
更に、ホトレジスト及びポリシリコン層は、フィールド
インプランテーション中に活性装置領域を遮蔽するので
、第１図ＡないしＦに示すプロセスに基づいて製造され
る装置では補償インプラントが不要である。このように
して形成される装置は、非等面接術によって製造される
公知の装置とは異なる表面チャンネル装置である。
これに加えて、上記のプロセスでは、局部酸化技術のよ
うに電界酸化物の成長を必要としないので、この技術に
伴う問題、即ち結晶の変形及び「ホワイトリボン」欠陥
を含む問題が解消される。
第１図ＧないしＫを参照し、比較的平らな上面をもつチ
ップを製造する本発明の特徴について説明する。第１図
Ｇは、基体１０、電界酸化物１２及びフィールドインプ
ラント２０を含む集積回路チップ上の１つの活性装置領
域２６を示している。従来の方法では、比較的厚い電界
酸化物セグメント間にその側壁１３によって画成さ・れ
た凹所において、基体１０の表面上に、好ましくは二酸
化シリコンの薄い絶縁［３０が付着される。この酸化物
層３０の上にポリシリコンの縞が付着され、ゲート電極
３２が形成される。同時に、ポリシリコンの縞３４及び
３６が電界酸化物１２の上面に相互接続ラインとして設
けられる。ゲート電極３２の上面３３は、電界酸化物１
２の上面３５とはゾ同じ高さである。ゲート電極３２が
形成された後、一般的なやり方で、ソース及びドレイン
領域３８及び４０としてインプラントが形成される。
次いで、第１図Ｈ及び工に示す工程を用いて、ゲート電
極３２の垂直側壁に絶縁層が設けられる。
先ず、チップの面を二酸化シリコンのような絶縁材の層
４２で覆い、これを反応イオンエツチングによって、各
垂直面に絶縁Ｍ４４を残すようにエツチング除去する（
第１図Ｉ）、従って、ゲート電極３２の垂直側壁は、ソ
ース及びドレインのインプラント３８及び４０上に若干
延びる絶縁層４４を有する。同様に、絶縁層４４は、電
界酸化物１２の垂直側壁を覆ってソース及びドレイン領
域３８及び４０上に延び、相互接続ライン３４及び３６
の側壁も、酸化物Ｍ４４で覆われ、これは電界酸化物１
２の一部分上に延びる。
第〕７図Ｔを参照すハげ　電界酸化物１２及びゲート電
極３２を追加する前の基体１０の上面に対応するソース
及びドレイン領域３８及び４０の上面は、ゲート電極３
２及び電界酸化物の上面よりも高さが相当に低いことに
注意されたい、ゲート電極３２及び電界酸化物１２の側
壁を覆う酸化物層４４は、凹所４６を画成し、これらの
凹所には導電性物質の５４８及び５０が充填され（第１
図Ｊ）、これら層の上面の高さがゲート電極３２の上面
３３及び電界酸化物１２の上面３５とはゾ同じ高さにさ
れる。浅いソース及びドレイン領域を経て基体１０へと
スパイクが生じる潜在的な問題を回避するため、導電性
物質としてタングステンシリサイドを使用するのが好ま
しい、導電Ｎ４８及び５０を付着するのに用いるプロセ
スは、前記の米国特許出願第５０５，０４６号に開示さ
れたプロセスであるのが好ましい。
次いで、チップを、ホスホ・シリケートガラス又はボロ
・ホスホ・シリケートガラスの層５２で覆い（第１図Ｋ
）、その後、再流を行なって比較的平らな上面を形成す
る（第１図Ｌ）、電界酸化物１２によって画成されたフ
ィールド領域内のポリシリコン相互接続部３４及び３６
上のガラスと、装置領域２６の金属１４８及び５０上の
ガラスとの厚みの差は、金属層が設けられない公知技術
の場合より相当に減少されることが明らかであろう、従
って、ガラス層５２を介してポリシリコンの相互接続部
及び金属層へ穴を形成する時に、ポリシリコ、ンの相互
接続部がエツチングプロセスによって著しく損傷を受け
ることがない。
又、本発明の特徴は、他の多数の効果を発揮することで
ある。ゲート電極３２の側面に絶縁層４４を設けること
により「軽くドープしたドレイン」即ちｒＬＤＤｊ構造
体を容易に得ることができる。この構造体においては、
ゲート電極３２の側壁に設けられた酸化物絶縁ＪＷ４４
の下に延びるドレイン領域の部分が比較的軽くドープさ
れ、これは、電子がゲート酸化物３０へ入り込んでここ
に留まるおそれを減少する。ゲート酸化物３０に電子が
入り込むと、酸化物層の下の基体のチャンネル領域をゲ
ート電極の電界から遮蔽することによってトランジスタ
の作動性能を低下させることになる。
更に、凹所４６全体に導電層４８及び５０を充填するこ
とにより（第１図工）、トランジスタのソース及びドレ
インの入力及び出力抵抗が減少される。更に、電界酸化
物１２の側面に酸化物層４４を使用すると共に導電層４
８及び５０を使用することにより接触のための周囲部分
が排除され、従って、トランジスタを小型にできると共
に、暦４８及び５０のタングステンシリサイドがフィー
ルド領域から充分に分離されて、スパイク作用が回避さ
れる。又、導電層４８及び５０並びに電界酸化物［１２
の側面に設けた絶縁Ｗ１４４によＤ、絶縁層５２上に配
置される相互接続パターン（図示せず）と接続するため
の自己整列接触構成を使用できる。即ち、これらの素子
では、ソース及びドレイン領域の中心から若干ずれて絶
９Ｍ５２に穴をあけても充分な接触を得ることができる
と共に、スパイク作用の問題を充分に回避することがで
きる。
本発明の更に別の特徴は、凹所に金属フィルム層を充填
する新規で且つ改良された方法を提供することである。
上記したように、第２図ＡないしＦに関連して述べたプ
ロセスを用いて凹所１８（第１図Ｂ）を充填することが
できる。
ｆ１５２図Ａは、ホトレジストの層１０２で覆われた基
体１００を有する集積回路チップを示している。１０４
で一般的に示された穴が従来の方法でホトレジスト層に
画成され、基体１００の側面１０７で画成された凹所１
０６が基体１００に形成される。従って、ホトレジスト
は、穴１０４の周囲を画成する側面１０３を有する。凹
所は、指向性のある反応イオンエツチングによって形成
され、凹所１０６を画成する側面１０７上にホトレジス
ト１０２の張り出し部１０８が形成される。
凹所１０６を充填しようとする金属を１．チップの面上
に、凹所１０６を充填するに充分な深さまで冷間スパッ
タリングする（第２図Ｂ）、ホトレジスト１０２上の金
属フィルム１１２の深さは、凹所内の深さとはゾ同じで
ある。第２図Ｂに示すように、張り出し部の付近では、
ホトレジスト層を覆う金属が、ホトレジスト層１０２の
側面１０３及び上面により画成された角に対してカーブ
している。金属フィルムの深さには限度があると共に張
り出し部１０８が設けられているために、凹所内のフィ
ルム１１０の面は張り出し部の下で若干凹状になってお
Ｄ、従って、ホトレジストを覆う金属フィルムは、凹所
内の金属フィルムに接触しない。
次いで、チップの全面を第２のホトレジスト層１１４で
覆う（第２図Ｃ）、凹所１０６の領域では、第２のホト
レジスト層の上面が若干凹状となＤ、穴１０４の周囲を
画成する側面１０３付近の領域の方が他のチップ領域よ
りも一般的に薄くなる１反応イオンエツチングを用いて
、ホトレジスト１１４の表面の一部を除去し、ホトレジ
スト層１０２の穴１０４の周囲付近にある金属フィルム
１１２の角を露出させる（第２図Ｄ）０次いで、湿式金
属エツチングを使用し、金属層１１２の露出部分を、そ
の下のホトレジスト層１０２を露出させるに充分な程、
エツチングする（第２図Ｅ）。
凹所の金属層１１０は、他のホトレジスト１１４によっ
て覆われていると共に、ホトレジスト層１１４及び張り
出し部１０８によって湿式金属エツチングから保護され
るので、金属層１１０は湿式金属エツチングによって損
傷を受けない、更に、ホトレジストＭ１０２は、その上
の金属層１１２及びホトレジストＦ１１１４と共に一般
的なやり方で除去される。これと同時に、金属層１１０
上のホトレジストＮ１１４も除去され、第２図Ｆに示す
構成が得られる。
以上、特定の実施例について、本発明の種々の特徴を説
明した。然し乍ら１本発明は、上記した以外の種々の基
本構造を有する集積回路チップにおいて実施しても、本
発明効果の幾つかもしくは全部が得られることが明らか
であろう、それ故、本発明の真の精神及び範囲内に包含
されるこのような変更や修正は全て特許請求の範囲に網
羅されるものとする。
【図面の簡単な説明】
第１図ＡないしＬは、本発明の製造方法の種々の工程に
おいて集積回路チップを示した断面図であり１本発明の
方法及びその最初の２つの特徴によって構成された集積
回路チップを理解するのに有用な図、そして 第２図ＡないしＦは１本発明の第３の特徴により凹所に
金属フィルムを充填する方法を詳細に示す断面図である
。 １０・・・基体　　　１２・・・基本層１４・・・第２
の層　１６・・・ホトレジスト層１８・・・凹所 ２０・・・フィールドインプラント ２２・・・金属フィルム　　２４・・・張出し部２Ｓ・
・・活性装置領域　　３０・・・絶縁層３２・・・ゲー
ト電極 ３４．３６・・・ポリシリコン縞 ３８．４０・・・ソース及びドレイン領域４２．４４・
・・絶縁層　　４６・・・凹所４８．５０・・・導電性
物質の層 １面の＋　ｆ’　Ｌ（Ｆ　”：’　”：　ｉ二゛工更な
し）手続補正書（方式） １．事件の表示　　　昭和６０年特許願第１０３６５２
号２、発明の名称　　　　集積回路チップの製造方法３
、補正をする者 事件との関係　　出願人　・ 名　称　　　ディジタル　イクイブメントコーポレーシ
ョン ４、代理人 ５、補正命令の日付　　昭和６０年８月２７日６、補正
の対象　　　　全図面 ７、補正の内容

Claims (18)

    【特許請求の範囲】
  1. （１）第１導電型の基体に集積回路チップを製造する方
    法において、 Ａ、上記基体の表面上に絶縁層と第２の層とを付着し、 Ｂ、活性装置領域を画成すると共に、フィールド領域に
    おいて上記第２の層の一部を除去してフィールド領域に
    おいて上記第２層に凹所を形成し、 Ｃ、フィールド領域において上記基体の表面に第１導電
    型のインプラントを浸透させて、フィールドインプラン
    トを形成し、 Ｄ、上記第２層の凹所にマスク材料を付着して、フィー
    ルド領域を画成するマスクを形成し、Ｅ、上記第２層の
    他部分を除去すると共に、この第２層の除去によって露
    出された絶縁層の一部分を除去し、これにより、基体の
    表面を露出させて、活性装置領域を形成し、上記絶縁層
    の残りの部分がフィールド絶縁層を構成するようにし、
    Ｆ、上記フィールド絶縁層からマスク材料を除去し、 これにより、基体上にフィールド絶縁層を形成すると共
    に、基体内にフィールドインプラントを形成することを
    特徴とする方法。
  2. （２）活性装置領域を画成する上記段階は、Ａ、第２層
    の表面上にホトレジストの層を付着して、フィールド領
    域及び活性装置領域を画成するパターンでホトレジスト
    層を露出すると共に、フィールド領域においてホトレジ
    スト層の一部分を除去し、 Ｂ、ホトレジスト層によって覆われていないフィールド
    領域において第２層をエッチングして第２層に凹所を形
    成することより成る特許請求の範囲第（１）項に記載の
    方法。
  3. （３）上記エッチング段階は、反応性イオンエッチング
    である特許請求の範囲第（２）項に記載の方法。
  4. （４）上記凹所を形成する段階は、ホトレジスト層が第
    ２層に張り出すような凹所を形成し、マスク材料を付着
    する上記段階は、 Ａ、ホトレジスト層の表面及び上記凹所の上に金属の層
    を冷間スパッタリングし、上記金属は上記凹所内に層と
    して付着されると共に、ホトレジストの上面及び側面を
    覆うようにされ、ホトレジスト上の金属は凹所内の金属
    層と分離され、Ｂ、凹所上にくぼみができるに充分な深
    さまでチップの面をマスク材料で覆い、 Ｃ、マスク材料の層をエッチングして、ホトレジスト層
    の角の上の金属層の部分を露出させ、Ｄ、露出した金属
    をエッチングしてホトレジスト層の角及び張り出し部を
    露出させ、 Ｅ、ホトレジスト層を除去して、マスク材料とその上の
    金属層とを除去し、そして Ｆ、凹所内の金属層の上のマスク層を除去する特許請求
    の範囲第（２）項に記載の方法。
  5. （５）上記マスク材料は、ホトレジストであり、上記の
    ホトレジスト除去段階及びマスク層除去段階を一緒に行
    なう特許請求の範囲第（４）項に記載の方法。
  6. （６）上記第２層は、ポリシリコンであり、上記絶縁層
    は二酸化シリコンであり、基体を露出する上記段階は、 Ａ、硝酸、水及び弗化水素酸の混合物を与えて、残りの
    第２層を除去し、そして Ｂ、反応性イオンエッチングを行なって、露出した二酸
    化シリコンを除去する特許請求の範囲第（１）項に記載
    の方法。
  7. （７）集積回路チップに凹所を形成してこの凹所に金属
    を充填する方法において、 Ａ、チップ上にホトレジスト層を付着し、凹所を形成す
    べき領域においてホトレジストを除去し、 Ｂ、除去されたホトレジストによって画成されたチップ
    の領域に凹所を形成して、ホトレジストが凹所に張り出
    すようにし、 Ｃ、凹所の上及びホトレジスト層の表面に金属の層を冷
    間スパッタリングし、この金属は、凹所内に層として付
    着されると共に、ホトレジストの上面及び側面を覆うよ
    うにされ、ホトレジスト上の金属は、凹所内の金属層か
    ら分離され、Ｄ、凹所上にくぼみが生じるに充分な深さ
    までチップ表面をマスク材料で覆い、 Ｅ、マスク材料の層をエッチングして、ホトレジスト層
    の上面及び側面で画成された角の上にある金属層の部分
    を露出させ、 Ｆ、露出された金属をエッチングして、ホトレジストの
    角の領域でホトレジスト層の上面及び側面を露出させ、 Ｇ、ホトレジスト層を除去し、これにより、その上のマ
    スク材料及び金属層を除去し、 Ｈ、上記凹所の金属層上のマスク層を除去することを特
    徴とする方法。
  8. （８）上記マスク層は、ホトレジストであり、上記ホト
    レジスト除去段階とマスク層除去段階とを一緒に行なう
    特許請求の範囲第（７）項に記載の方法。
  9. （９）第１導電型の基体上に集積回路チップを形成する
    方法において、 Ａ、フィールド絶縁層の凹所によって画成された活性装
    置領域に能動的な装置を設け、この能動的な装置のゲー
    ト電極の上面を、フィールド絶縁層の上面の高さにし、 Ｂ、上記ゲート電極の側面に側面絶縁層を設け、フィー
    ルド絶縁層の側面及び側面絶縁層が凹所を画成するよう
    にし、そして Ｃ、上記凹所に導電性材料を付着し、この凹所内の導電
    性材料の上面がフィールド絶縁層の上面の高さになるよ
    うにしたことを特徴とする方法。
  10. （１０）上記チップを絶縁材の層で覆う段階を備えた特
    許請求の範囲第（９）項に記載の方法。
  11. （１１）チップを覆う上記絶縁層は、ホスホ−シリケー
    トガラスである請求の範囲第（１０）項に記載の方法。
  12. （１２）チップを覆う上記絶縁層は、ボローホスホ−シ
    リケートガラスである請求の範囲第（１０）項に記載の
    方法。
  13. （１３）能動的な装置を設ける上記段階は、Ａ、活性装
    置領域上にゲート絶縁層を付着し、Ｂ、ゲート絶縁層の
    上にゲート電極を形成し、Ｃ、フィールド絶縁層及びゲ
    ート電極をマスクとして使用して、ソース及びドレイン
    領域をインプランテーシヨンし、第２導電型の領域を形
    成し、そして Ｄ、フィールド絶縁層及びゲート電極をマスクとして使
    用して、ソース及びドレイン領域のゲート絶縁層を除去
    し、ゲート電極の下のゲート絶縁層が残るようにする特
    許請求の範囲第（９）項に記載の方法。
  14. （１４）フィールド絶縁層にソース及びドレインの電源
    接続部を設ける段階を備えた特許請求の範囲第（１３）
    項に記載の方法。
  15. （１５）側面に絶縁層を設ける上記段階は、Ａ、チップ
    を絶縁層で覆い、そして Ｂ、能動的な装置及びフィールド絶縁層の上面を露出さ
    せるに充分な程上記絶縁層をエッチングするという段階
    を含む特許請求の範囲第（９）項に記載の方法。
  16. （１６）上記側面の絶縁層は、化学的な蒸着を用いて付
    着された二酸化シリコンである特許請求の範囲第（１５
    ）項に記載の方法。
  17. （１７）上記のエッチング段階は、指向性のある反応性
    イオンエッチングを用いて行なわれる特許請求の範囲第
    （１６）項に記載の方法。
  18. （１８）導電性の材料を付着する上記段階は、Ａ、チッ
    プの表面上に導電性材料の層を付着し、この導電性材料
    の層が活性装置領域において実質的に平らになるように
    し、そして Ｂ、凹所内の導電性材料を残すように導電性材料をエッ
    チングし、導電性材料の上面をゲート電極及びフィール
    ド絶縁層の上面の高さにする特許請求の範囲第（９）項
    に記載の方法。
JP60103652A 1984-05-15 1985-05-15 集積回路チップにおける金属充填方法 Granted JPS6144470A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/610,337 US4584761A (en) 1984-05-15 1984-05-15 Integrated circuit chip processing techniques and integrated chip produced thereby
US610337 1984-05-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP4335941A Division JP2749750B2 (ja) 1984-05-15 1992-12-16 集積回路チップの製造方法

Publications (2)

Publication Number Publication Date
JPS6144470A true JPS6144470A (ja) 1986-03-04
JPH0569292B2 JPH0569292B2 (ja) 1993-09-30

Family

ID=24444623

Family Applications (3)

Application Number Title Priority Date Filing Date
JP60103652A Granted JPS6144470A (ja) 1984-05-15 1985-05-15 集積回路チップにおける金属充填方法
JP4335941A Expired - Lifetime JP2749750B2 (ja) 1984-05-15 1992-12-16 集積回路チップの製造方法
JP8039365A Expired - Lifetime JP2886494B2 (ja) 1984-05-15 1996-02-27 集積回路チップの製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP4335941A Expired - Lifetime JP2749750B2 (ja) 1984-05-15 1992-12-16 集積回路チップの製造方法
JP8039365A Expired - Lifetime JP2886494B2 (ja) 1984-05-15 1996-02-27 集積回路チップの製造方法

Country Status (5)

Country Link
US (1) US4584761A (ja)
EP (2) EP0162774B1 (ja)
JP (3) JPS6144470A (ja)
CA (1) CA1234226A (ja)
DE (2) DE3587963T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382126A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd 半導体集積回路装置の製造方法
JP2007084221A (ja) * 2005-09-21 2007-04-05 Toshiba Elevator Co Ltd 乗客コンベヤの内レッジ、乗客コンベヤ、乗客コンベヤの固定サポートの位置決め方法、並びに乗客コンベヤの固定サポート
JP2007126242A (ja) * 2005-11-02 2007-05-24 Hitachi Ltd 乗客コンベアの内デッキの取付け構造

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4696098A (en) * 1986-06-24 1987-09-29 Advanced Micro Devices, Inc. Metallization technique for integrated circuit structures
JPH01129440A (ja) * 1987-11-14 1989-05-22 Fujitsu Ltd 半導体装置
US4868138A (en) * 1988-03-23 1989-09-19 Sgs-Thomson Microelectronics, Inc. Method for forming a self-aligned source/drain contact for an MOS transistor
JP2597703B2 (ja) * 1989-02-27 1997-04-09 三菱電機株式会社 半導体装置の製造方法
US5202286A (en) * 1989-02-27 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Method of forming three-dimensional features on substrates with adjacent insulating films
US5091339A (en) * 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects
KR930006128B1 (ko) * 1991-01-31 1993-07-07 삼성전자 주식회사 반도체장치의 금속 배선 형성방법
US5187119A (en) * 1991-02-11 1993-02-16 The Boeing Company Multichip module and integrated circuit substrates having planarized patterned surfaces
US5266516A (en) * 1992-01-02 1993-11-30 Chartered Semiconductor Manufacturing Pte Ltd Method for making electrical contact through an opening of one micron or less for CMOS technology
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
US5242534A (en) * 1992-09-18 1993-09-07 Radiant Technologies Platinum lift-off process
US5733812A (en) * 1993-11-15 1998-03-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device with a field-effect transistor having a lower resistance impurity diffusion layer, and method of manufacturing the same
US20040070048A1 (en) 2002-10-15 2004-04-15 Kwok Siang Ping Providing high precision resistance in an integrated circuit using a thin film resistor of controlled dimension
US20060009038A1 (en) * 2004-07-12 2006-01-12 International Business Machines Corporation Processing for overcoming extreme topography
US8649123B1 (en) 2008-11-26 2014-02-11 Western Digital (Fremont), Llc Method to eliminate reactive ion etching (RIE) loading effects for damascene perpendicular magnetic recording (PMR) fabrication
US8257597B1 (en) 2010-03-03 2012-09-04 Western Digital (Fremont), Llc Double rie damascene process for nose length control
US10025189B2 (en) * 2015-07-16 2018-07-17 Ocean Optics, Inc. Lithography process for the encapsulation of patterned thin film coatings

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929067A (ja) * 1972-07-12 1974-03-15
JPS54159168A (en) * 1978-06-05 1979-12-15 Ibm Method of forming doping area automatically positioned
JPS57112028A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Manufacture of semiconductor device
JPS57196573A (en) * 1981-05-27 1982-12-02 Toshiba Corp Manufacture of mos type semiconductor device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5169363A (en) * 1974-12-13 1976-06-15 Fujitsu Ltd Handotaisochino seizohoho
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface
JPS5819129B2 (ja) * 1975-12-10 1983-04-16 株式会社東芝 ハンドウタイソウチノ セイゾウホウホウ
NL7604986A (nl) * 1976-05-11 1977-11-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting, en inrichting vervaardigd door toe- passing van de werkwijze.
US4114255A (en) * 1976-08-16 1978-09-19 Intel Corporation Floating gate storage device and method of fabrication
US4360823A (en) * 1977-03-16 1982-11-23 U.S. Philips Corporation Semiconductor device having an improved multilayer wiring system
US4192059A (en) * 1978-06-06 1980-03-11 Rockwell International Corporation Process for and structure of high density VLSI circuits, having inherently self-aligned gates and contacts for FET devices and conducting lines
US4277881A (en) * 1978-05-26 1981-07-14 Rockwell International Corporation Process for fabrication of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4219379A (en) * 1978-09-25 1980-08-26 Mostek Corporation Method for making a semiconductor device
JPS5575241A (en) * 1978-12-02 1980-06-06 Toshiba Corp Method of fabricating semiconductor device
US4266985A (en) * 1979-05-18 1981-05-12 Fujitsu Limited Process for producing a semiconductor device including an ion implantation step in combination with direct thermal nitridation of the silicon substrate
NL8004573A (nl) * 1979-09-19 1981-03-23 Gen Electric Werkwijze voor het vervaardigen van samengestelde voorwerpen.
JPS56111241A (en) * 1980-02-01 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Preparation of semiconductor device
US4441941A (en) * 1980-03-06 1984-04-10 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device employing element isolation using insulating materials
US4322883A (en) * 1980-07-08 1982-04-06 International Business Machines Corporation Self-aligned metal process for integrated injection logic integrated circuits
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
US4391650A (en) * 1980-12-22 1983-07-05 Ncr Corporation Method for fabricating improved complementary metal oxide semiconductor devices
US4564997A (en) * 1981-04-21 1986-01-21 Nippon-Telegraph And Telephone Public Corporation Semiconductor device and manufacturing process thereof
JPS58111241A (ja) * 1981-12-25 1983-07-02 Hitachi Ltd マグネトロン
US4419810A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Self-aligned field effect transistor process
US4424621A (en) * 1981-12-30 1984-01-10 International Business Machines Corporation Method to fabricate stud structure for self-aligned metallization
DE3211761A1 (de) * 1982-03-30 1983-10-06 Siemens Ag Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
US4440804A (en) * 1982-08-02 1984-04-03 Fairchild Camera & Instrument Corporation Lift-off process for fabricating self-aligned contacts
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929067A (ja) * 1972-07-12 1974-03-15
JPS54159168A (en) * 1978-06-05 1979-12-15 Ibm Method of forming doping area automatically positioned
JPS57112028A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Manufacture of semiconductor device
JPS57196573A (en) * 1981-05-27 1982-12-02 Toshiba Corp Manufacture of mos type semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382126A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd 半導体集積回路装置の製造方法
JP2007084221A (ja) * 2005-09-21 2007-04-05 Toshiba Elevator Co Ltd 乗客コンベヤの内レッジ、乗客コンベヤ、乗客コンベヤの固定サポートの位置決め方法、並びに乗客コンベヤの固定サポート
JP2007126242A (ja) * 2005-11-02 2007-05-24 Hitachi Ltd 乗客コンベアの内デッキの取付け構造

Also Published As

Publication number Publication date
JPH0951033A (ja) 1997-02-18
JPH05243373A (ja) 1993-09-21
JP2749750B2 (ja) 1998-05-13
JP2886494B2 (ja) 1999-04-26
EP0162774B1 (en) 1996-11-06
EP0392642A1 (en) 1990-10-17
DE3587963D1 (de) 1995-02-02
US4584761A (en) 1986-04-29
EP0392642B1 (en) 1994-12-21
CA1234226A (en) 1988-03-15
EP0162774A3 (en) 1988-01-07
DE3587963T2 (de) 1995-08-03
DE3588129D1 (de) 1996-12-12
JPH0569292B2 (ja) 1993-09-30
DE3588129T2 (de) 1997-05-28
EP0162774A2 (en) 1985-11-27

Similar Documents

Publication Publication Date Title
US4994402A (en) Method of fabricating a coplanar, self-aligned contact structure in a semiconductor device
US4102733A (en) Two and three mask process for IGFET fabrication
US5093273A (en) Method of manufacturing a semiconductor device
US5541434A (en) Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device
US4466172A (en) Method for fabricating MOS device with self-aligned contacts
JP2749750B2 (ja) 集積回路チップの製造方法
EP0380327A2 (en) Structure of semiconductor device with funnel-shaped inter-level connection
JPS61107727A (ja) 半導体装置に金属コンタクト・スタツドを形成する方法
US4069577A (en) Method of making a semiconductor device
US3936859A (en) Semiconductor device including a conductor surrounded by an insulator
GB2040564A (en) Method of fabricating MOSFETs
JP2000514241A (ja) 自己整合されたコンタクトおよびフィールド絶縁物を伴ったトランジスタおよび該トランジスタのための製造プロセス
EP0008774B1 (en) A method of manufacturing a device in a silicon wafer
US5620911A (en) Method for fabricating a metal field effect transistor having a recessed gate
JPH08255828A (ja) 半導体装置およびその製造方法
KR100209280B1 (ko) 반도체 소자의 콘택홀 형성방법
CA1269285A (en) Method of fabricating interconnect layers on an integrated circuit chip using seed-grown conductors
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
JPS6340374A (ja) Ｍｏｓ型半導体装置およびその製造方法
KR19980056170A (ko) 반도체 소자의 금속 배선 형성방법
JPS6161268B2 (ja)
JP2709200B2 (ja) 半導体装置の製造方法
KR950013791B1 (ko) 매립 형태의 콘택 위에 게이트전극 형성방법
JPS6013313B2 (ja) 半導体装置の製造方法
JPS63257244A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term