JPS6145407B2 - - Google Patents

Info

Publication number
JPS6145407B2
JPS6145407B2 JP51153523A JP15352376A JPS6145407B2 JP S6145407 B2 JPS6145407 B2 JP S6145407B2 JP 51153523 A JP51153523 A JP 51153523A JP 15352376 A JP15352376 A JP 15352376A JP S6145407 B2 JPS6145407 B2 JP S6145407B2
Authority
JP
Japan
Prior art keywords
filter
input
value
coefficient
coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51153523A
Other languages
English (en)
Other versions
JPS5277645A (en
Inventor
Berunaaru Ibu Gidoo Roaku
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TEREKOMYUNIKASHION RAJIOEREKUTORITSUKU E TEREHONIKU TE AARU TE
Original Assignee
TEREKOMYUNIKASHION RAJIOEREKUTORITSUKU E TEREHONIKU TE AARU TE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TEREKOMYUNIKASHION RAJIOEREKUTORITSUKU E TEREHONIKU TE AARU TE filed Critical TEREKOMYUNIKASHION RAJIOEREKUTORITSUKU E TEREHONIKU TE AARU TE
Publication of JPS5277645A publication Critical patent/JPS5277645A/ja
Publication of JPS6145407B2 publication Critical patent/JPS6145407B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0227—Measures concerning the coefficients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0294—Variable filters; Programmable filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】 (A) 発明の背景 （Ａ−１） 発明の技術分野 本発明は、ｉ＝０，１，２，…（Ｎ−１）と
するときのインパルス応答ｈL(i)と、しや断周
波数gとを有する所定の低域フイルタの伝達
特性と、関連する所定の低域伝達特性とをもつ
たデジタルトランスバーサルフイルタであり、 入力サンプルｘ（ｎ）を処理し、前記遮断周
波数gの整数倍に等しい所定の出力サンプリ
ング周波数sで生ずる出力サンプルｙ（ｎ）
を形成するデジタルトランスバーサルフイルタ
であつて、 ―前記入力サンプルｘ（ｎ）を受信する入力端
子１と、 ―２つの順次の各タツプ間における遅延時間が
１／sに等しく、Ｎ個の入力サンプルｘ
（ｎ）を記憶し、かつこれを形成するタツプ
付遅延線（b0−b32）と、 ―ｎ個のフイルタ係数ｈL(i)を記憶し、形成す
る第１記憶手段、 ―前記遅延線のタツプ（b0−b32）に形成される
入力サンプルの各々を対応するフイルタ係数
ｈL(i)と乗算して変調入力サンプルＺ（ｎ，
ｉ）＝ｈL(i)・ｘ（ｎ−１）を発生する第１逓
倍手段（m0−m32）、 ―出力サンプルｙ（ｎ）を生ずる第１加算手段
８０、 ―この第１加算手段８０の入力回路を前記第１
逓倍手段（m0−m32） の出力回路に結合させる第１結合手段、を含ん
でいるデジタルトランスバータルフイルタに関
するものである。
（Ａ−２） 従来技術 本発明の説明に先立ち、従来技術につき説明
する。
デイスクリートフイルタは次の２つの分類さ
れる（文献１−Ｄ章参照）。
(1) サンプルドデータフイルタ。
これらフイルタに生ずる入力信号サンプル
ｘ（ｎ）は出力信号サンプルｙ（ｎ）と同様
に非振幅デイスクリートサンプルである。か
かるフイルタにおいては遅延線を非振幅デイ
スクリートサンプル用のシフトレジスタによ
つて形成する。このシフトレジスタを、例え
ば、「電荷結合装置（C.C.D′S）」を用いて形
成することができる。
(2) デジタルフイルタ。
これらフイルタに生ずる入力サンプルｘ
（ｎ）および出力信号サンプルｙ（ｎ）はフ
イルタ係数と同様に振幅・デイスクリートで
あり、これらは所定のビツト数を有するデジ
タル数形態で利用できる。ここで、遅延線を
シフトレジスタを以つて構成するが、各シフ
トレジスタ素子を配置させてデジタル数ｎ
（ｘ）で記憶および消去させる。これらデジ
タル数（文献１参照）についての説明は本発
明には重要なことではない。
デイスクリートトランスバーサルフイルタと
は複数個のすなわちＮ個の入力サンプルｘ
（ｎ）と夫々関係するＮ個の代数積の和と夫々
関係する出力サンプルｙ（ｎ）を形成するため
に使用される装置である。ｙ（ｎ）とｘ（ｎ）
との関係は で与えられる。ここで、ａ(i)は一定係数を表
し、これは所望のフイルタの伝達特性の関数で
ある。
出力信号サンプルｙ（ｎ）が満すべき式(1)は
上述した２種類のデイスクリートトランスバー
サルフイルタに対するものと同一である。従つ
て、以下の説明はサンプルドーデータフイルタ
およびデジタルフイルタの双方に応用できる。
従つて本発明のデジタルフイルタに関する参考
事項をさらに説明する。
すでに説明したように、フイルタ係数ａ(i)は
所望フイルタの伝達特性の関係である。このた
め、インパルス応答ｈL(i)を有する低域フイル
タの場合には、 ａ(i)＝ｈL(i) (2) アナログ信号の処理に際し、しや断周波数２
gを有する第２低域フイルタをしや断周波数
gおよびインパルス応答がｈL（ｔ）の所定の
低域フイルタから形成する。この第２低域フイ
ルタのインパルス応答をｈF（ｔ）で表わす
（参考文献２参照）と、 ｈF（ｔ）＝ｈL（ｔ）COS2πgｔ (3) これと完全に同様に、しや断周波数２gを有
する低減デイスクリートフイルタをしや断周波
数gおよびインパルス応答ｈL(i)の低域デイス
クリートフイルタから形成することができる。
ｈF(i)はしや断周波数２gを有する低域デイス
クリートフイルタのインパルス応答を表わす場
合には、例えば、 ｈF(i)＝ｈL(i)COS（２πｉg／s） (4) である。
このフイルタのフイルタ係数をａF(i)とする
と、これら係数を再び ａF(i)＝ｈF(i) (5) と与えることができる。(4)式で定義したインパ
ルス応答を有するフイルタを以下同相（インー
フエーズ）フイルタと称する。
例えば、単側帯波および残留側帯波変調方式
（参考文献３参照）においては、(4)式で定義し
たインパルス応答を有するフイルタのみでなく
次式で与えられるパルス応答を有するフイルタ
をも使用している。すなわち ｈQ(i)＝ｈL(i)sin（２πｉg／s） (6) このフイルタのフイルタ係数をａQ(i)で示す
と、これを ａQ(i)＝ｈQ(i) (7) で与えることができる。(6)式で定義されるイン
パルス応答を有するフイルタを以下直角（クオ
ドラチヤ）フイルタと称する。
データ信号変調方式の種類に依存し、かつこ
れらデータ信号のビツト率に依存して、しや断
周波数gを有する１個以上の前記低域フイル
タまたは１個以上の同相フイルタを使用するこ
とができるし、また、その都度同相フイルタを
直角フイルタと一緒に使用する。このため、各
変調方式に対し適切なフイルタを利用すること
ができる。同相フイルタを使用し、かつsの
ビツト率で発生するデータ信号を処理する変調
方式をしや断周波数gの上述した低域フイル
タで完成させることが多い。これらフイルタは
ビツト率s／２でこれに供給されるデータ信
号の処理に適したものである。
前記変調方式にデイスクリート同相および直
角フイルタを使用することによつて、例えば完
全に独立作動する２個の別個のフイルタを用い
ることとなり、この場合、係数ａF(i)は同相フ
イルタに使用され係数ａQ(i)は直角フイルタに
使用される。著しく簡単なデイスクリートフイ
ルタを得る第２の可能性としては、各入力サン
プルｘ（ｎ−ｉ）をしや断周波数gを有する
低域フイルタの関連する係数ｈL(i)で先ず変調
して変調入力サンプルＺ（ｎ，ｉ）＝ｈL(i)ｘ
（ｎ−ｉ）を形成し、次いでこれら変調入力サ
ンプルＺ（ｎ，ｉ）の各々に関連する係数
COS（２πｉg／s）またはsin（２πｉ
g／s）のいずれかを乗算させて同相または直
角フイルタを夫々形成する場合がある。尚ここ
でｉ＝０，１，２，…Ｎ−１とする。
(B) 発明の目的 本発明の目的は特に構造が簡単でありしかも上
述した３つの伝達特性の各々を達成できるととも
にこれら３つの伝達特性の各々間を特に簡単な方
法で切換でき、同相または直角フイルタを形成す
るために実行される複数個の乗数が上述した第２
の可能性における場合よりも小さいデイスクリー
トトランスバーサルフイルタを提供せんとするに
ある。
(C) 発明の要旨 本発明は特許請求の範囲に記載の如くの特徴を
有する。
本発明は三角関数COS（２πｉg／s）およ
びsin（２πｉg／s）の周期性を利用する。
先ず、これら変調入力サンプルＺ（ｍ，ｒ）を一
緒に加算してCOS（２πｒg／s）またはsin
（２πｒg／s）の同じ値を乗算する必要があ
る。この中間加算プロセスはしや断周波数gを
有する原低域フイルタの形成には影響を及ぼさな
いが、s／gという余分な乗数を使用して同相
または直角フイルタを夫々形成することが必要と
なる。
このデイスクリートフイルタにおいては、入力
サンプルｘ（ｎ）に先ずしや断周波数gを有す
る低域フイルタのフイルタ係数ｈL(i)を乗算し、
このようにし得られた積Ｚ（ｎ，ｉ）＝ｈL(i)ｘ
（ｎ−ｉ）に係数ａ（１，ｒ）＝＋１または係数ａ
（２，ｒ）＝COS（２πｒg／s）または係数ａ
（３，ｒ）＝sin（２πｒg／s）のいずれかを
乗算するので、上述した３つの低域フイルタのい
ずれをも形成することができる。
γ＝１，２，３，…とするときs＝４γgで
ある場合には、同相または直角フイルタのいずれ
かを形成するために追加的に実行される乗算の乗
数を２の係数だけ小さくすることができる。
なお、しや断周波数gを有する低域フイルタ
を以下「フイルタＦ」と称し、同相フイルタを
「フイルタＦD」と称し、直角フイルタを「フイル
タＦQ」と称する。
数式の説明 本願の明細書中、とくに特許請求の範囲に記載
の数式中、やや難解と思われるのは、加算指数ｋ
＝０よりｋ＝〔（Ｎ−１−ｒ）g／s〕の加算項
である。
上のｋ＝〔（Ｎ−１−ｒ）g／s〕の右側の
項、すなわち一般的に表して項〔ｘ〕は、数学演
算処理で、“（ｘ）の（エンタイヤ…（全数））”と
して知られている処理であり、“ｘに等しいか、
これにより小さな整数中の最大のものをとる”と
の意味を有する。これを換言すると、“ｘより大
でない、最大の整数をとる”との意味である。
例えば、〔８，９〕＝８で、〔８〕＝８である。
式Ｐ〔ｎ，ｒ〕中の指数ｒは固定指数であり、
特定の加算値Ｐ（ｎ，ｒ）の形成中同じ値を有す
るものである。
今假に、Ｎ＝33で、s＝８gとすると、上の
加算式は次の如くなる。
において、g ／s−１＝８−１＝７であるため、ｒ＝０，
１，２…，７となる。ｒ＝０に対しては、 〔（32−ｒ）／８〕＝４となり、ｒ＝１，２，…７
に対しては〔（32−ｒ）／８〕＝３となる。
従つて次の如く導かれる。
これらの式の導出に関しては、明細書中に述べ
たように、本発明は三角関数COS（ｘ）及びsin
（ｘ）を利用する。そしてまず第１にこれらの変
形入力を互いに加算し、その後加算値をCOS
（２πｉg／s） またはsin（２πｉg／s）の同じ値で乗算
する。
ここにおいて、ｉは、ｉ＝０，１，２…（Ｎ−
１）で与えられる整数であり、また特許請求の範
囲の前段で与えられる条件としてs／gも整数
であるを要する。従つて上述の三角関数のｉ＝ｒ
に対する値は２πを周期とする周期性を有：ｋを
任意の整数とするとき、ｉ＝ｒ＋ｋ・s／gに
対してもｉ＝ｒの値が現れる。これはこの場合
も：これらの三角関数中の独立変数は次の如く表
されるからであり、 ２πｉg／s＝２π（ｒ＋ｋ・s／g）
g／s＝２πｒg／s＋ｋ・２π この独立変数は２πの長さの周期の間にいくつも
のs／gの異なる値をとり、このためs／g
の異なる加算値が形成され、とくにこの独立変数
の長さ２πの第１全周期中のｉ＝ｒに対し、すな
わちｒ＝０，１，２，…，（s／g−１）に対
し、これらの異なる加算値が形成される。Ｐ
（ｎ，ｒ）を形成するに当たり、ｉ＝０，１，
２，…，（Ｎ−１）に対する変形入力サンプルＺ
（ｎ，ｉ）のみしか利用できないので、式ｐ
（ｎ，ｒ）中の変動（ランニング）指数ｋに対し
て上限を与えなければならない。
上述の例より容易に理解しうるように、正しい
上限は次で与えられる。
〔（Ｎ−１−ｒ）g／s〕 ここにおいて、〔 〕印は上に説明した“エン
タイヤ（整数）”と称される数学演算工程を表
す。（場合により“テーク・インテグラル・パー
ト・オブ”とも称される。） 特許請求の範囲第２項に規定した固定指数ｒの
上限は、特許請求の範囲第１項で規定した同じ上
限値よりも小である。これは、特許請求の範囲第
２項の手段を用いるときは、γ＝１，２，３…に
おける周波数選択s＝４γgに対し、 COS（２πｒg／s）またはsin（２πｒ
g／s） は約２の付加係数だけ減少させうるからである。
(D) 参考文献 先ず、本発明の説明に供する参考文献を掲載す
ると次の通りである。
(1) ターミノロジイ・イン・デジタル・シグナ
ル・プロセシング（Terminology in Digital
Signal Processing）、 エル・アール・ラビナー（L.R.Rabiner）等
著、アイ・イー・イー・イー・トランスアクシ
ヨンズオンオーデイオアンドエレクトロアコー
ステイツク（IEEE Transactions on Audio
and Eleotroacoustics）、第AU−20巻、No.５、
1972年12月、第322〜337頁、 (2) ザ フーリエ インテグラル アンド イツ
ツアプリケーシヨンズ（The Fourier lntegral
and its Applications）、 エイ・パポウリス（A.Papoulis）、マグロウ
ヒル社、1962年、 (3) アイン アインザイテンバンドジステム フ
ユア ダーテンイーバートラグング（Ein
Einseitenbandsystem ｆｕ¨ｒ Datenｕ¨
bertragung）、 ピー・レントホルド（P.Lenthold）、エフ・
テイスル（F.Tisl）、アルチブ デル エレク
トリツシエン イーバートラグング（Archiv
der Elektrischen ｕ¨bertragung）（AEU）、
第21巻、第７号、1967年７月21日、第354〜362
頁。
(E) 実施例 （Ｅ−１） 同相および直角フイルタ 第１図において、ａはアナログ信号用低域フ
イルタの伝達関数H1（ｆ）を示す。このフイ
ルタのしや断周波数はgである。上述の記載
と一致させるためにこのフイルタのインパルス
応答をｈL（ｔ）とする。第１図のｄで示すよ
うに、この低域フイルタから形成できる同相フ
イルタの伝達関数を第１図ｂに示す。この同相
フイルタのしや断周波数を3000Hzと等しく選定
した。このフイルタのインパルス応答ｈF
（ｔ）は式(3)で与えられ、伝達関数ＨF（ｆ）は ＨF（ｆ）＝1/2ＨL（ｆ＋f0）＋1/4ＨL（ｆ−
f0） （参考文献２参照）で与えられる。第１図の
ａ、ならびに第１図のｅで示すような低域フイ
ルタから導出でき、第１図Ｃに示す同相フイル
タと同じしや断周波数3000Hzを有する同相フイ
ルタまたは直角フイルタのインパルス応答は、 ｈQ（ｔ）＝ｈL（ｔ）sin2πfotで、 また伝達特性ＨQ（ｆ）（参考文献２参照）は、 ＨQ（ｆ）＝1/2ｊ〔ＨL（ｆ＋f0）−ＨL（ｆ−
f0）〕 で夫々与えられる。
上述のＨL（ｆ）、ＨF（ｆ）およびＨQ（ｆ）
間の関係は同相デイスクリートフイルタおよび
直角デイスクリートフイルタの伝達関数にも適
用できる。特に、第１図にａで示すような伝達
関数を有する低域フイルタから形成できるデイ
スクリート低域フイルタの伝達関数ＨL′(f)は次
式で与えられる。
ｎ＝０の場合には、この伝達関数はアナログ
信号に対する上述した低域フイルタの伝達関数
と同じである。尚式(11)において、sはデイ
スクリートフイルタの出力サンプリング周波数
を表している。
同様に、同相および直交デイスクリートフイ
ルタの伝達関数H′F(f)およびH′Q(f)に対しても が成立する。
（Ｅ−２） デイスクリートフイルタ 第２図はトランスバーサルデジタルフイルタ
の形態で示したデイスクリートフイルタを示す
ブロツク線図である。本発明によれば、このフ
ルタを配置して式(11)，(12)および(13)で与え
られる伝達関数を形成する（第２図のａ、ｂお
よびｃを参照）。このデジタルフイルタは入力
端子１を含み、この入力端子にはマルチービツ
ト符号語ｘ（ｎ）を出力サンプリング周波数
sと等しい周波数で供給する。本例ではs＝８
g＝24kHzとする。
このフイルタの入力端子１を遅延線に接続す
る。この遅延線を同じ１個以上の遅延段（また
は遅延数）Ｒをもつて形成する。各遅延段は
夫々遅延時間１／（８g）を有している。各
遅延素子Ｒ間のタツプｂ０，ｂ１，ｂ２，…ｂ
３２には逓倍器（または乗算器）ｍ０，ｍ１，
ｍ２，…ｍ３２を接続し、これらによつて各タ
ツプに形成した符号語ｘ（ｎ−ｉ）にフイルタ
Ｆのインパルス応答のサンプルh0，h1，h2…
h32を乗算させる。この目的のために、これら
サンプルを図示していないストアに既知の方法
で記憶させる。通常はこれらサンプルをフイル
タＦの係数と称する。
フイルタＦを形成するためには、既知のよう
に、ｉ＝０，１，２，…32としたとき、重み信
号Ｚ（ｎ，ｉ）を一緒に加算することで十分で
ある。これら信号は逓倍器ｍ０，ｍ１，ｍ２…
ｍ３２の出力端子に生ずる。
本発明によるデジタルフイルタでは、この加算
を数個の加算器を用いて実行する。
回路Ａ０，Ａ１，…Ａ７は重み信号Ｚ（ｎ，
ｉ）に応じて８個の和の値Ｐ（ｎ，ｒ）を形成す
る。ここでＰ（ｎ，ｒ）は式(8)で与えられ、次の
ように変換される。
図には加算器Ａ０を示し、これにより和の値Ｐ
（ｎ，０）をどのようにして形成するか説明す
る。実際上、この加算器は特殊の場合には省略で
きる。その理由はその入力端子に生ずる変調入力
サンプルＺ（ｎ，ｉ）の全てがＺ（ｎ，０）を除
いて零であるからである。他方、和の値Ｐ（ｎ，
４）を形成する加算器Ａ４を設けることも必ずし
も必要ではない。この最後の和の値が常に零に等
しいことが証明できるからである。
このフイルタは最初の４個の和の値Ｐ（ｎ，
０），Ｐ（ｎ，１），Ｐ（ｎ，２），Ｐ（ｎ，３）
と最後の４個の和の値Ｐ（ｎ，４），Ｐ（ｎ，
５），Ｐ（ｎ，６），Ｐ（ｎ，ｎ）との間の４個の
差の値を形成する手段を含む。実際にはフイルタ
は差の値Ｐ（ｎ，０）−Ｐ（ｎ，４）＝Ｒ（ｎ，
０）を形成する回路を含んでいない。尚この差の
値はＰ（ｎ，４）＝０であるからＰ（ｎ，０）に
等しい。差の値Ｒ（ｎ，１）＝Ｐ（ｎ，１）−Ｐ
（ｎ，５）を形成するために、加算回路１０を使
用する。この加算回路の入力端子には和の値Ｐ
（ｎ，１）および−Ｐ（ｎ，５）を供給する。後
者の値−Ｐ（ｎ，５）を逓倍器１１をもつて形成
する。この逓倍器に和の値Ｐ（ｎ，５）を供給し
しかも切換（コミユテーテイング）回路１２を経
てすなわちこれを位置ＦDまたはＦQに設定して数
−１を供給することができる。この数−１を記憶
素子１３に記憶する。切換回路１２を図示のよう
に位置Ｆに設定することによつて、記憶素子１３
に記憶する数＋１を逓倍器１１に供給する。よつ
て加算器１０は逓倍器の出力によつて値Ｐ（ｎ，
１）＋Ｐ（ｎ，５）が形成される。図に示すよう
に、加算器２０，３０、逓倍器２１，３１および
切換回路１２によつて同様にして差の値Ｒ（ｎ，
２）＝Ｐ（ｎ，２）−Ｐ（ｎ，６）およびＲ（ｎ，
３）＝Ｐ（ｎ，３）−Ｐ（ｎ，７）が形成される。
切換回路１２を位置Ｆに設定する場合には、加算
器２０および３０は信号Ｐ（ｎ，２）＋Ｐ（ｎ，
６）；Ｐ（ｎ，３）＋Ｐ（ｎ，７）を発生する。
また、このトランスバーサルデジタルフイルタ
は４個の差の信号Ｒ（ｎ，０），Ｒ（ｎ，１），Ｒ
（ｎ，２）Ｒ（ｎ，３）に、ｒ＝０，１，２，３
とした場合の値COS（２πｒg／s）＝COS
（πｒ／４）を夫々乗算すると共に値sin（πｒ／
４）を夫々乗算する手段を含む。この手段を逓倍
器または乗算器４１，５１，６１，７１を以つて
構成し、これらにはｒ＝０，１，２，３としたと
きの値Ｒ（ｎ，ｒ）を供給する。これら逓倍器の
他方の入力端子を切換回路４２，５２，６２，７
２を経て記憶素子４３，５３，６３，７３に接続
する。各切換回路を位置ＦDに設定することによ
り、数＋１，＋1/2√２，１，−1/2√２を逓倍器４
１，５１，６１，７１に供給する。これら数はｒ
＝０，１，２，３とした場合のCOS（πｒ／
４）の値に夫々一致する。切換回路を位置ＦQに
設定する場合には、数０，＋1/2√２，＋１，＋1/2
√２を逓倍器に供給する。この数はｒ＝０，１，
２，３とした場合のsin（πｒ／４）の値に一致
する。第４図に示すように、切換回路を位置Ｆに
設定する場合は数＋１を逓倍器４１，５１，６
１，７１に供給する。
増幅器４１，５１，６１，７１の出力端子を加
算器８０の入力端子に接続し、この加算器の出力
端子８１を以つてフイルタの出力端子を形成す
る。
上述したところから明らかなように、全ての切
換回路１２，４２，５２，６２および７２を位置
Ｆに設定する場合には、第１図ａで示すような伝
達特性を有するフイルタを形成することができ
る。全ての切換回路を位置ＦDに設定した場合に
は、第１図ｂで示すような伝達特性を有するフイ
ルタを得ることができる。最後に、全ての切換回
路を位置ＦQに設定した場合には、第１図Ｃで示
すような伝達特性を有するフイルタを形成でき
る。
本発明は上述した実施例にのみ限定されるもの
でなく、本発明の範囲を逸脱することなく種々の
変形または変更をなし得ること勿論である。
【図面の簡単な説明】
第１図はしや断周波数gの低域伝達特性およ
びこれから導出したしや断周波数２gの同相低
域伝達特性さらには同相フイルタまたは直角フイ
ルタのしや断周波数２gを有する低域伝達特性
を夫々示す曲線図、第２図は本発明によるデイス
クリートトランスバーサルフイルタの好適実施例
を示すブロツク線図である。 １…入力端子、Ｒ…遅延段（または遅延素
子）、ｂ０〜ｂ３２…タツプ、ｍ０〜ｍ３２，１
１，２１，３１，４１，５１，６１，７１…逓倍
器（または乗算器）、Ａ０〜Ａ７…回路、１０，
２０，３０，４０，５０，６０，７０，８０…切
換（またはコミユテーテイング）回路、１３，２
３，３３，４３，５３，６３，７３…記憶素子。

Claims (1)

  1. 【特許請求の範囲】 １ ｉ＝０，１，２，…（Ｎ−１）とするときの
    インパルス応答ｈL(i)と、しや断周波数gとを有
    する所定の低域フイルタの伝達特性と、関連する
    所定の低域伝達特性とをもつたデジタルトランス
    バーサルフイルタであり、 入力サンプルｘ（ｎ）を処理し、前記遮断周波
    数gの整数倍に等しい所定の出力サンプリング
    周波数sで生ずる出力サンプルｙ（ｎ）を形成
    するデジタルトランスバーサルフイルタであつ
    て、 −前記入力サンプルｘ（ｎ）を受信する入力端子
    １と、 −２つの順次の各タツプ間における遅延時間が
    １／sに等しく、Ｎ個の入力サンプルｘ
    （ｎ）を記憶し、かつこれを形成するタツプ付
    遅延線（b0−b32）と、 −ｎ個のフイルタ係数ｈL(i)を記憶し、形成する
    第１記憶手段、 −前記遅延線のタツプ（b0−b32）に形成される入
    力サンプルの各々を対応するフイルタ係数ｈL
    (i)と乗算して変調入力サンプルＺ（ｎ，ｉ）＝
    ｈL(i)・ｘ（ｎ−１）を発生する第１逓倍手段
    （m0−m32）、 −出力サンプルｙ（ｎ）を生ずる第１加算手段８
    ０、 ―この第１加算手段８０の入力回路を前記第１逓
    倍手段（m0−m32） の出力回路に結合させる第１結合手段、を含ん
    でいるデジタルトランスバータルフイルタにお
    いて、 前記第１結合手段は、 ―前記第１逓倍手段（m0−m32） と結合されて、ｒ＝０，１，２…（ｓ／ｇ−１） を各加算値に対する固定指数とし、〔（ｎ−１−
    ｒ）g／s〕が（Ｎ−１−ｒ）g／sより大
    でない最大の整数値を表すものとするとき、 に従つて変調入力サンプルＺ（ｎ，ｉ）と夫々
    関係する和の値Ｐ（ｎ，ｒ）を発生する第２加
    算手段（A0−A7）と、 ―第２逓倍手段４１，５１，６１，７１と、 ―前記第２加算手段（A0−A7）の出力回路を第２
    逓倍手段４１，５１，６１，７１の入力回路に
    結合する第２結合手段と、 ―各エレメントａ（１，ｒ）がａ（１，ｒ）＝１
    で与えられる第１係数群｛ａ（１，ｒ）｝、各エ
    レメントａ（２，ｒ）がａ（２，ｒ）＝COS
    （２πｒg／s）で与えられる第２係数群
    ｛ａ（２，ｒ）｝、ならびに各エレメントａ
    （３，ｒ）が ａ（３，ｒ）＝Sin（２πｒg／s）で与えら
    れる第３群係数群｛ａ（３，ｒ）｝より成る第
    １，第２，第３係数群｛ａ（１，ｒ）｝、｛ａ
    （２，ｒ）｝、｛ａ（３，ｒ）｝を記憶し、形成す
    る第２記憶手段４３，５３，６３，７３と、 ―ｑ＝１，２，３とするとき、係数｛ａ（ｑ，
    ｒ）｝で与えられるこれら第１、第２、第３係
    数群を前記第２逓倍手段４１，５１，６１，７
    １に選択的に供給する第１スイツチ手段４２，
    ５２，６２，７２と、 ―第２逓倍手段４１，５１，６１，７１の出力回
    路を第１加算手段８０の入力回路に結合する第
    ３結合手段と を具えてなることを特徴とするデジタルトランス
    バーサルフイルタ。 ２ γ＝１，２，３，…とした場合、sがイン
    パルス応答ｈL(i)を有する低域フイルタのしや断
    周波数gの４γ倍（γ＝１，２，３，…）に等
    しい特許請求の範囲第１項記載のデジタルトラン
    スバーサルフイルタにおいて、第２結合手段は、 ―第１係数α＝＋１と、第２係数β＝−１を記憶
    し、同時に供給する第３記憶手段１３と、 ―ｍをｍ＝ｓ／２ｇ，（ｓ／２ｇ＋１）、…，
    （ｓ／ｇ−１） としたとき、前記第２加算手段（A0−A7）の出力
    における和の値Ｐ（ｎ，ｍ）が供給される第３逓
    倍手段１１，２１，３１と、 ―この第３逓倍手段１１，２１，３１に係数αな
    らびにβを選択供給して、 α＝＋１に対しＳ（ｎ，ｍ）＝Ｐ（ｎ，ｍ） β＝−１に対しＳ（ｎ，ｍ）＝−Ｐ（ｎ，ｍ） で与えられる変調した和の値Ｓ（ｎ，ｍ）を発
    生させる第２スイツチ手段１２と、 ―和の値Ｐ（ｎ，ｒ）および変調した和の値Ｓ
    （ｎ，ｒ＋s／12g）を一緒に加算して、 Ｒ（ｎ，ｒ）＝Ｐ（ｎ，ｒ）＋Ｓ（ｎ，ｒ＋
    s／（２g）） ただし ｒ＝０，１，２，３，…ｓ／２ｇ−１ で与えられる値Ｒ（ｎ，ｒ）を発生する第３加算
    手段１０，２０，３０と、 ―前記第２逓倍手段４１，５１，６１，７１に値
    Ｒ（ｎ，ｒ）を供給して、ｑ＝１，２または３
    かつ 第１スイツチ手段４２，５２，６２，７２
    が、第２記憶手段４３，５３，６３，７３に記
    憶されている第１、第２または第３係数群｛ａ
    （ｑ，ｒ）｝の何れかを第２逓倍手段４１，５
    １，６１，７１に供給するかに応じて、 ｒ＝０，１，２，３…，（ｓ／２ｇ−１）とした とき、積Ｑ（ｑ，ｎ，ｒ）＝ａ（ｑ，ｒ）・Ｒ
    （ｎ，ｒ）を供給する手段と を設けてなることを特徴とするデジタルトランス
    バーサルフイルタ。
JP51153523A 1975-12-22 1976-12-22 Digital transversal filter Granted JPS5277645A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7539295A FR2346911A1 (fr) 1975-12-22 1975-12-22 Filtre numerique programmable

Publications (2)

Publication Number Publication Date
JPS5277645A JPS5277645A (en) 1977-06-30
JPS6145407B2 true JPS6145407B2 (ja) 1986-10-08

Family

ID=9164020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51153523A Granted JPS5277645A (en) 1975-12-22 1976-12-22 Digital transversal filter

Country Status (9)

Country Link
US (1) US4092618A (ja)
JP (1) JPS5277645A (ja)
AU (1) AU506104B2 (ja)
BE (1) BE849634A (ja)
CA (1) CA1070778A (ja)
DE (1) DE2655735C2 (ja)
FR (1) FR2346911A1 (ja)
GB (1) GB1511590A (ja)
SE (1) SE408002B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4358853A (en) * 1981-01-22 1982-11-09 Codex Corporation Digital modem transmitter
US4489390A (en) * 1981-03-20 1984-12-18 Massachusetts Institute Of Technology Spatial filter system
US4466016A (en) * 1981-05-27 1984-08-14 Rca Corporation Television signal filtering system
US4618941A (en) * 1983-09-19 1986-10-21 Motorola, Inc. Apparatus and method for generating filtered multilevel data from NRZ data
DE3345284A1 (de) * 1983-12-14 1985-06-27 Siemens AG, 1000 Berlin und 8000 München Verfahren und schaltungsanordnung zur digitalsignalverarbeitung nach art eines vorzugsweise adaptiven transversalfilters

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS524895B1 (ja) * 1969-07-25 1977-02-08
US3723911A (en) * 1971-09-13 1973-03-27 Codex Corp Training adaptive linear filters
US3860892A (en) * 1974-02-25 1975-01-14 Us Of Americas As Represented Cascade transversal filter amplitude-compensation network

Also Published As

Publication number Publication date
FR2346911B1 (ja) 1981-09-18
DE2655735A1 (de) 1977-06-30
AU506104B2 (en) 1979-12-13
CA1070778A (en) 1980-01-29
SE7614301L (sv) 1977-06-23
BE849634A (fr) 1977-06-20
AU2073276A (en) 1978-06-29
JPS5277645A (en) 1977-06-30
DE2655735C2 (de) 1983-10-27
US4092618A (en) 1978-05-30
FR2346911A1 (fr) 1977-10-28
GB1511590A (en) 1978-05-24
SE408002B (sv) 1979-04-30

Similar Documents

Publication Publication Date Title
US5511015A (en) Double-accumulator implementation of the convolution function
JPH0828649B2 (ja) ディジタルフィルタ
GB2105940A (en) Iir digital filter having low coeffecient sensitivity
US4015222A (en) Modulated passband signal generator
JPH0846486A (ja) ディジタルフィルタ回路とその信号処理方法
US7702115B2 (en) Method and apparatus to reconstruct high-frequency components of an audio signal
JPS5870606A (ja) Ｆｍ信号のデジタル復調器
US4092618A (en) Discrete transversal filter
US4020333A (en) Digital filter for filtering complex signals
US5928314A (en) Digital filter having a substantially equal number of negative and positive weighting factors
JPS60114020A (ja) 非巡回型デジタルフィルタ回路
JPH05327409A (ja) レート変換方法及びその変換回路
JP4989575B2 (ja) フィルタ及びフィルタの構成方法
JP2001527330A (ja) スペクトルが狭く、エンベロープがほぼ一定のデジタル信号の変調
JPS6336577B2 (ja)
JP2590291B2 (ja) 切換型ｉｉｒフィルタ
JP2628506B2 (ja) ディジタルフィルタ
JP3391012B2 (ja) ディジタル処理直交変調方法及び直交変調器
JPH0832409A (ja) デジタルｆｉｒフィルタ回路
JPH04334111A (ja) ディジタル・パラメトリック・イコライザ回路
JPH02228118A (ja) 巡回型ディジタルフィルタ
JPS6318368B2 (ja)
JPS60237493A (ja) 残響効果装置
JPH03159414A (ja) ディジタル　フィルタ
JPH0851315A (ja) デジタルｓｓｂ変調器およびデジタルｓｓｂ変調方法