JPS6336577B2 - - Google Patents
Info
- Publication number
- JPS6336577B2 JPS6336577B2 JP7601080A JP7601080A JPS6336577B2 JP S6336577 B2 JPS6336577 B2 JP S6336577B2 JP 7601080 A JP7601080 A JP 7601080A JP 7601080 A JP7601080 A JP 7601080A JP S6336577 B2 JPS6336577 B2 JP S6336577B2
- Authority
- JP
- Japan
- Prior art keywords
- coefficients
- coefficient
- switching
- digital filter
- logic means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0294—Variable filters; Programmable filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
本発明は伝達関数の係数を予め記憶し、該係数
の切換により特性を可変としたデイジタルフイル
タ装置に関する。
の切換により特性を可変としたデイジタルフイル
タ装置に関する。
近年、トランジスタ、抵坑、コンデンサ、コイ
ルあるいは演算増幅器を用いて実現出来るアナロ
グフイルタに代り、乗算器、加算器、遅延回路等
で構成されるデイジタルフイルタが注目されてい
る。このデイジタルフイルタの大きな特徴は、同
一の回路で、多くの特性をもつフイルタが容易に
構成出来ることにある。
ルあるいは演算増幅器を用いて実現出来るアナロ
グフイルタに代り、乗算器、加算器、遅延回路等
で構成されるデイジタルフイルタが注目されてい
る。このデイジタルフイルタの大きな特徴は、同
一の回路で、多くの特性をもつフイルタが容易に
構成出来ることにある。
第１図は、伝達関数が
Ｈ（Ｚ）＝Ｋ・１＋a1Z-1＋a2Z-2／１＋b1Z-1＋b2Z-2
……式(1) で表わされるIIR（無限応答）デイジタルフイル
タでカツトオフ周波数可変のローパスフイルタ
（あるいはハイパルフイルタ）が示されている。
第１図に於て、１は入力信号が供給される加算
器、この加算器１出力が供給される加算器２、上
記加算器１出力が単位時間遅延回路３を介して与
えられる乗算器４，５を有する。この乗算器４に
はROM６に与えられるカツトオフ周波数データ
cに従つて選択出力されるデータb1が更に供給さ
れ、入力信号がb1倍されて加算器１に与えられ
る。なお、この入力信号は加算器１に対して、減
算を指定するようになつている。また、上記乗算
器５には、更にROM６から選択出力されるデー
タa1が供給され、入力信号がa1倍されて加算器２
に与えられる。そして、上記遅延回路３出力は更
に単位時間遅延回路７を介し、乗算器８，９に与
えられる。上記乗算器８，９にはそれぞれROM
６から供給されるデータb2，a2が更に供給され、
入力信号がb2倍、a2倍されて、加算器１，２に与
えられる。なお、加算器１に与えられる信号は減
算を指示するようになつている。そして、上記加
算器１出力、乗算器５，９出力が供給され、それ
等を加算する加算器２の出力は、カツトオフ周波
数cによつて選択されるROM６の出力Ｋが供給
される乗算器１０に与えられ、Ｋ倍されて出力信
号となる。
……式(1) で表わされるIIR（無限応答）デイジタルフイル
タでカツトオフ周波数可変のローパスフイルタ
（あるいはハイパルフイルタ）が示されている。
第１図に於て、１は入力信号が供給される加算
器、この加算器１出力が供給される加算器２、上
記加算器１出力が単位時間遅延回路３を介して与
えられる乗算器４，５を有する。この乗算器４に
はROM６に与えられるカツトオフ周波数データ
cに従つて選択出力されるデータb1が更に供給さ
れ、入力信号がb1倍されて加算器１に与えられ
る。なお、この入力信号は加算器１に対して、減
算を指定するようになつている。また、上記乗算
器５には、更にROM６から選択出力されるデー
タa1が供給され、入力信号がa1倍されて加算器２
に与えられる。そして、上記遅延回路３出力は更
に単位時間遅延回路７を介し、乗算器８，９に与
えられる。上記乗算器８，９にはそれぞれROM
６から供給されるデータb2，a2が更に供給され、
入力信号がb2倍、a2倍されて、加算器１，２に与
えられる。なお、加算器１に与えられる信号は減
算を指示するようになつている。そして、上記加
算器１出力、乗算器５，９出力が供給され、それ
等を加算する加算器２の出力は、カツトオフ周波
数cによつて選択されるROM６の出力Ｋが供給
される乗算器１０に与えられ、Ｋ倍されて出力信
号となる。
然るに、カツトオフ周波数cの変更により、今
“Ａ”なる特性をもつフイルタから“Ｂ”という
特性をもつフイルタに変化せしめた際、同様機能
を有するアナログフイルタの場合は、なめらかな
変化として現われるが、デイジタルフイルタの場
合は、特性“Ａ”から特性“Ｂ”へ各係数を切換
えるため、その出力は連続とならないものであ
る。従つて、特性の切換の際、なめらかな変化を
させるには、特性間を近くする必要があり、大き
く特性を異ならせる場合は、徐々に特性を異なら
せ、なめらかな変化となるようにする必要があ
る。特に、電子楽器や各種音響機器にこのような
デイジタルフイルタを適用した場合は、一層問題
は顕著となる。その為、各係数は、非常に細かな
間隔でROM６に記憶させておく必要があり、そ
の為、大量量のROMを必要とするものであつ
た。
“Ａ”なる特性をもつフイルタから“Ｂ”という
特性をもつフイルタに変化せしめた際、同様機能
を有するアナログフイルタの場合は、なめらかな
変化として現われるが、デイジタルフイルタの場
合は、特性“Ａ”から特性“Ｂ”へ各係数を切換
えるため、その出力は連続とならないものであ
る。従つて、特性の切換の際、なめらかな変化を
させるには、特性間を近くする必要があり、大き
く特性を異ならせる場合は、徐々に特性を異なら
せ、なめらかな変化となるようにする必要があ
る。特に、電子楽器や各種音響機器にこのような
デイジタルフイルタを適用した場合は、一層問題
は顕著となる。その為、各係数は、非常に細かな
間隔でROM６に記憶させておく必要があり、そ
の為、大量量のROMを必要とするものであつ
た。
この発明は上記事情に鑑みてなされたもので、
予め伝達関数の係数を記憶し、この係数の切換に
より特性を可変としたデイジタルフイルタ装置に
おいて、特性が切換えられた際に、切換前の係数
から切換後の係数へなめらかに変化するように補
間を行うことが可能なデイジタルフイルタ装置を
提供することを目的とする。
予め伝達関数の係数を記憶し、この係数の切換に
より特性を可変としたデイジタルフイルタ装置に
おいて、特性が切換えられた際に、切換前の係数
から切換後の係数へなめらかに変化するように補
間を行うことが可能なデイジタルフイルタ装置を
提供することを目的とする。
以下、本発明の一実施例を図面を参照して詳細
に説明する。
に説明する。
第２図は本実施例の回路構成を示すものである
が、説明の簡略化の為第１図と同一箇所には同一
符号を付してその説明を省略する。即ち、第２図
中ROM６の係数出力a1，a2，b1，b2，Ｋは各々
補間回路１１〜１５にて補間されて乗算器５，
９，４，８，１０に各々供給される。この補間回
路１１〜１５は全て同一構成となるので、補間回
路１５について次に説明する。第３図は、補間回
路１５の詳細を示す図で、図中１６はROM６か
ら係数Ｋ（図中KI）が与えられ、クロツクφ2のタ
イミングにてラツチするレジスタであり、このレ
ジスタ１６出力は減算器１７のＡ入力端子に与え
られ、入力端子Ｂから与えられるレジスタ１８の
出力、即ち乗算器１０に供給される係数Ｋ（図中
KO）が減算される。そして、その減算結果は出
力端子Ａ―Ｂより出力されシフト回路１９に供給
される。このシフト回路１９は入力データをｎビ
ツト、例えば２ビツト右へシフトすることによ
り、データを１／2n、例えば１／４倍する回路である。
が、説明の簡略化の為第１図と同一箇所には同一
符号を付してその説明を省略する。即ち、第２図
中ROM６の係数出力a1，a2，b1，b2，Ｋは各々
補間回路１１〜１５にて補間されて乗算器５，
９，４，８，１０に各々供給される。この補間回
路１１〜１５は全て同一構成となるので、補間回
路１５について次に説明する。第３図は、補間回
路１５の詳細を示す図で、図中１６はROM６か
ら係数Ｋ（図中KI）が与えられ、クロツクφ2のタ
イミングにてラツチするレジスタであり、このレ
ジスタ１６出力は減算器１７のＡ入力端子に与え
られ、入力端子Ｂから与えられるレジスタ１８の
出力、即ち乗算器１０に供給される係数Ｋ（図中
KO）が減算される。そして、その減算結果は出
力端子Ａ―Ｂより出力されシフト回路１９に供給
される。このシフト回路１９は入力データをｎビ
ツト、例えば２ビツト右へシフトすることによ
り、データを１／2n、例えば１／４倍する回路である。
そして、このシフト回路１９の出力はレジスタ２
０にクロツクφ2のタイミングにてラツチされ、
更に加算器２１の入力端子Ａに供給される。そし
てこの加算器２１の入力端子Ｂには、上記レジス
タ１８出力が供給され、その加算結果は出力端子
Ａ＋Ｂを介してレジスタ１８にクロツクφ1のタ
イミングにてラツチされる。
０にクロツクφ2のタイミングにてラツチされ、
更に加算器２１の入力端子Ａに供給される。そし
てこの加算器２１の入力端子Ｂには、上記レジス
タ１８出力が供給され、その加算結果は出力端子
Ａ＋Ｂを介してレジスタ１８にクロツクφ1のタ
イミングにてラツチされる。
次に、本実施例の動作について説明する。今、
式(1)で表わされる伝達関数の各係数を所定値に選
択することにより特性“Ａ”のデイジタルフイル
タを構成した場合、その伝達関数を説明の便宜上
次式(2)の如く記載する。
式(1)で表わされる伝達関数の各係数を所定値に選
択することにより特性“Ａ”のデイジタルフイル
タを構成した場合、その伝達関数を説明の便宜上
次式(2)の如く記載する。
HA（Ｚ）＝KA・１＋a1AZ-1＋a2AZ-2／１＋b1AZ-1＋
b2AZ-2……式(2) 即ち、各係数a1，a2，b1，b2，Ｋは、カツトオ
フ周波数cAによつて、a1A，a2A，b1A，b2A，KA
の値がROM６から読出されることになる。そし
て、この係数a1A，a2A，b1A，b2A，KAが各々乗算
器５，９，４，８，１０に供給されているとす
る。そしてこの状態からカツトオフ周波数をcB
に変更することにより、伝達関数を次式(3)の如く
変更して、特性“Ｂ”のデイジタルフイルタを構
成した場合、 HB（Ｚ）＝KB・１＋a1BZ-1＋a2BZ-2／１＋b1BZ-1＋
b2BZ-2……式(3) ROM６から読出される係数a1，a2，b1，b2，Ｋ
は各々a1B，a2B，b1B，b2B，KBとなる。
b2AZ-2……式(2) 即ち、各係数a1，a2，b1，b2，Ｋは、カツトオ
フ周波数cAによつて、a1A，a2A，b1A，b2A，KA
の値がROM６から読出されることになる。そし
て、この係数a1A，a2A，b1A，b2A，KAが各々乗算
器５，９，４，８，１０に供給されているとす
る。そしてこの状態からカツトオフ周波数をcB
に変更することにより、伝達関数を次式(3)の如く
変更して、特性“Ｂ”のデイジタルフイルタを構
成した場合、 HB（Ｚ）＝KB・１＋a1BZ-1＋a2BZ-2／１＋b1BZ-1＋
b2BZ-2……式(3) ROM６から読出される係数a1，a2，b1，b2，Ｋ
は各々a1B，a2B，b1B，b2B，KBとなる。
しかして、その場合、係数Ｋに着目してみると
第３図のレジスタ１６，１８は第４図ｃ，ｅに示
す如く各々KBのデータとKAのデータが存するこ
とになり、その時点ではレジスタ２０の内容は第
４図ｄに示す如く「１／４（KA−KA）＝０」の為 「０」であるが、次のクロツクφ2（第４図ｂ参照）
の入力時に、減算器１７を介して、シフト回路１
９にて１／４倍したデータ、即ち「１／４（KB−KA）＝ ΔK」がラツチされることになる。そして、この
データΔKはレジスタ２０に次のクロツクφ2の到
来時まで保持されることになる。そして、このデ
ータΔKは加算器２１にてレジスタ１８出力、即
ちKAと加算され、次のクロツクφ1（第４図ａ参
照）のタイミングで、レジスタ１８にラツチさ
れ、このデータ「KA＋ΔK」が第４図ｅに示す如
く係数Ｋのデータとして乗算器１０に供給される
ことになる。第４図ｆはその出力の様子を示した
ものである。そして、次のクロツクφ1のタイミ
ングにて加算器２１の出力「（KA＋ΔK）＋ΔK＝
KA＋2ΔK」がレジスタ１８にラツチされ、その
結果係数Ｋのデータとして「KA＋2ΔK」が第４
図ｅ，ｆに示す如く出力されることになる。この
ようにして、次のクロツクφ1のタイミングでは、
係数Ｋとして「KA＋3ΔK」、その次のクロツクφ1
のタイミングで「KA＋4ΔK＝KB」が供給され
る。その結果、係数Ｋとしては、KAの値から、
順次ΔKだけ階段状に補間されて、KBの値にな
り、なめらかに変化することになる。
第３図のレジスタ１６，１８は第４図ｃ，ｅに示
す如く各々KBのデータとKAのデータが存するこ
とになり、その時点ではレジスタ２０の内容は第
４図ｄに示す如く「１／４（KA−KA）＝０」の為 「０」であるが、次のクロツクφ2（第４図ｂ参照）
の入力時に、減算器１７を介して、シフト回路１
９にて１／４倍したデータ、即ち「１／４（KB−KA）＝ ΔK」がラツチされることになる。そして、この
データΔKはレジスタ２０に次のクロツクφ2の到
来時まで保持されることになる。そして、このデ
ータΔKは加算器２１にてレジスタ１８出力、即
ちKAと加算され、次のクロツクφ1（第４図ａ参
照）のタイミングで、レジスタ１８にラツチさ
れ、このデータ「KA＋ΔK」が第４図ｅに示す如
く係数Ｋのデータとして乗算器１０に供給される
ことになる。第４図ｆはその出力の様子を示した
ものである。そして、次のクロツクφ1のタイミ
ングにて加算器２１の出力「（KA＋ΔK）＋ΔK＝
KA＋2ΔK」がレジスタ１８にラツチされ、その
結果係数Ｋのデータとして「KA＋2ΔK」が第４
図ｅ，ｆに示す如く出力されることになる。この
ようにして、次のクロツクφ1のタイミングでは、
係数Ｋとして「KA＋3ΔK」、その次のクロツクφ1
のタイミングで「KA＋4ΔK＝KB」が供給され
る。その結果、係数Ｋとしては、KAの値から、
順次ΔKだけ階段状に補間されて、KBの値にな
り、なめらかに変化することになる。
その際、他の補間回路１１〜１４も同様動作を
する為、他の全ての係数a1，a2，b1，b2も上記係
数Ｋと同様にa1A，a2A，b1A，b2Aからa1B，a2B，
b1B，b2Bに階段状に補間されてなめらかに変化を
することになる。
する為、他の全ての係数a1，a2，b1，b2も上記係
数Ｋと同様にa1A，a2A，b1A，b2Aからa1B，a2B，
b1B，b2Bに階段状に補間されてなめらかに変化を
することになる。
そして、係数の切換が終了すると、例えば第３
図に於て、レジスタ２０にはデータ「１／４（KB− KB）＝０」が記憶される為、補間動作は行われ
ず、従つて係数はその状態を保持することにな
る。
図に於て、レジスタ２０にはデータ「１／４（KB− KB）＝０」が記憶される為、補間動作は行われ
ず、従つて係数はその状態を保持することにな
る。
尚、上記実施例では、補間回路１１〜１５に於
て、係数差を22（＝４）等分した制御データを作
成し、４段階にわけて補間をしたが、一般には係
数差を2n（ｎ；自然数）等分して、（具体的には係
数差をｎビツト右シフトさせることにより行う。）
2n段階にわけて補間を行うようにしても良く、ま
た、この補間回路１１〜１５に於て、係数差を不
均等に分配する分配手段を備えるようにして、順
次不均等に補間し、切換前から切換後の係数にな
めらかに変化させることも出来る。例えば、切換
前の係数をKA、切換後の係数をKB、係数差を
ΔKとし、制御データをΔKの23（＝８）等分した
ΔK／８として、KAにΔK／８の４倍を加算した
値を最初の補間係数K1とし、ΔK／８の２倍をK1
に加算した値を次の補間係数K2とし、ΔK／８の
１倍をK2に加算した値を次の補間係数K3として
係数差ΔKを不均等に分配することにより、切換
前から切換後の係数になめらかに変化させること
が可能となる。
て、係数差を22（＝４）等分した制御データを作
成し、４段階にわけて補間をしたが、一般には係
数差を2n（ｎ；自然数）等分して、（具体的には係
数差をｎビツト右シフトさせることにより行う。）
2n段階にわけて補間を行うようにしても良く、ま
た、この補間回路１１〜１５に於て、係数差を不
均等に分配する分配手段を備えるようにして、順
次不均等に補間し、切換前から切換後の係数にな
めらかに変化させることも出来る。例えば、切換
前の係数をKA、切換後の係数をKB、係数差を
ΔKとし、制御データをΔKの23（＝８）等分した
ΔK／８として、KAにΔK／８の４倍を加算した
値を最初の補間係数K1とし、ΔK／８の２倍をK1
に加算した値を次の補間係数K2とし、ΔK／８の
１倍をK2に加算した値を次の補間係数K3として
係数差ΔKを不均等に分配することにより、切換
前から切換後の係数になめらかに変化させること
が可能となる。
更に、上記実施例では、切換前の係数に対し、
係数差を分配した所定データを順次加算して補間
を行うようにしたが、切換後の係数から係数差に
基く制御データを減算する（最初は係数差そのも
の、そして最終的には０を減算する。）ようにし
て、補間を行うようにすることも出来る。例え
ば、切換前の係数をKA、切換後のデイジタルフ
イルタをKB、係数差をΔKとし、制御データを
ΔKの22（＝４）等分したΔK／４として、切換後
の係数KBからΔKを減算した値（＝KB−ΔK＝
KA）を最初の補間係数K1とし、KBからΔK／４
の３倍を減算した値（＝KB−ΔK／４×３）を次の 補間係数K2とし、KBからΔK／４の２倍を減算し
た値（＝KB−ΔK／４×２）を次の補間係数K3とし、 KBからΔK／４の１倍を減算した値（＝KB−
ΔK／４）を次の補間係数K4としてもよい。
係数差を分配した所定データを順次加算して補間
を行うようにしたが、切換後の係数から係数差に
基く制御データを減算する（最初は係数差そのも
の、そして最終的には０を減算する。）ようにし
て、補間を行うようにすることも出来る。例え
ば、切換前の係数をKA、切換後のデイジタルフ
イルタをKB、係数差をΔKとし、制御データを
ΔKの22（＝４）等分したΔK／４として、切換後
の係数KBからΔKを減算した値（＝KB−ΔK＝
KA）を最初の補間係数K1とし、KBからΔK／４
の３倍を減算した値（＝KB−ΔK／４×３）を次の 補間係数K2とし、KBからΔK／４の２倍を減算し
た値（＝KB−ΔK／４×２）を次の補間係数K3とし、 KBからΔK／４の１倍を減算した値（＝KB−
ΔK／４）を次の補間係数K4としてもよい。
加えて、上記実施例は２次／２次のIIRデイジ
タルフイルタにつき説明したが、高次のデイジタ
ルフイルタに本発明を適用することは可能であ
り、また、伝達関数の所定係数を他の係数で近似
する等した場合も、同様に本発明を適用出来るこ
とは勿論であり、その他各種特性を有するデイジ
タルフイルタに本発明を適用することが可能であ
る。
タルフイルタにつき説明したが、高次のデイジタ
ルフイルタに本発明を適用することは可能であ
り、また、伝達関数の所定係数を他の係数で近似
する等した場合も、同様に本発明を適用出来るこ
とは勿論であり、その他各種特性を有するデイジ
タルフイルタに本発明を適用することが可能であ
る。
その他、本発明の要旨を逸脱しない範囲で種々
変形応用可能であることは勿論である。
変形応用可能であることは勿論である。
この発明は、以上詳述した如く、予め伝達関数
の係数を記憶し、この係数の切換により特性を可
変としたデイジタルフイルタ装置において、特性
が切換えられた際に、切換前の係数から切換後の
係数へ補間を行うことにより係数のなめらかな変
化を可能とした為、上記係数を記憶する記憶手段
例えば、ROMの容量を少ならしめることが可能
とあり、デイジタルフイルタ装置を集積化する上
で非常に有効となり、また、このデイジタルフイ
ルタ装置を電子楽器あるいは各種音響機器に適用
した場合は、特性の切換時も聴覚上なめらかに出
力音が変化することにより、切換時の不自然さあ
るいは不快な雑音の出力が解消されることになる
等、非常に有効である。
の係数を記憶し、この係数の切換により特性を可
変としたデイジタルフイルタ装置において、特性
が切換えられた際に、切換前の係数から切換後の
係数へ補間を行うことにより係数のなめらかな変
化を可能とした為、上記係数を記憶する記憶手段
例えば、ROMの容量を少ならしめることが可能
とあり、デイジタルフイルタ装置を集積化する上
で非常に有効となり、また、このデイジタルフイ
ルタ装置を電子楽器あるいは各種音響機器に適用
した場合は、特性の切換時も聴覚上なめらかに出
力音が変化することにより、切換時の不自然さあ
るいは不快な雑音の出力が解消されることになる
等、非常に有効である。
第１図は従来のデイジタルフイルタ装置の回路
構成を示す図、第２図は本発明の一実施例を示す
デイジタルフイルタ装置の回路構成図、第３図は
第２図の要部構成図、第４図は、本実施例の動作
を説明する為の図である。 １，２…加算器、３，７…遅延回路、４，５，
８，９，１０…乗算器、６…ROM、１１〜１５
…補間回路、１７…減算器、１９…シフト回路、
２１…加算器。
構成を示す図、第２図は本発明の一実施例を示す
デイジタルフイルタ装置の回路構成図、第３図は
第２図の要部構成図、第４図は、本実施例の動作
を説明する為の図である。 １，２…加算器、３，７…遅延回路、４，５，
８，９，１０…乗算器、６…ROM、１１〜１５
…補間回路、１７…減算器、１９…シフト回路、
２１…加算器。
Claims (1)
- 【特許請求の範囲】 １ 伝達関数の係数を予め記憶し、所望のカツト
オフ周波数に応じて上記係数を切換えることによ
り特性を可変としたデイジタルフイルタ装置に於
て、 少なくとも上記係数の切換の際、切換前の係数
と切換後の係数の差を算出する第１の演算論理手
段と、 該第１の演算論理手段により算出された係数差
から制御データを算出する第２の演算論理手段
と、 該第２の演算論理手段により算出された制御デ
ータをもとにして、上記切換前の係数に順次加算
処理を行なうかあるいは上記切換後の係数に順次
減算処理を行なうことにより、上記係数の切換の
際の過渡的な係数を順次算出する第３の演算論理
手段とを具備したことを特徴とするデイジタルフ
イルタ装置。 ２ 上記第２の演算論理手段は上記係数差をシフ
ト操作することにより上記係数差を2n（ｎ；自然
数）等分した制御データを生成するシフト手段を
備え、 上記第３の演算論理手段は上記制御データをも
とにして上記切換前の係数に順次加算処理を行な
うことにより、上記係数の切換の際の過渡的な係
数を順次算出することを特徴とする特許請求の範
囲第１項記載のデイジタルフイルタ装置。 ３ 上記デイジタルフイルタ装置は上記伝達関数
の係数の個数に対応して、上記第１乃至第３の演
算論理手段を複数組備えたことを特徴とする特許
請求の範囲第１項または第２項記載のデイジタル
フイルタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7601080A JPS572116A (en) | 1980-06-05 | 1980-06-05 | Digital filter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7601080A JPS572116A (en) | 1980-06-05 | 1980-06-05 | Digital filter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS572116A JPS572116A (en) | 1982-01-07 |
| JPS6336577B2 true JPS6336577B2 (ja) | 1988-07-20 |
Family
ID=13592841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7601080A Granted JPS572116A (en) | 1980-06-05 | 1980-06-05 | Digital filter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS572116A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014204213A (ja) * | 2013-04-03 | 2014-10-27 | パイオニア株式会社 | デジタルフィルタ及びフィルタ特性変更方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2592443B2 (ja) * | 1985-07-10 | 1997-03-19 | カシオ計算機株式会社 | フィルタ装置 |
| JPS62179211A (ja) * | 1986-02-03 | 1987-08-06 | Victor Co Of Japan Ltd | デジタル・グラフイツク・イコライザ |
| JPH0754432B2 (ja) * | 1986-12-30 | 1995-06-07 | ヤマハ株式会社 | 楽音信号発生装置 |
| JPH01300712A (ja) * | 1988-05-30 | 1989-12-05 | Sony Corp | 周波数特性制御回路 |
| JP2708037B2 (ja) * | 1996-05-20 | 1998-02-04 | ヤマハ株式会社 | 楽音信号発生装置 |
-
1980
- 1980-06-05 JP JP7601080A patent/JPS572116A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014204213A (ja) * | 2013-04-03 | 2014-10-27 | パイオニア株式会社 | デジタルフィルタ及びフィルタ特性変更方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS572116A (en) | 1982-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0445859B2 (ja) | ||
| JP2002158561A (ja) | Ｆｉｒフィルタ及びそのデータ処理方法 | |
| JPS6336576B2 (ja) | ||
| JPS6337969B2 (ja) | ||
| EP0143632A2 (en) | A convolution arithmetic circuit | |
| JPS6337973B2 (ja) | ||
| US5307417A (en) | Sound system with howling-prevention function | |
| JPS6337972B2 (ja) | ||
| JPS6337971B2 (ja) | ||
| JPS6145407B2 (ja) | ||
| JP2611242B2 (ja) | 振幅圧縮伸長回路 | |
| JP3304611B2 (ja) | オーディオ信号処理装置 | |
| KR20050084345A (ko) | 변환기, 디지털 텔레비전 수신기, 변환 방법 및 컴퓨터프로그램 | |
| JPS6337970B2 (ja) | ||
| JP2590291B2 (ja) | 切換型ｉｉｒフィルタ | |
| JPH03124110A (ja) | ディジタルコントロールドフィルタ | |
| JPH08292764A (ja) | 信号切換装置 | |
| JPH0113244B2 (ja) | ||
| JP3261729B2 (ja) | 直線補間方法及びその回路 | |
| JPH08335850A (ja) | 簡易デジタルフィルタ | |
| JPH05283979A (ja) | Ｆｉｒ型フィルタ | |
| JPH02149011A (ja) | サンプリング周波数変換装置 | |
| JPS6118212A (ja) | デイジタルフイルタ | |
| JPS6336571B2 (ja) | ||
| JPH1141065A (ja) | デシメーションフィルタ |