JPS6145451A - 再生装置 - Google Patents
再生装置Info
- Publication number
- JPS6145451A JPS6145451A JP59166720A JP16672084A JPS6145451A JP S6145451 A JPS6145451 A JP S6145451A JP 59166720 A JP59166720 A JP 59166720A JP 16672084 A JP16672084 A JP 16672084A JP S6145451 A JPS6145451 A JP S6145451A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- period
- pll
- detecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し発明の技術分野］
この発明は、再生装置に関し、特にたとえば位相同期回
路を含む再生装置に関する。
路を含む再生装置に関する。
［従来技術］
゛ この発明は多くの再生装置に適用できるものである
が、ここではＶＴＲのごとくテープ走行方向に対し傾斜
した情報トラックを有する磁気テープを回転磁気ヘッド
を用いて再生する再生装置を例に説明する。
が、ここではＶＴＲのごとくテープ走行方向に対し傾斜
した情報トラックを有する磁気テープを回転磁気ヘッド
を用いて再生する再生装置を例に説明する。
第１図は記録媒体である磁気テープの記録フォーマット
の一例を示す図である。図において、磁気テープ１上に
は、テープ１の幅方向に対して傾斜した信号トラック２
が形成されている。この信号トラック２はディジタル情
報信号が記録される部分３とパイロット信号が記録され
る部分４とから構成される。前記パイロット信号として
は、たとえば記録ビットレートｆｃＨ（ビット／秒）の
１／３６の一定周波数信号（ｆｃｏ／３６）が記録され
ている。
の一例を示す図である。図において、磁気テープ１上に
は、テープ１の幅方向に対して傾斜した信号トラック２
が形成されている。この信号トラック２はディジタル情
報信号が記録される部分３とパイロット信号が記録され
る部分４とから構成される。前記パイロット信号として
は、たとえば記録ビットレートｆｃＨ（ビット／秒）の
１／３６の一定周波数信号（ｆｃｏ／３６）が記録され
ている。
第２図は第１図の磁気テープの走行機溝を示す図である
。図において、磁気テープ１は駆動用モータ１４によっ
て駆動される送り出しリール１２から送り出され、モー
タ２２によって回転される１対の［１気ヘツド１１（図
において、その片方はドラム１０の影で見えない）とド
ラム１０とへ、ビン１６と１７とによって押し当てられ
ている。
。図において、磁気テープ１は駆動用モータ１４によっ
て駆動される送り出しリール１２から送り出され、モー
タ２２によって回転される１対の［１気ヘツド１１（図
において、その片方はドラム１０の影で見えない）とド
ラム１０とへ、ビン１６と１７とによって押し当てられ
ている。
このようにセットされた磁気テープ１は、次にキャプス
タン１９とピンチローラ１８の間に挾まれて、キャプス
タン１９の回転によって走行されや。
タン１９とピンチローラ１８の間に挾まれて、キャプス
タン１９の回転によって走行されや。
キャプスタン１９はキャプスタン駆動用モータ２２によ
って回転される。その後、テープ１はモータ１５によっ
て駆動される巻取リール１３に巻取られる。前記磁気ヘ
ッド１１の回転軸は、その回転に同期してパルスを発生
するパルスジェネレータ２３に連結される。また、ピン
チローラ１８はその回転数に比例したパルスを発生する
パルスジェネレータ２１に連結される。
って回転される。その後、テープ１はモータ１５によっ
て駆動される巻取リール１３に巻取られる。前記磁気ヘ
ッド１１の回転軸は、その回転に同期してパルスを発生
するパルスジェネレータ２３に連結される。また、ピン
チローラ１８はその回転数に比例したパルスを発生する
パルスジェネレータ２１に連結される。
上述のようにｉｎ成さ４Ｎｔ；再生ｖｔ置においＣ１通
常再生Ｉ！ｌに１ま、磁気ヘッド１１がトラック２をト
レースして情４１の読出が正確にｊテなわれるべく、パ
ルスジル−タ２１＋２３からのパルスおよびその他の信
Ｈを用いて、葭回制御回ｉｎ ２４が磁気ヘッド１１の
旋回および磁気テープ１の走行の制御を行なう。なお、
第２図においては、便宜上、旋回ｍ’５１１回路２４に
よるキャプスタン駆動モータ２０の制御ａ路は省略して
いる。
常再生Ｉ！ｌに１ま、磁気ヘッド１１がトラック２をト
レースして情４１の読出が正確にｊテなわれるべく、パ
ルスジル−タ２１＋２３からのパルスおよびその他の信
Ｈを用いて、葭回制御回ｉｎ ２４が磁気ヘッド１１の
旋回および磁気テープ１の走行の制御を行なう。なお、
第２図においては、便宜上、旋回ｍ’５１１回路２４に
よるキャプスタン駆動モータ２０の制御ａ路は省略して
いる。
第３図は従来方式による再生信号処理回路の一例を承り
図である。図において、磁気テープ１上にＮ ＲＺ （
ＮＣ１’＋−Ｒａｔｕｒｎ −ｔｏ −ｚｅｒｏ ）変
調されて記録されｌ’：’ｆ３報信号は旋回する磁気ｌ
＼ラッド１からロークリトランス３０によって読出され
る。
図である。図において、磁気テープ１上にＮ ＲＺ （
ＮＣ１’＋−Ｒａｔｕｒｎ −ｔｏ −ｚｅｒｏ ）変
調されて記録されｌ’：’ｆ３報信号は旋回する磁気ｌ
＼ラッド１からロークリトランス３０によって読出され
る。
この読出された信号ＨＦ ｌよ微弱なため波形整形回路
３１により波形整形および増幅されて適正なレベルのｆ
＠＠＜以下、信号ＮＲＺと記す）となり、位相同期回路
（以下、ｌ）Ｌ Ｌと記す）３２および信号処理回路３
３へ出力される。このＰＬＬ３２は信号ＮＲＺから、前
記情報信号に含まれるクロック信号（ビットクロック）
を抽出し、後段の種々の信号処理を行なう回路のタイミ
ングを制御する信＠（以下、信号ＰＬＣＫと記す）を出
力づる。
３１により波形整形および増幅されて適正なレベルのｆ
＠＠＜以下、信号ＮＲＺと記す）となり、位相同期回路
（以下、ｌ）Ｌ Ｌと記す）３２および信号処理回路３
３へ出力される。このＰＬＬ３２は信号ＮＲＺから、前
記情報信号に含まれるクロック信号（ビットクロック）
を抽出し、後段の種々の信号処理を行なう回路のタイミ
ングを制御する信＠（以下、信号ＰＬＣＫと記す）を出
力づる。
信号処理回路３３は信号ＮＲＺと信号ＰＬＣＫを入力し
てディジタル信号処理を行なう。したがって、この信号
処理回路３３が正常に信号処理動作を行なうためには、
信号ＮＲＺに対し信号ＰＬＣＫは常に同期していなけれ
ばならない。
てディジタル信号処理を行なう。したがって、この信号
処理回路３３が正常に信号処理動作を行なうためには、
信号ＮＲＺに対し信号ＰＬＣＫは常に同期していなけれ
ばならない。
１４図は入力信＠ＮＲＺのピットレートｆＣＨの変化に
対するＰＬＬ３２の応答を示す図である。
対するＰＬＬ３２の応答を示す図である。
図において、横方向は信号ＮＲＺのピッ１〜レートｆＣ
Ｈを、根方向は信号ＰＬＣＫの周波数ｆＰＬ。にをそれ
ぞれ示している。以下、第４図を参照してＰＬＬ３２の
動作について説明する。
Ｈを、根方向は信号ＰＬＣＫの周波数ｆＰＬ。にをそれ
ぞれ示している。以下、第４図を参照してＰＬＬ３２の
動作について説明する。
今、信号ＮＲＺのピットレー１〜ｆＣＨが十分低いとこ
ろからゆるやかに増大すると、ｆｃＨにおいて信号ＰＬ
ＣＫは信号ＮＲＺに位相同期（ｒｅ＋＝ｆｐＬｃｇ）Ｌ
＋始め、「Ｌυにて同期が外れる。また逆に、ピットレ
ートｆｃＨが十分高いところから緩かに減少するときは
、ｆｃυにおいて同期し始め、ＩＬＬにて同期が外れる
。区間［ｆＣＬ＋［ｅＬｌ］はキャプチャレンジ（引込
み範囲）と、また区ｉＪ［ｒＬＬ、ｆｔｕｌはロックレ
ンジとそれぞれ呼ばれている。したがって、ＰＬＬ３２
の出力信号Ｐ Ｌ ＣＫが入力信号ＮＲＺに対し常に位
相同期しているためには、信号ＮＲＺのビットレート「
。ＨがＰＬＬ３２のキャプチャレンジ内になければなら
ない。言替えれば、キャプチャレンジ外のビットレート
を持つ信号から位相同期した信号ＰＬＣＫを取出すこと
はできないということになる。したがって、たとえば倍
速モードで記録されている磁気テープ１を通常モードの
速度で再生するなどの誤動作が生じて、信号ＮＲＺのピ
ッ１−レートがＰＬＬ３２の所定のキャプチャレンジよ
り外れると、第３図の従来方式の再生装置では、信号Ｎ
ＲＺに位相同期した信号ＰＬＣＫを取出すことができず
、信号３１！ＩＷＩ回路３３で正確な信号処理を行なう
ことができなかった。
ろからゆるやかに増大すると、ｆｃＨにおいて信号ＰＬ
ＣＫは信号ＮＲＺに位相同期（ｒｅ＋＝ｆｐＬｃｇ）Ｌ
＋始め、「Ｌυにて同期が外れる。また逆に、ピットレ
ートｆｃＨが十分高いところから緩かに減少するときは
、ｆｃυにおいて同期し始め、ＩＬＬにて同期が外れる
。区間［ｆＣＬ＋［ｅＬｌ］はキャプチャレンジ（引込
み範囲）と、また区ｉＪ［ｒＬＬ、ｆｔｕｌはロックレ
ンジとそれぞれ呼ばれている。したがって、ＰＬＬ３２
の出力信号Ｐ Ｌ ＣＫが入力信号ＮＲＺに対し常に位
相同期しているためには、信号ＮＲＺのビットレート「
。ＨがＰＬＬ３２のキャプチャレンジ内になければなら
ない。言替えれば、キャプチャレンジ外のビットレート
を持つ信号から位相同期した信号ＰＬＣＫを取出すこと
はできないということになる。したがって、たとえば倍
速モードで記録されている磁気テープ１を通常モードの
速度で再生するなどの誤動作が生じて、信号ＮＲＺのピ
ッ１−レートがＰＬＬ３２の所定のキャプチャレンジよ
り外れると、第３図の従来方式の再生装置では、信号Ｎ
ＲＺに位相同期した信号ＰＬＣＫを取出すことができず
、信号３１！ＩＷＩ回路３３で正確な信号処理を行なう
ことができなかった。
［発明のｉ要Ｊ
この発明は、上述の欠点を除去し、ＰＬＬへの入力信号
の周波数諸たはビット・レートがＰＬ’ｌ−のキャプチ
ャレンジから外わている１２合においても、Ｐ Ｌ Ｌ
の出力信号はぞの入力信号に常（＝同期するように構成
した再生回路を提供することである。
の周波数諸たはビット・レートがＰＬ’ｌ−のキャプチ
ャレンジから外わている１２合においても、Ｐ Ｌ Ｌ
の出力信号はぞの入力信号に常（＝同期するように構成
した再生回路を提供することである。
この発明は、要約ずれば、記録媒体に間欠的に記録され
た一定周四の信号を再生信号の中から抽出し、位相同期
回路の引込み範囲に対する上記一定周期の信号のずれを
検出し、この検出結果に基づいて記録媒体の再生速度ま
たは位相同期回路の引込み範囲を制卯し１１それによっ
て再生信号が常に位相同期回路の引込み範囲内に入るよ
うにしたものである。
た一定周四の信号を再生信号の中から抽出し、位相同期
回路の引込み範囲に対する上記一定周期の信号のずれを
検出し、この検出結果に基づいて記録媒体の再生速度ま
たは位相同期回路の引込み範囲を制卯し１１それによっ
て再生信号が常に位相同期回路の引込み範囲内に入るよ
うにしたものである。
この発明の１−述の目的およびその伯の目的と特徴は、
図面を参照１〕で行なう以下の詳に１な訳明から一層明
らかとなろう。
図面を参照１〕で行なう以下の詳に１な訳明から一層明
らかとなろう。
［発明の実施例］
第５図はこの発明の一実施例である互生回路の概略ブロ
ック図である。図において、信号ＨＦは波形整形回路３
１に与えられるとともに、ローパスフィルタ３４に与え
られる。このローパスフィルタ３４は、パイロン］・信
号Ｊス外の信号成分を減衰させるフィルタである。ロー
パスフィルタ３４の出力信号ＦＨＦは、波形整形回路３
５に与えられるとともに、エンベロープ検出回路３６に
与えられる。波形整形回路３５は、信号ＦＨＦを波形整
形してロジックレベルに変換した信ｌＰ Ｉ ＬＯＴを
出力する。この信号Ｐ Ｉ ＬＯＴは周期差検出回路３
７に与えられる。前記エンベロープ検出回路３６は、信
号ＦＨＦのエンベロープを検出し、パイロット信号の存
在を知らせる信＠ＥＮＶを出力する。信号ＥＮＶは周期
差検出回路３７に与えられる。この周期差検出回路３７
には、さらにＰＬＬ３２から信号ＰＬＣＫが与えられる
。周期差検出回路３７は信号ＥＮＶの出力されている区
間（パイロット信号の存在する区間）において、信号Ｐ
ＬＣＫとＰＩＬＯＴとの周期を比較し、その周期差に応
じたパルス幅の信号ＦＤを出力するものである。この信
号ＦＤはＰＬＬ３２に与えられる。ＰＬＬ３２では、こ
の信号ＦＤに基づいてキャプチャレンジを変移させる。
ック図である。図において、信号ＨＦは波形整形回路３
１に与えられるとともに、ローパスフィルタ３４に与え
られる。このローパスフィルタ３４は、パイロン］・信
号Ｊス外の信号成分を減衰させるフィルタである。ロー
パスフィルタ３４の出力信号ＦＨＦは、波形整形回路３
５に与えられるとともに、エンベロープ検出回路３６に
与えられる。波形整形回路３５は、信号ＦＨＦを波形整
形してロジックレベルに変換した信ｌＰ Ｉ ＬＯＴを
出力する。この信号Ｐ Ｉ ＬＯＴは周期差検出回路３
７に与えられる。前記エンベロープ検出回路３６は、信
号ＦＨＦのエンベロープを検出し、パイロット信号の存
在を知らせる信＠ＥＮＶを出力する。信号ＥＮＶは周期
差検出回路３７に与えられる。この周期差検出回路３７
には、さらにＰＬＬ３２から信号ＰＬＣＫが与えられる
。周期差検出回路３７は信号ＥＮＶの出力されている区
間（パイロット信号の存在する区間）において、信号Ｐ
ＬＣＫとＰＩＬＯＴとの周期を比較し、その周期差に応
じたパルス幅の信号ＦＤを出力するものである。この信
号ＦＤはＰＬＬ３２に与えられる。ＰＬＬ３２では、こ
の信号ＦＤに基づいてキャプチャレンジを変移させる。
第６図は第５図に示す周期差検出回路３７の一例を示す
ブロック図である。図において、信＠ＥＮＶはカウンタ
４０および４１に与えられる。カウンタ４０は、信号Ｅ
ＮＶの立ち上がりより信号ＰＩＬＣ）丁をカウントシ、
倍＠ＰＩＬＯ１’の４パルス目におい１パルスＣＡ１を
出力するカウンタである。一方、カウンタ４１は、信＠
ＥＮＶの立ち上がりより信号ＰＬににの力「ノントを開
始づるカウンタである。カウンタ４１の計数出力（＆加
算器４２に与えられる。この加算器４２は、カウンタ４
１の計数出力に基準値（この実施例では−１４４）を加
算するものであり、特にパルスＣＡ１の立ち上がり時点
においてはｆｒＬｃにどＩ’ｐ＋、。Ｔとの周波数誤差
に相関する数値を出力丈ろ。
ブロック図である。図において、信＠ＥＮＶはカウンタ
４０および４１に与えられる。カウンタ４０は、信号Ｅ
ＮＶの立ち上がりより信号ＰＩＬＣ）丁をカウントシ、
倍＠ＰＩＬＯ１’の４パルス目におい１パルスＣＡ１を
出力するカウンタである。一方、カウンタ４１は、信＠
ＥＮＶの立ち上がりより信号ＰＬににの力「ノントを開
始づるカウンタである。カウンタ４１の計数出力（＆加
算器４２に与えられる。この加算器４２は、カウンタ４
１の計数出力に基準値（この実施例では−１４４）を加
算するものであり、特にパルスＣＡ１の立ち上がり時点
においてはｆｒＬｃにどＩ’ｐ＋、。Ｔとの周波数誤差
に相関する数値を出力丈ろ。
加算器４２の出力の最上位ビットはクリップ７０ツブ４
３に与えられる。フリツプフロツプ４３は、加算器４２
の最上位ビットをパルスＣＡ１に同期して記憶する。フ
リップ２Ｏツブ４３の（］出力ＭＳＯはアップタウンカ
ウンタ４４に与えｒうれる。
３に与えられる。フリツプフロツプ４３は、加算器４２
の最上位ビットをパルスＣＡ１に同期して記憶する。フ
リップ２Ｏツブ４３の（］出力ＭＳＯはアップタウンカ
ウンタ４４に与えｒうれる。
アップダウンカウンタ４４は、加算器４２の出力がパル
スＣＡ１の立ち上がりによりロードされ、信号ＰＬＣＫ
により駆動される。なお、アップダウンカウンタ４４は
、フリップ７０ツブ４３の出力ＭＳＢ （ずなわら加算
器４２の出力の最上位ピット）の極性く１または０）に
応じて上昇計数または下降計数のいずれを行なう。さら
に、アップダウンカウンタ４４はその計数値がＯになる
とバ゛ルスＣＡ２を出力する。このパルスＣＡ２はフリ
ップフロップ４５に与えられる。フリップ７０ツブ４５
は、パルスＣＡ１の立ち上がりによりセットされ、パル
スＣＡ２によってリセットされる。
スＣＡ１の立ち上がりによりロードされ、信号ＰＬＣＫ
により駆動される。なお、アップダウンカウンタ４４は
、フリップ７０ツブ４３の出力ＭＳＢ （ずなわら加算
器４２の出力の最上位ピット）の極性く１または０）に
応じて上昇計数または下降計数のいずれを行なう。さら
に、アップダウンカウンタ４４はその計数値がＯになる
とバ゛ルスＣＡ２を出力する。このパルスＣＡ２はフリ
ップフロップ４５に与えられる。フリップ７０ツブ４５
は、パルスＣＡ１の立ち上がりによりセットされ、パル
スＣＡ２によってリセットされる。
フリップフロップ４５の出力ＥＮは、バッファ４６に与
えられるつこのバッファ４６は、フリップ７０ツブ４５
の出力ＥＮがローレベルのときには一高インピーダンス
状態となり、ハイレベルのときにはフリップフロップ４
３の出力ＭＳＢを出力する構成となっている。バッノ１
４６の出力は信号ＦＤとし、てＰＬＬ３２に与えられる
。
えられるつこのバッファ４６は、フリップ７０ツブ４５
の出力ＥＮがローレベルのときには一高インピーダンス
状態となり、ハイレベルのときにはフリップフロップ４
３の出力ＭＳＢを出力する構成となっている。バッノ１
４６の出力は信号ＦＤとし、てＰＬＬ３２に与えられる
。
第７因は第６図の回路の各部の信号の波形を示す図であ
る。以下、この第７図を参照して上述の実施例の肋イヤ
を説明°ツる。
る。以下、この第７図を参照して上述の実施例の肋イヤ
を説明°ツる。
ローパスフィルタ３４を通った信号Ｆ ｌ−Ｉ Ｆは、
エンベロープ検出器３６によりパイロット信号の存在を
示す信＠Ｅ Ｎｖが得られるｅすなわち、この信号Ｅ
Ｎ Ｖは、バイロン１へ信号が存在する部分においての
みハイ１ノベルとなるような信号である。
エンベロープ検出器３６によりパイロット信号の存在を
示す信＠Ｅ Ｎｖが得られるｅすなわち、この信号Ｅ
Ｎ Ｖは、バイロン１へ信号が存在する部分においての
みハイ１ノベルとなるような信号である。
また、信号Ｆ ）−Ｉ Ｆ ｔ；を波形整形回路３５に
ち入力され、パイロン１〜信号の部分がロジックレベル
に変換された信号ｐＨ−ＯＴが臂られる。カウンタ４０
は、信号Ｅ Ｎ Ｖの立ち上がりに応答′して信号Ｐ１
１−ＯＴの計数を開始し、信＠Ｐ Ｉ ＬＯＴの４パル
ス目にてパルスＣＡ１を出力する。すなわち、。
ち入力され、パイロン１〜信号の部分がロジックレベル
に変換された信号ｐＨ−ＯＴが臂られる。カウンタ４０
は、信号Ｅ Ｎ Ｖの立ち上がりに応答′して信号Ｐ１
１−ＯＴの計数を開始し、信＠Ｐ Ｉ ＬＯＴの４パル
ス目にてパルスＣＡ１を出力する。すなわち、。
信＠ＥＮＶの立ち上がりからパルスＣＡＩの立ち上がり
までの時間１ 、１；ｔパイロット信号の４周期分の時
間となる。すなわち、ｒ、、＝４／ｆＰ＋ｔ。、どなる
。
までの時間１ 、１；ｔパイロット信号の４周期分の時
間となる。すなわち、ｒ、、＝４／ｆＰ＋ｔ。、どなる
。
カウンタ４１は前記時間ｔ１が信号ＰＬＣＫの何パルス
に相当するかを計数するものであり、信号ＥＮＶの立ち
上がりから信号Ｐ Ｌ ＣＫ （７） ｔｔ数を開始す
る。第７図には、カウンタ４１の計数値を直線的なグラ
フとして示しである。時間【、における信＠ Ｐ Ｌ
ＣＫのパルス数は、パルスＣＡＩの立ち上がり時点にお
けるカウンタ４１の３１敗値として与えられる。前述の
ごと＜、ｆＰＩＬＯＴ−ｒｃＨ／３６である。また、信
号ＰＬＧＫが信号Ｎ ＲＺに同期していればｆＰＬｃに
−ｒｅＨである。したがっ°ｃ１正帛再生状態において
は、カウンタ４１のパルスＣＡＩの立ち上がり時点にお
ける計数値Ｎ、は、 Ｎ、−３６ｘ４−１４４ となる。加算器４２に基ｒｊＰ値として−１４４を与え
ると、正富°再生時においては、パルスＣＡＩの立ち上
がり時点にて加算器４２の出力する（ｉ Ｎ ａはＯと
なる。
に相当するかを計数するものであり、信号ＥＮＶの立ち
上がりから信号Ｐ Ｌ ＣＫ （７） ｔｔ数を開始す
る。第７図には、カウンタ４１の計数値を直線的なグラ
フとして示しである。時間【、における信＠ Ｐ Ｌ
ＣＫのパルス数は、パルスＣＡＩの立ち上がり時点にお
けるカウンタ４１の３１敗値として与えられる。前述の
ごと＜、ｆＰＩＬＯＴ−ｒｃＨ／３６である。また、信
号ＰＬＧＫが信号Ｎ ＲＺに同期していればｆＰＬｃに
−ｒｅＨである。したがっ°ｃ１正帛再生状態において
は、カウンタ４１のパルスＣＡＩの立ち上がり時点にお
ける計数値Ｎ、は、 Ｎ、−３６ｘ４−１４４ となる。加算器４２に基ｒｊＰ値として−１４４を与え
ると、正富°再生時においては、パルスＣＡＩの立ち上
がり時点にて加算器４２の出力する（ｉ Ｎ ａはＯと
なる。
ここで、信号ＰＬＣＫが信＠ Ｎ ＲＺに同期していな
い壜台には、 Ｎ ＋ −ｔ ＨＸ ｆ Ｐ Ｌ ＣＫ−（４ＸｆｐＬ
ｃ＊ ）／ｆｐ ＩＬＯＴＮａ−（（４Ｘｒｐ Ｌｃｇ
）、／ｆｒ＋ Ｌｏｔ）＝１４４ （（ｒｒ ＬＣ
，Ｋ ／ｒ ｃｓ ）−１）となる。
い壜台には、 Ｎ ＋ −ｔ ＨＸ ｆ Ｐ Ｌ ＣＫ−（４ＸｆｐＬ
ｃ＊ ）／ｆｐ ＩＬＯＴＮａ−（（４Ｘｒｐ Ｌｃｇ
）、／ｆｒ＋ Ｌｏｔ）＝１４４ （（ｒｒ ＬＣ
，Ｋ ／ｒ ｃｓ ）−１）となる。
ｆＰＬｃに＜ｆ ｃ ｓの場合にはＮａは負となり、’
Ｐ Ｌ ＯＫ ＞ ｆ （Ｈの場合にはＮａは正とな
る。
Ｐ Ｌ ＯＫ ＞ ｆ （Ｈの場合にはＮａは正とな
る。
また、再生速度を一定（ｆｃＨ’＝一定ンとすると、Ｎ
ａの絶対値はｒｒＬｃにとｒｃＨとの差に沈漬する。な
お、加算器４２ばその最上位ピン１−が加算！＠果の桶
す１く負または正）を表わすようになっている。すなわ
ち、上記ＮａｔＪ角のときその最上位ピッ１〜は１とな
り、Ｎ、 Ｂが正のときその最上位ビットはＯどなる。
ａの絶対値はｒｒＬｃにとｒｃＨとの差に沈漬する。な
お、加算器４２ばその最上位ピン１−が加算！＠果の桶
す１く負または正）を表わすようになっている。すなわ
ち、上記ＮａｔＪ角のときその最上位ピッ１〜は１とな
り、Ｎ、 Ｂが正のときその最上位ビットはＯどなる。
Ｎａの最上位ビットはフリップ７０ツブ４３に保持さ゛
れ、１の場合はアップダウンカウンタ４４は」−昇１１
数を行ない、０の場合は下降計数を行なう。第７図には
、Ｎａ ＞ｏの場合を丞Ｅ７ている。
れ、１の場合はアップダウンカウンタ４４は」−昇１１
数を行ない、０の場合は下降計数を行なう。第７図には
、Ｎａ ＞ｏの場合を丞Ｅ７ている。
第７図の場（ａ、Ｎａ ン〜０でめるので、Ｎａの最上
位ピット（第６図にお番プる信号〜１３Ｂ）ば１となり
、アップダウンカウンタ４４はパルスＣＡＩの立も上が
りに同期してＮａが計数値としてセットされ、下ＲＩＦ
Ｆ数を行なう。アップダウンカラ〉・り４４は、その計
ｉ［が０となるとパルスＣａ ２を出力する。フリップ
フロップ４５はパルスＣＡ１の立ち上がりによりセット
され、ＣＡ２によりリセットされるので、その出力ＥＮ
がハイレベルの期間ｔ２は、 ｊ２＝ｌＮａ Ｉ／ｆｒＬｃｇ −１４４ｘ ｌ （１／ｆ Ｃ）ｌ ） −（１／ｆ
ｐＬＣに ） １ となる。すなわち、ｔ２は、男性ビットセル長（−１／
ｆａＨ）と信号ＰＬＣＫの周期の差の絶対値に比例し、
たちのとなる。
位ピット（第６図にお番プる信号〜１３Ｂ）ば１となり
、アップダウンカウンタ４４はパルスＣＡＩの立も上が
りに同期してＮａが計数値としてセットされ、下ＲＩＦ
Ｆ数を行なう。アップダウンカラ〉・り４４は、その計
ｉ［が０となるとパルスＣａ ２を出力する。フリップ
フロップ４５はパルスＣＡ１の立ち上がりによりセット
され、ＣＡ２によりリセットされるので、その出力ＥＮ
がハイレベルの期間ｔ２は、 ｊ２＝ｌＮａ Ｉ／ｆｒＬｃｇ −１４４ｘ ｌ （１／ｆ Ｃ）ｌ ） −（１／ｆ
ｐＬＣに ） １ となる。すなわち、ｔ２は、男性ビットセル長（−１／
ｆａＨ）と信号ＰＬＣＫの周期の差の絶対値に比例し、
たちのとなる。
上記ｔ２のｍ間、バッファ４６はＮａの極性を示す信５
Ｍ５ａを出力する。し・たがって、信号ＦＤは・ｒ Ｐ
Ｌ ｅ Ｋ ＞ ｒ （Ｈの居合ローレベルとなり、
ｆＰＬｅに＜ｆｃ、の場合はハイレベルとなり、そのパ
ルス幅は再生ビットセル長と信号ＰＬＣＫの周期との差
の絶対値に比例したものである。
Ｍ５ａを出力する。し・たがって、信号ＦＤは・ｒ Ｐ
Ｌ ｅ Ｋ ＞ ｒ （Ｈの居合ローレベルとなり、
ｆＰＬｅに＜ｆｃ、の場合はハイレベルとなり、そのパ
ルス幅は再生ビットセル長と信号ＰＬＣＫの周期との差
の絶対値に比例したものである。
上述のごとく、信＠ＦＤハｆ Ｆ Ｌ ＣＫ トｒ ｃ
）１との周波数誤差に関連した（すなわち周゛期差に
比例した）信号となり、この信号を用いてＰＬＬ３２の
キャプチャレンジを再生ビットレートに合致させ、ｔＣ
）Ｉが正常時から変移したものであっても信号ＰＬＣＫ
は信号ＮＲＺに同期することができる。
）１との周波数誤差に関連した（すなわち周゛期差に
比例した）信号となり、この信号を用いてＰＬＬ３２の
キャプチャレンジを再生ビットレートに合致させ、ｔＣ
）Ｉが正常時から変移したものであっても信号ＰＬＣＫ
は信号ＮＲＺに同期することができる。
次に、ＰＬＬ３２０において信＠ＦＤがどのように処理
されるかを説明する。
されるかを説明する。
第８図はＰＬＬ３２０の一側を、示すブロック図である
。図において、位相比較器５ｏには、信号ＮＲＺと信号
ＰＬＣＫとが与えられる。位相比較器５０は信号ＮＲＺ
と信号ＰＬＣＫとの位相差を検出し、その検出結果を差
動増幅器５１の＋側入力端に与える。差動増幅器５１の
一側入力端には、ローパスフィルタ５３を通過した信＠
ＦＤ、すなわち信号ＦＤＬが与えられる。差動増幅器５
１の出力は、電圧制御発蚤器（以下、ＶＣＯと称す）５
２に与えられる。このＶＣＯ５２は、差動増幅器５１の
出力に比例した周波数の信号ＰＬＣＫを出力する。
。図において、位相比較器５ｏには、信号ＮＲＺと信号
ＰＬＣＫとが与えられる。位相比較器５０は信号ＮＲＺ
と信号ＰＬＣＫとの位相差を検出し、その検出結果を差
動増幅器５１の＋側入力端に与える。差動増幅器５１の
一側入力端には、ローパスフィルタ５３を通過した信＠
ＦＤ、すなわち信号ＦＤＬが与えられる。差動増幅器５
１の出力は、電圧制御発蚤器（以下、ＶＣＯと称す）５
２に与えられる。このＶＣＯ５２は、差動増幅器５１の
出力に比例した周波数の信号ＰＬＣＫを出力する。
今、信号ＦＤＬの￥４１３：を一定とするど、差動増幅
ｆＷ５１は何の作用も行なわず、１８図の回！Ｉは位相
比較器５０どＶＣＯ５２のみにょるＰＬＬとなり、第３
図および！４４図において説明した従来方式と同一とな
る。
ｆＷ５１は何の作用も行なわず、１８図の回！Ｉは位相
比較器５０どＶＣＯ５２のみにょるＰＬＬとなり、第３
図および！４４図において説明した従来方式と同一とな
る。
Ｎａ ＜Ｏ（ｆｐ １．’ｅＫ ＜ｆ ｃＨ）とすると
、信＠ＦＤはローレベルのパルスとなり、その平均電圧
は（Ｖ）ｌ ＋ＶＬ ）／２ （バーｆレベルとローレ
ベルの平均電圧）より低くなり、差動屑幅器５１の出力
電圧を引上げ、「ＰＬｃＫを上昇させる。周波数が上昇
すると％ｆＰＬＣＭと「ｃ１４との差は減少し、信号Ｆ
Ｄのパルス幅は短くなる。この動作をパイロット信号が
人力されるごとに繰返し行なうことにより、第９図に示
されるごとく、ｆ。
、信＠ＦＤはローレベルのパルスとなり、その平均電圧
は（Ｖ）ｌ ＋ＶＬ ）／２ （バーｆレベルとローレ
ベルの平均電圧）より低くなり、差動屑幅器５１の出力
電圧を引上げ、「ＰＬｃＫを上昇させる。周波数が上昇
すると％ｆＰＬＣＭと「ｃ１４との差は減少し、信号Ｆ
Ｄのパルス幅は短くなる。この動作をパイロット信号が
人力されるごとに繰返し行なうことにより、第９図に示
されるごとく、ｆ。
ＬｅＨ→ｒｃＨとなる。したがって、信号ＰＬＣＫは信
号ＮＲＺに同期できることになる。
号ＮＲＺに同期できることになる。
なお、上述の＊流側においては、信号ＦＤをＰＬＬに印
加したが、磁気ヘッド１１の旋１■ｏ回路２４に信号Ｆ
Ｄを印加し、再生ピットレー１−をＰＬＬ３２のキャプ
チャレンジに合致させるようにしでもよい。
加したが、磁気ヘッド１１の旋１■ｏ回路２４に信号Ｆ
Ｄを印加し、再生ピットレー１−をＰＬＬ３２のキャプ
チャレンジに合致させるようにしでもよい。
また磨号ＰＬＣＫに代えて水晶振動子等より生成される
クロックを用い再生ビットレートを信号処理部３３の動
作速度に合致させるようにし°Ｃもよい。
クロックを用い再生ビットレートを信号処理部３３の動
作速度に合致させるようにし°Ｃもよい。
さらに、上述の実ｆＩｌｌｌｉｌｌにおいては、磁気テ
ープ上に傾斜したトラックを有する記録媒体を泪いるも
のを筒としＣ示したが、テープ長手方向に平行なトラッ
クを有するもの、あるいは円磐状記録媒体等多くのもの
にこの発明を適用することができる。
ープ上に傾斜したトラックを有する記録媒体を泪いるも
のを筒としＣ示したが、テープ長手方向に平行なトラッ
クを有するもの、あるいは円磐状記録媒体等多くのもの
にこの発明を適用することができる。
［発明の効果コ
以上のように、この発明によれば、再生ビットレートが
Ｉ’ＬＬのキャプチャレンジ外にあっても容易にＰＬＬ
のキ１７′：！チ・「レンジを男性ピットレー（−に合
致させることができる。
Ｉ’ＬＬのキャプチャレンジ外にあっても容易にＰＬＬ
のキ１７′：！チ・「レンジを男性ピットレー（−に合
致させることができる。
第゛１図はｆｆ＆気テープの記録フォーマン１−を示す
図である。第２図は第１図の磁気テープの走行機構を示
す図である。第３図は従来方式の再生信号処理回路の概
略ブロック図である。第４図はＰＬＬの入力信号に対す
る応答を示す図である。第５図はこの発明のｍ×流側の
再生回路のｍ略ブロック図である。第６図は第５図に示
す周期差検出回路３７の詳柵を示すブロック図である。 第７図は第６図の回路の各部の信号の波形を示す図であ
る。 第８図は％４５図の実施例に好適するＰＬＬの一例を承
ずブロック図である。第９図は第８図に示ずＰＬＬの動
作を示す波形図である。 図におい°τ、１は磁気テープ、１１番よ磁気ヘッド、
３０はロータリトランス、３１および３５は波形整形回
路、３２はＰＬＬ、３３は信号処理回路、３４はローパ
スフィルタ、３６はエンベロープ検出回路、３７は周期
差検出回路、４０および４１はカウンタ、４２は加！Ｊ
器、４３および４５はフリップ７０ツブ、４４はアップ
ダウンカウンタ、４６はバッファ、５０（よ位相比較器
、５１は差動増幅器、５２は電圧制御発振器、５３はロ
ーパスフィルタを示す。 第１図 石２図 箔３図 婚４図 婚５図 め７図 Ｈ、、Ｖ’？＋Ｖｔ ＦＤ −−−一−−−−−−−−−−Ｌ」−−−−−
−−−−−−２手続補正書（自発） １、事件の表示 特願昭５９−１６６７２０号２、
発明の名称 再生装置 ３、補正をする者 代表者片山仁へ部 ５、補正の対象 明細書の発明の詳細な説明の欄および図面の簡単な説明
の欄 ６、補正の内容 （１） 明ｌＩＩ！第６頁第２行の「信号」を「信
−号成分」に訂正する。 （２） 明細書第６頁第１７行の「増大すると、ｆｃＨ
Ｊを「上昇すると、ｒｃＬＪに訂正する。 （３） 明細書第７頁第１行の「減少」を「下降」に訂
正する。 （４） 明１ｌＩｌｉ第９頁第１４行、第１９行、第２
０行、第１１頁第１９行、第１６頁第２行〜第３行、第
１７頁第２０行にそれぞれ記載された「３２」をｒ３２
０Ｊに訂正する、 （５） 明ｍｓ第１７頁第１１行のｒｆｐＬｃＨ」をｒ
ｆｐＬｃＫＪに訂正する。 （６） 明細書第６頁第１２行の「３２」をｒ３２０Ｊ
に訂正する。 以上
図である。第２図は第１図の磁気テープの走行機構を示
す図である。第３図は従来方式の再生信号処理回路の概
略ブロック図である。第４図はＰＬＬの入力信号に対す
る応答を示す図である。第５図はこの発明のｍ×流側の
再生回路のｍ略ブロック図である。第６図は第５図に示
す周期差検出回路３７の詳柵を示すブロック図である。 第７図は第６図の回路の各部の信号の波形を示す図であ
る。 第８図は％４５図の実施例に好適するＰＬＬの一例を承
ずブロック図である。第９図は第８図に示ずＰＬＬの動
作を示す波形図である。 図におい°τ、１は磁気テープ、１１番よ磁気ヘッド、
３０はロータリトランス、３１および３５は波形整形回
路、３２はＰＬＬ、３３は信号処理回路、３４はローパ
スフィルタ、３６はエンベロープ検出回路、３７は周期
差検出回路、４０および４１はカウンタ、４２は加！Ｊ
器、４３および４５はフリップ７０ツブ、４４はアップ
ダウンカウンタ、４６はバッファ、５０（よ位相比較器
、５１は差動増幅器、５２は電圧制御発振器、５３はロ
ーパスフィルタを示す。 第１図 石２図 箔３図 婚４図 婚５図 め７図 Ｈ、、Ｖ’？＋Ｖｔ ＦＤ −−−一−−−−−−−−−−Ｌ」−−−−−
−−−−−−２手続補正書（自発） １、事件の表示 特願昭５９−１６６７２０号２、
発明の名称 再生装置 ３、補正をする者 代表者片山仁へ部 ５、補正の対象 明細書の発明の詳細な説明の欄および図面の簡単な説明
の欄 ６、補正の内容 （１） 明ｌＩＩ！第６頁第２行の「信号」を「信
−号成分」に訂正する。 （２） 明細書第６頁第１７行の「増大すると、ｆｃＨ
Ｊを「上昇すると、ｒｃＬＪに訂正する。 （３） 明細書第７頁第１行の「減少」を「下降」に訂
正する。 （４） 明１ｌＩｌｉ第９頁第１４行、第１９行、第２
０行、第１１頁第１９行、第１６頁第２行〜第３行、第
１７頁第２０行にそれぞれ記載された「３２」をｒ３２
０Ｊに訂正する、 （５） 明ｍｓ第１７頁第１１行のｒｆｐＬｃＨ」をｒ
ｆｐＬｃＫＪに訂正する。 （６） 明細書第６頁第１２行の「３２」をｒ３２０Ｊ
に訂正する。 以上
Claims (7)
- （１）情報信号とともに一定周期の信号が間欠的に記録
された記録媒体を再生する装置であって、 前記記録媒体に記録された信号を読出す手段、前記読出
手段によって読出された記録信号を入力信号とし、該記
録信号と同期したクロック信号を発生する位相周期回路
、 前記読出手段によつて読出された信号の中から、前記一
定周期の信号を抽出する手段、 前記位相周期回路の引込み範囲と前記一定周期の信号と
の相対的なずれを検出するずれ検出手段、および 前記ずれ検出手段の検出結果に基づいて、前記位相同期
回路の引込み範囲と前記一定周期の信号との相対的なず
れを補正する手段を備える、再生装置。 - （２）前記ずれ検出手段は、前記クロック信号と前記一
定周期の信号との周期の差を検出する手段を含む、特許
請求の範囲第１項記載の再生装置。 - （３）前記ずれ検出手段は、 基準周波数信号を発生するための発振器と、前記基準周
波数信号と前記一定周期の信号との周期の差を検出する
手段とを含む、特許請求の範囲１項記載の再生装置。 - （４）前記一定周期の信号は、パイロット信号である、
特許請求の範囲１項ないし第３項のいずれかに記載の再
生装置。 - （５）前記情報信号は映像信号であり、 前記一定周期の信号は前記映像信号に含まれる同期信号
である、特許請求の範囲第１項ないし第３項のいずれか
に記載の再生装置。 - （６）前記ずれ補正手段は、前記記録媒体の再生速度を
制御する手段を含む、特許請求の範囲第１項ないし第５
項のいずれかに記載の再生装置。 - （７）前記ずれ補正手段は、前記位相同期回路の引込範
囲を変移制御する手段を含む、特許請求の範囲第１項な
いし第５項のいずれかに記載の再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166720A JPS6145451A (ja) | 1984-08-07 | 1984-08-07 | 再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166720A JPS6145451A (ja) | 1984-08-07 | 1984-08-07 | 再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6145451A true JPS6145451A (ja) | 1986-03-05 |
| JPH0568021B2 JPH0568021B2 (ja) | 1993-09-28 |
Family
ID=15836501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59166720A Granted JPS6145451A (ja) | 1984-08-07 | 1984-08-07 | 再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145451A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS527841U (ja) * | 1975-07-04 | 1977-01-20 |
-
1984
- 1984-08-07 JP JP59166720A patent/JPS6145451A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS527841U (ja) * | 1975-07-04 | 1977-01-20 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0568021B2 (ja) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6147530A (en) | PLL circuit | |
| EP0081757B1 (en) | Circuit for extracting or regenerating frame synchronizing signals | |
| JPS6145451A (ja) | 再生装置 | |
| US4862299A (en) | Clock signal regenerator | |
| JPH01307317A (ja) | Ｐｌｌ回路 | |
| JPH03711B2 (ja) | ||
| JPS5950638A (ja) | 自己同期用クロツク信号生成回路 | |
| JP2615566B2 (ja) | ディジタル信号再生装置 | |
| JPS63272146A (ja) | デ−タ再生装置 | |
| JPS63184965A (ja) | 位相同期回路の同期はずれ検出回路 | |
| JPS6142767A (ja) | 再生装置 | |
| JPS6344359A (ja) | デジタルデ−タ再生装置におけるバツフアメモリのアドレス制御回路 | |
| JPH05182356A (ja) | 情報記録再生装置の位相同期回路 | |
| JPH0465470B2 (ja) | ||
| JPH07141781A (ja) | データ再生用ｐｌｌ回路の制御装置 | |
| JPS63241767A (ja) | デジタルデ−タ再生装置におけるバツフアメモリのアドレス制御回路 | |
| JP2000022526A (ja) | 周波数比較器及びこれを用いた位相ロックループ回路、周波数誤差検出回路及びこれを用いたデータ読取装置 | |
| JPH0211048B2 (ja) | ||
| JPS59227069A (ja) | デイジタルオ−デイオデイスク再生装置 | |
| JPS62195766A (ja) | 再生装置 | |
| JPS61250876A (ja) | デ−タセパレ−ト回路 | |
| JPS60256986A (ja) | 再生装置 | |
| JPS62114166A (ja) | デ−タセパレ−ト回路 | |
| JPS61125228A (ja) | 位相同期ル−プ回路 | |
| JPH0719449B2 (ja) | デジタル信号の再生装置 |