JPH0568021B2 - - Google Patents
Info
- Publication number
- JPH0568021B2 JPH0568021B2 JP59166720A JP16672084A JPH0568021B2 JP H0568021 B2 JPH0568021 B2 JP H0568021B2 JP 59166720 A JP59166720 A JP 59166720A JP 16672084 A JP16672084 A JP 16672084A JP H0568021 B2 JPH0568021 B2 JP H0568021B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- period
- plck
- constant period
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、再生装置に関し、特にたとえば位
相同期回路を含む再生装置に関する。
相同期回路を含む再生装置に関する。
［従来技術］
この発明は多くの再生装置に適用できるもので
あるが、ここではVTRのごとくテープ走行方向
に対し傾斜した情報トラツクを有する磁気テープ
を回転磁気ヘツドを用いて再生する再生装置を例
に説明する。
あるが、ここではVTRのごとくテープ走行方向
に対し傾斜した情報トラツクを有する磁気テープ
を回転磁気ヘツドを用いて再生する再生装置を例
に説明する。
第１図は記録媒体である磁気テープの記録フオ
ーマツトの一例を示す図である。図において、磁
気テープ１上には、テープ１の幅方向に対して傾
斜した信号トラツク２が形成されている。この信
号トラツク２はデイジタル情報信号が記録される
部分３とパイロツト信号が記録される部分４とか
ら構成される。前記パイロツト信号としては、た
とえば記録ビツトレートCH（ビツト／秒）の1/36
の一定周波数信号（CH／36）が記録されている。
ーマツトの一例を示す図である。図において、磁
気テープ１上には、テープ１の幅方向に対して傾
斜した信号トラツク２が形成されている。この信
号トラツク２はデイジタル情報信号が記録される
部分３とパイロツト信号が記録される部分４とか
ら構成される。前記パイロツト信号としては、た
とえば記録ビツトレートCH（ビツト／秒）の1/36
の一定周波数信号（CH／36）が記録されている。
第２図は第１図の磁気テープの走行機構を示す
図である。図において、磁気テープ１は駆動用モ
ータ１４によつて駆動される送り出しリール１２
から送り出され、モータ２２によつて回転される
１対の磁気ヘツド１１（図において、その片方は
ドラム１０の影で見えない）とドラム１０とへ、
ピン１６と１７とによつて押し当てられている。
このようにセツトされた磁気テープ１は、次にキ
ヤプスタン１９とピンチローラ１８の間に挾まれ
て、キヤプスタン１９の回転によつて走行され
る。キヤプスタン１９はキヤプスタン駆動用モー
タ２２によつて回転される。その後、テープ１は
モータ１５によつて駆動される巻取リール１３に
巻取られる。前記磁気ヘツド１１の回転軸は、そ
の回転に同期してパルスを発生するパルスジエネ
レータ２３に連結される。また、ピンチローラ１
８はその回転数に比例したパルスを発生するパル
スジエネレータ２１に連結される。
図である。図において、磁気テープ１は駆動用モ
ータ１４によつて駆動される送り出しリール１２
から送り出され、モータ２２によつて回転される
１対の磁気ヘツド１１（図において、その片方は
ドラム１０の影で見えない）とドラム１０とへ、
ピン１６と１７とによつて押し当てられている。
このようにセツトされた磁気テープ１は、次にキ
ヤプスタン１９とピンチローラ１８の間に挾まれ
て、キヤプスタン１９の回転によつて走行され
る。キヤプスタン１９はキヤプスタン駆動用モー
タ２２によつて回転される。その後、テープ１は
モータ１５によつて駆動される巻取リール１３に
巻取られる。前記磁気ヘツド１１の回転軸は、そ
の回転に同期してパルスを発生するパルスジエネ
レータ２３に連結される。また、ピンチローラ１
８はその回転数に比例したパルスを発生するパル
スジエネレータ２１に連結される。
上述のように構成された再生装置において、通
常再生時には、磁気ヘツド１１がトラツク２をト
レースして情報の読出が正確に行なわれるべく、
パルスジエネレータ２１，２３からのパルスおよ
びその他の信号を用いて、旋回制御回路２４が磁
気ヘツド１１の旋回および磁気テープ１の走行の
制御を行なう。なお、第２図においては、便宜
上、旋回制御回路２４によるキヤプスタン駆動モ
ータ２０の制御経路は省略している。
常再生時には、磁気ヘツド１１がトラツク２をト
レースして情報の読出が正確に行なわれるべく、
パルスジエネレータ２１，２３からのパルスおよ
びその他の信号を用いて、旋回制御回路２４が磁
気ヘツド１１の旋回および磁気テープ１の走行の
制御を行なう。なお、第２図においては、便宜
上、旋回制御回路２４によるキヤプスタン駆動モ
ータ２０の制御経路は省略している。
第３図は従来方式による再生信号処理回路の一
例を示す図である。図において、磁気テープ１上
にNRZ（Non−Return−to−Zero）変調されて
記録された情報信号は旋回する磁気ヘツド１１か
らロータリトランス３０によつて読出される。こ
の読出された信号HFは微弱なため波形整形回路
３１により波形整形および増幅されて適正なレベ
ルの信号（以下、信号NRZと記す）となり、位
相同期回路（以下、PLLと記す）３２および信
号処理回路へ出力される。このPLL３２は信号
NRZから、前記情報信号に含まれるクロツク信
号成分（ビツトクロツク）を抽出し、後段の種々
の信号処理を行なう回路のタイミングを制御する
信号（以下、信号PLCKと記す）を出力する。信
号処理回路３３は信号NRZと信号PLCKを入力
してデイジタル信号処理を行なう。したがつて、
この信号処理回路３３が正常に信号処理動作を行
なうためには、信号NRZに対し信号PLCKは常
に同期していなければならない。
例を示す図である。図において、磁気テープ１上
にNRZ（Non−Return−to−Zero）変調されて
記録された情報信号は旋回する磁気ヘツド１１か
らロータリトランス３０によつて読出される。こ
の読出された信号HFは微弱なため波形整形回路
３１により波形整形および増幅されて適正なレベ
ルの信号（以下、信号NRZと記す）となり、位
相同期回路（以下、PLLと記す）３２および信
号処理回路へ出力される。このPLL３２は信号
NRZから、前記情報信号に含まれるクロツク信
号成分（ビツトクロツク）を抽出し、後段の種々
の信号処理を行なう回路のタイミングを制御する
信号（以下、信号PLCKと記す）を出力する。信
号処理回路３３は信号NRZと信号PLCKを入力
してデイジタル信号処理を行なう。したがつて、
この信号処理回路３３が正常に信号処理動作を行
なうためには、信号NRZに対し信号PLCKは常
に同期していなければならない。
第４図は入力信号NRZのビツトレートCHの変
化に対するPLL３２の応答を示す図である。図
において、横方向は信号NRZのビツトレートCH
を、縦方向は信号PLCKの周波数PLCKをそれぞれ
示している。以下、第４図を参照してPLL３２
の動作について説明する。
化に対するPLL３２の応答を示す図である。図
において、横方向は信号NRZのビツトレートCH
を、縦方向は信号PLCKの周波数PLCKをそれぞれ
示している。以下、第４図を参照してPLL３２
の動作について説明する。
今、信号NRZのビツトレートCHが十分低いと
ころからゆるやかに上昇すると、CLにおいて信
号PLCKは信号NRZに位相同期（CH＝PLCK）し
始め、LUにて同期が外れる。また逆に、ビツト
レートCHが十分高いところから緩かに下降する
ときは、CUにおいて同期し始め、LLにて同期が
外れる。区間［CH、CU］はキヤプチヤレンジ
（引込み範囲）と、また区間［LL、LU］はロツ
クレンジとそれぞれ呼ばれている。したがつて、
PLL３２の出力信号PLCKが入力信号NRZに対
し常に位相同期しているためには、信号NRZの
ビツトレートCHがPLL３２のキヤプチヤレンジ
内になければならない。言替えれば、キヤプチヤ
レンジ外のビツトレートを持つ信号から位相同期
した信号PLCKを取出すことはできないというこ
とになる。したがつて、たとえば倍速モードで記
録されている磁気テープ１を通常モードの速度で
再生するなどの誤動作が生じて、信号NRZのビ
ツトレートがPLL３２の所定のキヤプチヤレン
ジより外れると、第３図の従来方式の再生装置で
は、信号NRZに位相同期した信号PLCKを取出
すことができず、信号処理回路３３で正確な信号
処理を行なうことができなかつた。
ころからゆるやかに上昇すると、CLにおいて信
号PLCKは信号NRZに位相同期（CH＝PLCK）し
始め、LUにて同期が外れる。また逆に、ビツト
レートCHが十分高いところから緩かに下降する
ときは、CUにおいて同期し始め、LLにて同期が
外れる。区間［CH、CU］はキヤプチヤレンジ
（引込み範囲）と、また区間［LL、LU］はロツ
クレンジとそれぞれ呼ばれている。したがつて、
PLL３２の出力信号PLCKが入力信号NRZに対
し常に位相同期しているためには、信号NRZの
ビツトレートCHがPLL３２のキヤプチヤレンジ
内になければならない。言替えれば、キヤプチヤ
レンジ外のビツトレートを持つ信号から位相同期
した信号PLCKを取出すことはできないというこ
とになる。したがつて、たとえば倍速モードで記
録されている磁気テープ１を通常モードの速度で
再生するなどの誤動作が生じて、信号NRZのビ
ツトレートがPLL３２の所定のキヤプチヤレン
ジより外れると、第３図の従来方式の再生装置で
は、信号NRZに位相同期した信号PLCKを取出
すことができず、信号処理回路３３で正確な信号
処理を行なうことができなかつた。
［発明の概要］
この発明は、上述の欠点を除去し、PLLへの
入力信号の周波数またはビツトレートがPLLの
キヤプチヤレンジから外れている場合において
も、PLLの出力信号はその入力信号に常に同期
するように構成した再生装置を提供することであ
る。
入力信号の周波数またはビツトレートがPLLの
キヤプチヤレンジから外れている場合において
も、PLLの出力信号はその入力信号に常に同期
するように構成した再生装置を提供することであ
る。
この発明は、要約すれば、記録媒体の記録され
た情報信号と一定周期の信号を再生し、再生信号
と同期したクロツク信号を位相同期回路から出力
するとともに、一定周期の信号を再生信号の中か
ら抽出し、一定周期の信号が抽出されている期間
内で一定周期の信号とクロツク信号の周期の差を
検出することにより、位相同期回路の引込み範囲
に対する一定周期の信号のずれを検出し、この検
出結果に基づいて位相同期回路の引込み範囲を制
御し、それによつて再生信号が常に位相同期回路
の引込み範囲内に入るようにしたものである。
た情報信号と一定周期の信号を再生し、再生信号
と同期したクロツク信号を位相同期回路から出力
するとともに、一定周期の信号を再生信号の中か
ら抽出し、一定周期の信号が抽出されている期間
内で一定周期の信号とクロツク信号の周期の差を
検出することにより、位相同期回路の引込み範囲
に対する一定周期の信号のずれを検出し、この検
出結果に基づいて位相同期回路の引込み範囲を制
御し、それによつて再生信号が常に位相同期回路
の引込み範囲内に入るようにしたものである。
この発明の上述の目的およびその他の目的と特
徴は、図面を参照して行なう以下の詳細な説明か
ら一層明らかとなろう。
徴は、図面を参照して行なう以下の詳細な説明か
ら一層明らかとなろう。
［発明の実施例］
第５図はこの発明の一実施例である再生回路の
概略ブロツク図である。図において、信号HFは
波形整形回路３１に与えられるとともに、ローパ
スフイルタ３４に与えられる。このローパスフイ
ルタ３４は、パイロツト信号以外の信号成分を減
衰させるフイルタである。ローパスフイルタ３４
の出力信号FHFは、波形整形回路３５に与えら
れるとともに、エンベロープ検出回路３６に与え
られる。波形整形回路３５は、信号FHFを波形
整形してロジツクレベルに変換した信号PILOT
を出力する。この信号PILOTは周期差検出回路
３７に与えられる。前記エンベロープ検出回路３
６は、信号FHFのエンベロープを検出し、パイ
ロツト信号の存在を知らせる信号ENVを出力す
る。信号ENVは周期差検出回路３７に与えられ
る。この周期差検出回路３７には、さらにPLL
３２０から信号PLCKが与えられる。周期差検出
回路３７は信号ENVの出力されている区間（パ
イロツト信号の存在する区間）において、信号
PLCKとPILOTとの周期を比較し、その周期差
に応じたパルス幅の信号FDを出力するものであ
る。この信号FDはPLL３２０に与えられる。
PLL３２０では、この信号FDに基づいてキヤプ
チヤレンジを変移させる。
概略ブロツク図である。図において、信号HFは
波形整形回路３１に与えられるとともに、ローパ
スフイルタ３４に与えられる。このローパスフイ
ルタ３４は、パイロツト信号以外の信号成分を減
衰させるフイルタである。ローパスフイルタ３４
の出力信号FHFは、波形整形回路３５に与えら
れるとともに、エンベロープ検出回路３６に与え
られる。波形整形回路３５は、信号FHFを波形
整形してロジツクレベルに変換した信号PILOT
を出力する。この信号PILOTは周期差検出回路
３７に与えられる。前記エンベロープ検出回路３
６は、信号FHFのエンベロープを検出し、パイ
ロツト信号の存在を知らせる信号ENVを出力す
る。信号ENVは周期差検出回路３７に与えられ
る。この周期差検出回路３７には、さらにPLL
３２０から信号PLCKが与えられる。周期差検出
回路３７は信号ENVの出力されている区間（パ
イロツト信号の存在する区間）において、信号
PLCKとPILOTとの周期を比較し、その周期差
に応じたパルス幅の信号FDを出力するものであ
る。この信号FDはPLL３２０に与えられる。
PLL３２０では、この信号FDに基づいてキヤプ
チヤレンジを変移させる。
第６図は第５図に示す周期差検出回路３７の一
例を示すブロツク図である。図において、信号
ENVはカウンタ４０および４１に与えられる。
カウンタ４０は、信号ENVの立ち上がりより信
号PILOTをカウントし、信号PILOTの４パルス
目においてパルスCA１を出力するカウンタであ
る。一方、カウンタ４１は、信号ENVの立ち上
がりより信号PLCKのカウントを開始するカウン
タである。カウンタ４１の計数出力は加算器４２
に与えられる。この加算器４２は、カウンタ４１
の計数出力に基準値（この実施例では−144）を
加算するものであり、特にパルスCA１の立ち上
がり時点においてはPLCKとPILOTとの周波数誤差
に相関する数値を出力する。加算器４２の出力の
最上位ビツトはフリツプフロツプ４３に与えられ
る。フリツプフロツプ４３は、加算器４２の最上
位ビツトをパルスCA１に同期して記憶する。フ
リツプフロツプ４３のＱ出力MSBはアツプダウ
ンカウンタ４４に与えられる。アツプダウンカウ
ンタ４４は、加算器４２の出力がパルスCA１の
立ち上がりによりロードされ、信号PLCKにより
駆動される。なお、アツプダウンカウンタ４４
は、フリツプフロツプ４３の出力MSB（すなわち
加算器４２の出力の最上位ビツト）の極性（１ま
たは０）に応じて上昇計数または下降計数のいず
れを行なう。さらに、アツプダウンカウンタ４４
はその計数値が０となるとパルスCA２を出力す
る。このパルスCA２はフリツプフロツプ４５に
与えられる。フリツプフロツプ４５は、パルス
CA１の立ち上がりによりセツトされ、パルスCA
２によつてリセツトされる。フリツプフロツプ４
５の出力ENは、バツフア４６に与えられる。こ
のバツフア４６は、フリツプフロツプ４５の出力
ENがローレベルのときには高インピーダンス状
態となり、ハイレベルのときにはフリツプフロツ
プ４３の出力MSBを出力する構成となつている。
バツフア４６の出力は信号FDとしてPLL３２０
に与えられる。
例を示すブロツク図である。図において、信号
ENVはカウンタ４０および４１に与えられる。
カウンタ４０は、信号ENVの立ち上がりより信
号PILOTをカウントし、信号PILOTの４パルス
目においてパルスCA１を出力するカウンタであ
る。一方、カウンタ４１は、信号ENVの立ち上
がりより信号PLCKのカウントを開始するカウン
タである。カウンタ４１の計数出力は加算器４２
に与えられる。この加算器４２は、カウンタ４１
の計数出力に基準値（この実施例では−144）を
加算するものであり、特にパルスCA１の立ち上
がり時点においてはPLCKとPILOTとの周波数誤差
に相関する数値を出力する。加算器４２の出力の
最上位ビツトはフリツプフロツプ４３に与えられ
る。フリツプフロツプ４３は、加算器４２の最上
位ビツトをパルスCA１に同期して記憶する。フ
リツプフロツプ４３のＱ出力MSBはアツプダウ
ンカウンタ４４に与えられる。アツプダウンカウ
ンタ４４は、加算器４２の出力がパルスCA１の
立ち上がりによりロードされ、信号PLCKにより
駆動される。なお、アツプダウンカウンタ４４
は、フリツプフロツプ４３の出力MSB（すなわち
加算器４２の出力の最上位ビツト）の極性（１ま
たは０）に応じて上昇計数または下降計数のいず
れを行なう。さらに、アツプダウンカウンタ４４
はその計数値が０となるとパルスCA２を出力す
る。このパルスCA２はフリツプフロツプ４５に
与えられる。フリツプフロツプ４５は、パルス
CA１の立ち上がりによりセツトされ、パルスCA
２によつてリセツトされる。フリツプフロツプ４
５の出力ENは、バツフア４６に与えられる。こ
のバツフア４６は、フリツプフロツプ４５の出力
ENがローレベルのときには高インピーダンス状
態となり、ハイレベルのときにはフリツプフロツ
プ４３の出力MSBを出力する構成となつている。
バツフア４６の出力は信号FDとしてPLL３２０
に与えられる。
第７図は第６図の回路の各部の信号の波形を示
す図である。以下、この第７図を参照して上述の
実施例の動作を説明する。
す図である。以下、この第７図を参照して上述の
実施例の動作を説明する。
ローパスフイルタ３４を通つた信号FHFは、
エンベロープ検出器３６によりパイロツト信号の
存在を示す信号ENVが得られる。すなわち、こ
の信号ENVは、パイロツト信号が存在する部分
においてのみハイレベルとなるような信号であ
る。また、信号FHFは波形整形回路３５にも入
力され、パイロツト信号の部分がロジツクレベル
に変換された信号PILOTが得られる。カウンタ
４０は、信号ENVの立ち上がりに応答して信号
PILOTの計数を開始し、信号PILOTの４パルス
目にてパルスCA１を出力する。すなわち、信号
ENVの立ち上がりからパルスCA１の立ち上がり
までの時間t1はパイロツト信号の４周期分の時間
となる。すなわち、t1＝４／PILOTとなる。
エンベロープ検出器３６によりパイロツト信号の
存在を示す信号ENVが得られる。すなわち、こ
の信号ENVは、パイロツト信号が存在する部分
においてのみハイレベルとなるような信号であ
る。また、信号FHFは波形整形回路３５にも入
力され、パイロツト信号の部分がロジツクレベル
に変換された信号PILOTが得られる。カウンタ
４０は、信号ENVの立ち上がりに応答して信号
PILOTの計数を開始し、信号PILOTの４パルス
目にてパルスCA１を出力する。すなわち、信号
ENVの立ち上がりからパルスCA１の立ち上がり
までの時間t1はパイロツト信号の４周期分の時間
となる。すなわち、t1＝４／PILOTとなる。
カウンタ４１は前記時間t1が信号PLCKの何パ
ルスに相当するかを計数するものであり、信号
ENVの立ち上がりから信号PLCKの計数を開始
する。第７図には、カウンタ４１の計数値を直線
的なグラフとして示してある。時間t1における信
号PLCKのパルス数は、パルスCA１の立ち上が
り時点におけるカウンタ４１の計数値として与え
られる。前述のごとく、PILOT＝CH／36である。
また、信号PLCKが信号NRZに同期していれば
PLCK＝CHである。したがつて、正常再生状態に
おいては、カウンタ４１のパルスCA１の立ち上
がり時点における計数値N1は、 N1＝36×４＝144 となる。加算器４２に基準値として−144を与え
ると、正常再生時においては、パルスCA１の立
ち上がり時点にて加算器４２の出力する値Naは
０となる。
ルスに相当するかを計数するものであり、信号
ENVの立ち上がりから信号PLCKの計数を開始
する。第７図には、カウンタ４１の計数値を直線
的なグラフとして示してある。時間t1における信
号PLCKのパルス数は、パルスCA１の立ち上が
り時点におけるカウンタ４１の計数値として与え
られる。前述のごとく、PILOT＝CH／36である。
また、信号PLCKが信号NRZに同期していれば
PLCK＝CHである。したがつて、正常再生状態に
おいては、カウンタ４１のパルスCA１の立ち上
がり時点における計数値N1は、 N1＝36×４＝144 となる。加算器４２に基準値として−144を与え
ると、正常再生時においては、パルスCA１の立
ち上がり時点にて加算器４２の出力する値Naは
０となる。
ここで、信号PLCKが信号NRZに同期してい
ない場合には、 N1＝t1×PLCK ＝（４×PLCK）／PILOT Na＝｛（４×PLCK）／PILOT｝−144 ＝144｛（PLCK／CH）−１｝ となる。
ない場合には、 N1＝t1×PLCK ＝（４×PLCK）／PILOT Na＝｛（４×PLCK）／PILOT｝−144 ＝144｛（PLCK／CH）−１｝ となる。
PLCK＜CHの場合にはNaは負となり、PLCK＞
CHの場合にはNaは正となる。また、再生速度を
一定（CH＝一定）とすると、Naの絶対値はPLCK
とCHとの差に比例する。なお、加算器４２はそ
の最上位ビツトが加算結果の極性（負または正）
を表わすようになつている。すなわち、上記Na
が負のときその最上位ビツトは１となり、Naが
正のときその最上位ビツトは０となる。
CHの場合にはNaは正となる。また、再生速度を
一定（CH＝一定）とすると、Naの絶対値はPLCK
とCHとの差に比例する。なお、加算器４２はそ
の最上位ビツトが加算結果の極性（負または正）
を表わすようになつている。すなわち、上記Na
が負のときその最上位ビツトは１となり、Naが
正のときその最上位ビツトは０となる。
Naの最上位ビツトはフリツプフロツプ４３に
保持され、１の場合はアツプダウンカウンタ４４
は上昇計数を行ない、０の場合は下降計数を行な
う。第７図には、Na＞０の場合を示している。
第７図の場合、Na＞０であるので、Naの最上位
ビツト（第６図における信号MSB）は１となり、
アツプダウンカウンタ４４はパルスCA１の立ち
上がりに同期してNaが計数値としてセツトされ、
下降計数を行なう。アツプダウンカウンタ４４
は、その計数値が０となるとパルスCa２を出力
するフリツプフロツプ４５はパルスCA１の立ち
上がりによりセツトされ、CA２によりリセツト
されるので、その出力ENがハイレベルの期間t2
は、 t2＝｜Na｜／PLCK ＝144×｜（１×CH）−（１／PLCK）｜ となる。すなわち、t2は、再生ビツトセル長（＝
１／CH）と信号PLCKの周期の差の絶対値に比
例したものとなる。
保持され、１の場合はアツプダウンカウンタ４４
は上昇計数を行ない、０の場合は下降計数を行な
う。第７図には、Na＞０の場合を示している。
第７図の場合、Na＞０であるので、Naの最上位
ビツト（第６図における信号MSB）は１となり、
アツプダウンカウンタ４４はパルスCA１の立ち
上がりに同期してNaが計数値としてセツトされ、
下降計数を行なう。アツプダウンカウンタ４４
は、その計数値が０となるとパルスCa２を出力
するフリツプフロツプ４５はパルスCA１の立ち
上がりによりセツトされ、CA２によりリセツト
されるので、その出力ENがハイレベルの期間t2
は、 t2＝｜Na｜／PLCK ＝144×｜（１×CH）−（１／PLCK）｜ となる。すなわち、t2は、再生ビツトセル長（＝
１／CH）と信号PLCKの周期の差の絶対値に比
例したものとなる。
上記t2の期間、バツフア４６はNaの極性を示
す信号MSBを出力する。したがつて、信号FD
は、PLCK＞CHの場合ローレベルとなり、PLCK＜
CHの場合はハイレベルとなり、そのパルス幅は
再生ビツトセル長と信号PLCKの周期との差の絶
対値に比例したものである。
す信号MSBを出力する。したがつて、信号FD
は、PLCK＞CHの場合ローレベルとなり、PLCK＜
CHの場合はハイレベルとなり、そのパルス幅は
再生ビツトセル長と信号PLCKの周期との差の絶
対値に比例したものである。
上述のごとく、信号FDはPLCKとCHとの周波数
誤差に関連した（すなわち周期差に比例した）信
号となり、この信号を用いてPLL３２０のキヤ
プチヤレンジを再生ビツトレートに合致させ、
CHが正常時から変移したものであつても信号
PLCKは信号NRZに同期することができる。
誤差に関連した（すなわち周期差に比例した）信
号となり、この信号を用いてPLL３２０のキヤ
プチヤレンジを再生ビツトレートに合致させ、
CHが正常時から変移したものであつても信号
PLCKは信号NRZに同期することができる。
次に、PLL３２０において信号FDがどのよう
に処理されるかを説明する。
に処理されるかを説明する。
第８図はPLL３２０の一例を示すブロツク図
である。図において、位相比較器５０には、信号
NRZと信号PLCKとが与えられる。位相比較器
５０は信号NRZと信号PLCKとの位相差を検出
し、その検出結果を差動増幅器５１の＋側入力端
に与える。差動増幅器５１の−側入力端には、ロ
ーパスフイルタ５３を通過した信号FD、すなわ
ち信号FDLが与えられる。差動増幅器５１の出
力は、電圧制御発振器（以下、VCOと称す）５
２に与えられる。このVCO５２は、差動増幅器
５１の出力に比例した周波数の信号PLCKを出力
する。
である。図において、位相比較器５０には、信号
NRZと信号PLCKとが与えられる。位相比較器
５０は信号NRZと信号PLCKとの位相差を検出
し、その検出結果を差動増幅器５１の＋側入力端
に与える。差動増幅器５１の−側入力端には、ロ
ーパスフイルタ５３を通過した信号FD、すなわ
ち信号FDLが与えられる。差動増幅器５１の出
力は、電圧制御発振器（以下、VCOと称す）５
２に与えられる。このVCO５２は、差動増幅器
５１の出力に比例した周波数の信号PLCKを出力
する。
今、信号FDLの電圧を一定とすると、差動増
幅器５１は何の作用も行なわず、第８図の回路は
位相比較路５０とVCO５２のみによるPLLとな
り、第３図および第４図において説明した従来方
式と同一となる。
幅器５１は何の作用も行なわず、第８図の回路は
位相比較路５０とVCO５２のみによるPLLとな
り、第３図および第４図において説明した従来方
式と同一となる。
Na＜０（PLCK＜CH）とすると、信号FDはロー
レベルのパルスとなり、その平均電圧は（VH＋
VL）／２（ハイレベルとローレベルの平均電圧）
より低くなり、差動増幅器５１の出力電圧を引き
上げ、PLCKを上昇させる。周波数が上昇すると、
PLCKとCHとの差は減少し、信号FDのパルス幅は
短くなる。この動作をパイロツト信号が入力され
るごとに繰返し行なうことにより、第９図に示さ
れるごとく、PLCH≒fCHとなる。したがつて、信
号PLCKは信号NRZに同期できることになる。
レベルのパルスとなり、その平均電圧は（VH＋
VL）／２（ハイレベルとローレベルの平均電圧）
より低くなり、差動増幅器５１の出力電圧を引き
上げ、PLCKを上昇させる。周波数が上昇すると、
PLCKとCHとの差は減少し、信号FDのパルス幅は
短くなる。この動作をパイロツト信号が入力され
るごとに繰返し行なうことにより、第９図に示さ
れるごとく、PLCH≒fCHとなる。したがつて、信
号PLCKは信号NRZに同期できることになる。
なお、上述の実施例においては、信号FDを
PLLに印加したが、磁気ヘツド１１の旋回制御
回路２４に信号FDを印加し、再生ビツトレート
をPLL３２０のキヤプチヤレンジに合致させる
ようにしてもよい。
PLLに印加したが、磁気ヘツド１１の旋回制御
回路２４に信号FDを印加し、再生ビツトレート
をPLL３２０のキヤプチヤレンジに合致させる
ようにしてもよい。
また信号PLCKに代えて水晶振動子等より生成
されるクロツクを用い再生ビツトレートを信号処
理部３３の動作速度に合致させるようにしてもよ
い。
されるクロツクを用い再生ビツトレートを信号処
理部３３の動作速度に合致させるようにしてもよ
い。
さらに、上述の実施例においては、磁気テープ
上に傾斜したトラツクを有する記録媒体を用いる
ものを例として示したが、テープ長手方向に平行
なトラツクを有するもの、あるいは円盤状記録媒
体等多くのものにこの発明を適用することができ
る。
上に傾斜したトラツクを有する記録媒体を用いる
ものを例として示したが、テープ長手方向に平行
なトラツクを有するもの、あるいは円盤状記録媒
体等多くのものにこの発明を適用することができ
る。
［発明の効果］
以上のように、この発明によれば、再生ビツト
レートがPLLのキヤプチヤレンジ外にあつても
容易にPLLのキヤプチヤレンジを再生ビツトレ
ートに合致させることができる。
レートがPLLのキヤプチヤレンジ外にあつても
容易にPLLのキヤプチヤレンジを再生ビツトレ
ートに合致させることができる。
第１図は磁気テープの記録フオーマツトを示す
図である。第２図は第１図の磁気テープの走行機
構を示す図である。第３図は従来方式の再生信号
処理回路の概略ブロツク図である。第４図は
PLLの入力信号に対する応答を示す図である。
第５図はこの発明の一実施例の再生回路の概略ブ
ロツク図である。第６図は第５図に示す周期差検
出回路３７の詳細を示すブロツク図である。第７
図は第６図の回路の各部の信号の波形を示す図で
ある。第８図は第５図の実施例に好適するPLL
の一例を示すブロツク図である。第９図は第８図
に示すPLLの動作を示す波形図である。 図において、１は磁気テープ、１１は磁気ヘツ
ド、３０はロータリトランス、３１および３５は
波形整形回路、３２０はPLL、３３は信号処理
回路、３４はローパスフイルタ、３６はエンベロ
ープ検出回路、３７は周期差検出回路、４０およ
び４１はカウンタ、４２は加算器、４３および４
５はフリツプフロツプ、４４はアツプダウンカウ
ンタ、４６はバツフア、５０は位相比較器、５１
は差動増幅器、５２は電圧制御発振器、５３はロ
ーパスフイルタを示す。
図である。第２図は第１図の磁気テープの走行機
構を示す図である。第３図は従来方式の再生信号
処理回路の概略ブロツク図である。第４図は
PLLの入力信号に対する応答を示す図である。
第５図はこの発明の一実施例の再生回路の概略ブ
ロツク図である。第６図は第５図に示す周期差検
出回路３７の詳細を示すブロツク図である。第７
図は第６図の回路の各部の信号の波形を示す図で
ある。第８図は第５図の実施例に好適するPLL
の一例を示すブロツク図である。第９図は第８図
に示すPLLの動作を示す波形図である。 図において、１は磁気テープ、１１は磁気ヘツ
ド、３０はロータリトランス、３１および３５は
波形整形回路、３２０はPLL、３３は信号処理
回路、３４はローパスフイルタ、３６はエンベロ
ープ検出回路、３７は周期差検出回路、４０およ
び４１はカウンタ、４２は加算器、４３および４
５はフリツプフロツプ、４４はアツプダウンカウ
ンタ、４６はバツフア、５０は位相比較器、５１
は差動増幅器、５２は電圧制御発振器、５３はロ
ーパスフイルタを示す。
Claims (1)
- 【特許請求の範囲】 １ 情報信号が列状に記録されているとともに、
一定周期の信号が情報信号に多重して記録された
記録媒体を再生する装置にあつて、 前記記録媒体に記録された情報信号と一定周期
の信号とを読出す読出手段、 前記読出手段によつて読出された記録信号を入
力信号とし、該記録信号と同期したクロツク信号
を発生する位相同期回路、 前記読出手段によつて読出された記録信号の中
から、前記一定周期の信号を抽出する抽出手段、 前記抽出手段によつて一定周期の信号が抽出さ
れている期間を検出する期間検出手段、 前記期間検出手段によつて検出されている期間
において前記クロツク信号と前記一定周期の信号
との周期の差を検出することにより、前記位相同
期回路の引込み範囲と前記一定周期の信号との相
対的なずれを検出するずれ検出手段、および 前記ずれ検出手段の検出結果に基づいて、前記
位相同期回路の引込み範囲と前記一定周期の信号
との相対的なずれを補正するずれ補正手段を備え
る、再生装置。 ２ 前記一定周期の信号は、パイロツト信号であ
る、特許請求の範囲第１項に記載の再生装置。 ３ 前記情報信号は映像信号であり、 前記一定周期の信号は前記映像信号に含まれる
同期信号である、特許請求の範囲第１項に記載の
再生装置。 ４ 前記ずれ補正手段は、前記記録媒体の再生速
度を制御する手段を含む、特許請求の範囲第１項
ないし第３項のいずれかに記載の再生装置。 ５ 前記ずれ補正手段は、前記位相同期回路の引
込み範囲を変移制御する手段を含む、特許請求の
範囲第１項ないし第３項のいずれかに記載の再生
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166720A JPS6145451A (ja) | 1984-08-07 | 1984-08-07 | 再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166720A JPS6145451A (ja) | 1984-08-07 | 1984-08-07 | 再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6145451A JPS6145451A (ja) | 1986-03-05 |
| JPH0568021B2 true JPH0568021B2 (ja) | 1993-09-28 |
Family
ID=15836501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59166720A Granted JPS6145451A (ja) | 1984-08-07 | 1984-08-07 | 再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145451A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS527841U (ja) * | 1975-07-04 | 1977-01-20 |
-
1984
- 1984-08-07 JP JP59166720A patent/JPS6145451A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6145451A (ja) | 1986-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4620300A (en) | Digital signal detecting and compensating circuit with adjustable window signal | |
| US6147530A (en) | PLL circuit | |
| JP2554719B2 (ja) | 記録データ読取り方式 | |
| US5666341A (en) | Data detection apparatus | |
| US4647828A (en) | Servo system | |
| EP0319218B1 (en) | Data reproducing apparatus | |
| EP0432539A2 (en) | Phase locked loop circuit | |
| JPH0568021B2 (ja) | ||
| US4862299A (en) | Clock signal regenerator | |
| US5065385A (en) | Time base control system with coarse and fine correction for a spindle servo | |
| JPH03711B2 (ja) | ||
| JP2675096B2 (ja) | 再生信号補正方法 | |
| JP2615566B2 (ja) | ディジタル信号再生装置 | |
| JPH01307317A (ja) | Ｐｌｌ回路 | |
| JPH04162263A (ja) | 情報再生装置 | |
| JP2822511B2 (ja) | フエーズロツクドループ回路 | |
| JP2659999B2 (ja) | ヘリカルスキャン方式のテープ再生装置 | |
| JPH0646484B2 (ja) | 再生装置 | |
| JPS6142767A (ja) | 再生装置 | |
| JPS63111724A (ja) | クロツク再生位相同期回路 | |
| JPS6358645A (ja) | デイジタル磁気記録再生装置 | |
| JPH028385B2 (ja) | ||
| JPS634752B2 (ja) | ||
| JPH0341022B2 (ja) | ||
| JPS6383947A (ja) | デイジタル磁気記録再生装置 |