JPS6145629Y2 - - Google Patents
Info
- Publication number
- JPS6145629Y2 JPS6145629Y2 JP1980063305U JP6330580U JPS6145629Y2 JP S6145629 Y2 JPS6145629 Y2 JP S6145629Y2 JP 1980063305 U JP1980063305 U JP 1980063305U JP 6330580 U JP6330580 U JP 6330580U JP S6145629 Y2 JPS6145629 Y2 JP S6145629Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- counter
- gain
- converter
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】
本考案は広範囲な入力レベル範囲を有す受信装
置の高利得増幅機能を有する装置に関するもので
ある。
置の高利得増幅機能を有する装置に関するもので
ある。
一般に、宇宙通信、衛星通信等に使用される受
信装置は、入力レベルの変動範囲が広く、装置信
号入力端から出力端まで信号増幅度を非常に高く
する必要がある。また、この受信装置の設置場所
の関係でフロントエイド部と主受信部（信号復調
部）とが離れている場合、雑音温度等への悪影響
を防ぐ為さらに増幅度を上げる必要があり、信号
のトータルゲイン（増幅器の利得の総和）は
100dBを越える場合が多い。このような受信装置
は、利得の長時間安定性、温度変化に対する利得
変動性が装置へ及ぼす影響が大きく、とくにダイ
バシチ受信方式を採用した装置に対して顕著に性
能劣化を生じていた。この長期的な利得変動に対
し、従来個々の増幅器の利得を手動調整していた
が調整時間がかかり調整方法もむずかしいという
欠点があつた。
信装置は、入力レベルの変動範囲が広く、装置信
号入力端から出力端まで信号増幅度を非常に高く
する必要がある。また、この受信装置の設置場所
の関係でフロントエイド部と主受信部（信号復調
部）とが離れている場合、雑音温度等への悪影響
を防ぐ為さらに増幅度を上げる必要があり、信号
のトータルゲイン（増幅器の利得の総和）は
100dBを越える場合が多い。このような受信装置
は、利得の長時間安定性、温度変化に対する利得
変動性が装置へ及ぼす影響が大きく、とくにダイ
バシチ受信方式を採用した装置に対して顕著に性
能劣化を生じていた。この長期的な利得変動に対
し、従来個々の増幅器の利得を手動調整していた
が調整時間がかかり調整方法もむずかしいという
欠点があつた。
本考案の目的は、これら利得変動が及ぼす性能
劣化を防ぐように、容易に利得変動を補正しうる
自動利得変動補正回路を提供することにある。
劣化を防ぐように、容易に利得変動を補正しうる
自動利得変動補正回路を提供することにある。
以下図面により本考案を詳細に説明する。
第１図は本考案の実施例のブロツク図である。
図中、Piは信号入力端子、１はフロントエンド
部、２は利得変動補正用連続可変プログラムアツ
テネータ、３は主受信部、４はクロツク発生器、
５はクロツクをカウントするアツプ・ダウンカウ
ンタ、６はカウント数を記憶する不揮発性メモ
リ、７はＤ／Ａコンバータ、８はアナログ信号を
連続可変する利得変動補正用プログラムアツテネ
ータの制御信号に変換するレベル変換器、９は主
受信部からのAGC電圧と規定の基準電圧を比較
することによつて利得の過不足を検出する検出
器、１０はアツプ・ダウンカウンタに対しアツ
プ・ダウン・スタート・ストツプを指令する第１
制御器、１１はメモリに対し書込みリセツト等を
指令する第２制御器である。
図中、Piは信号入力端子、１はフロントエンド
部、２は利得変動補正用連続可変プログラムアツ
テネータ、３は主受信部、４はクロツク発生器、
５はクロツクをカウントするアツプ・ダウンカウ
ンタ、６はカウント数を記憶する不揮発性メモ
リ、７はＤ／Ａコンバータ、８はアナログ信号を
連続可変する利得変動補正用プログラムアツテネ
ータの制御信号に変換するレベル変換器、９は主
受信部からのAGC電圧と規定の基準電圧を比較
することによつて利得の過不足を検出する検出
器、１０はアツプ・ダウンカウンタに対しアツ
プ・ダウン・スタート・ストツプを指令する第１
制御器、１１はメモリに対し書込みリセツト等を
指令する第２制御器である。
次にこの動作を説明する。まず、信号入力端子
Piへ校正信号を入力すると、フロントエンド部
１、利得変動補正用プログラムアツテネータ２を
通つて主受信部３へ入力され、主受信部３内の信
号検出回路から得られるAGC電圧を校正信号と
して抽出し検出器９に供給する。このAGC電圧
は信号入力端子Piと主受信部内のAGC電圧発生
部間の利得が変動した場合、変動に応じて変化す
るものである。この検出器９は、校正信号入力レ
ベル相当のAGC電圧の上限、下限のしきい値電
圧を有し、主受信部３からのAGC電圧と比較し
て、しきい値より「大きい」、しきい値より「小
さい」、「しきい値内」の３つの情報のうちの１つ
を第１制御器１０に出力する。この第１制御器１
０は、その情報からクロツク発生器４のクロツク
をカウントしているカウンタ５に対し、しきい値
より大きいときカウントダウン、しきい値より小
さいときカウントアツプ、しきい値内のときスト
ツプの各制御信号を出力する。
Piへ校正信号を入力すると、フロントエンド部
１、利得変動補正用プログラムアツテネータ２を
通つて主受信部３へ入力され、主受信部３内の信
号検出回路から得られるAGC電圧を校正信号と
して抽出し検出器９に供給する。このAGC電圧
は信号入力端子Piと主受信部内のAGC電圧発生
部間の利得が変動した場合、変動に応じて変化す
るものである。この検出器９は、校正信号入力レ
ベル相当のAGC電圧の上限、下限のしきい値電
圧を有し、主受信部３からのAGC電圧と比較し
て、しきい値より「大きい」、しきい値より「小
さい」、「しきい値内」の３つの情報のうちの１つ
を第１制御器１０に出力する。この第１制御器１
０は、その情報からクロツク発生器４のクロツク
をカウントしているカウンタ５に対し、しきい値
より大きいときカウントダウン、しきい値より小
さいときカウントアツプ、しきい値内のときスト
ツプの各制御信号を出力する。
このカウンタ５からのカウント数はメモリ６を
通つた後Ｄ／Ａコンバータ７においてアナログ信
号に変換され更にレベル変換器８において制御電
圧に変換されて、利得変動補正用プログラムアツ
テネータ２の減衰量を制御する。第２制御器１１
はメモリ６の動作を「スルーモード」、「書き込み
モード」の２モードのうちの１つを選択を行な
う。この「スルーモード」はカウンタ５の出力を
そのままＤ／Ａコンバータ７へ接続するもので、
この場合プログラムアツテネータ２、主受信部３
からカウンタ５、メモリ６、レベル変換器８によ
り閉ループが形成され、主受信部３から出力され
るAGC電圧が検出器９で「しきい値内」を判定
した状態でカウンタ５が停止する。一方、「書込
みモード」は、カウンタ５の出力を記憶し、記憶
した内容をＤ／Ａコンバータ７に出力する。な
お、第２制御器１１のモード選択は通常使用者の
判断で行なう。
通つた後Ｄ／Ａコンバータ７においてアナログ信
号に変換され更にレベル変換器８において制御電
圧に変換されて、利得変動補正用プログラムアツ
テネータ２の減衰量を制御する。第２制御器１１
はメモリ６の動作を「スルーモード」、「書き込み
モード」の２モードのうちの１つを選択を行な
う。この「スルーモード」はカウンタ５の出力を
そのままＤ／Ａコンバータ７へ接続するもので、
この場合プログラムアツテネータ２、主受信部３
からカウンタ５、メモリ６、レベル変換器８によ
り閉ループが形成され、主受信部３から出力され
るAGC電圧が検出器９で「しきい値内」を判定
した状態でカウンタ５が停止する。一方、「書込
みモード」は、カウンタ５の出力を記憶し、記憶
した内容をＤ／Ａコンバータ７に出力する。な
お、第２制御器１１のモード選択は通常使用者の
判断で行なう。
以上説明した様に本考案によれば、利得変動に
対し容易にその補正が出来、煩雑な調整手順及び
それに伴なう調整時間等の短縮が可能である。ま
た、本考案はダイバシチ受信方式を採用した受信
システムにおいては利得変動に伴なうＳ／Ｎ改善
効果の劣化を防ぐことができる。
対し容易にその補正が出来、煩雑な調整手順及び
それに伴なう調整時間等の短縮が可能である。ま
た、本考案はダイバシチ受信方式を採用した受信
システムにおいては利得変動に伴なうＳ／Ｎ改善
効果の劣化を防ぐことができる。
第１図は本考案の実施例のブロツク図である。
図において、 １……フロントエンド部、２……利得変動補正
用プログラムアツテネータ、３……主受信部、４
……クロツク発生器、５……アツプダウンカウン
タ、６……メモリ、７……Ｄ／Ａコンバータ、８
……レベル変換器、９……利得変動量検出器、１
０……アツプダウンカウンタ用第１制御器、１１
……メモリ用第２制御器。
図において、 １……フロントエンド部、２……利得変動補正
用プログラムアツテネータ、３……主受信部、４
……クロツク発生器、５……アツプダウンカウン
タ、６……メモリ、７……Ｄ／Ａコンバータ、８
……レベル変換器、９……利得変動量検出器、１
０……アツプダウンカウンタ用第１制御器、１１
……メモリ用第２制御器。
Claims (1)
- 入力信号を受け所定制御電圧にしたがつてその
利得を調整する可変減衰器と、この可変減衰器の
出力を受け前記入力信号の利得変動を検出する利
得変動検出器と、この検出器の出力と所定しきい
値とを比較しこのしきい値内のとき計数停止しこ
のしきい値の範囲外のとき計数を増加あるいは減
少するよう制御する制御信号をつくる計数制御器
と、所定クロツクを入力し前記計数制御器の前記
制御信号により計数が制御されるカウンタと、ス
ルーモードのとき前記カウンタのカウント値をそ
のまま出力し、書込みモードのとき前記カウンタ
のカウント値を記憶するとともに記憶したカウン
ト値を出力する不揮発性メモリと、このメモリの
出力をアナログ値に変換するＡ／Ｄ変換器と、こ
のＡ／Ｄ変換器の出力をレベル調整して前記制御
電圧をつくり前記可変減衰器に供給するレベル調
整器とを含む自動利得変動補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980063305U JPS6145629Y2 (ja) | 1980-05-09 | 1980-05-09 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980063305U JPS6145629Y2 (ja) | 1980-05-09 | 1980-05-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56165423U JPS56165423U (ja) | 1981-12-08 |
| JPS6145629Y2 true JPS6145629Y2 (ja) | 1986-12-22 |
Family
ID=29657542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980063305U Expired JPS6145629Y2 (ja) | 1980-05-09 | 1980-05-09 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145629Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187115A (ja) * | 1984-03-07 | 1985-09-24 | Oki Electric Ind Co Ltd | デイジタルａｇｃ回路 |
| JP3667240B2 (ja) * | 2001-02-27 | 2005-07-06 | シャープ株式会社 | Ｃｄｍａ受信機の自動利得制御装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS524150A (en) * | 1975-06-27 | 1977-01-13 | Fujitsu Ltd | Agc circuit |
-
1980
- 1980-05-09 JP JP1980063305U patent/JPS6145629Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56165423U (ja) | 1981-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5095542A (en) | Apparatus for controlling transmission output level for burst signal | |
| KR101544859B1 (ko) | 자동 이득 제어기 및 이를 포함하는 통신 단말기 | |
| US6418301B1 (en) | Methods for radio calibration at room temperature | |
| JP2001292189A (ja) | 利得調整装置 | |
| KR970007602B1 (ko) | 전송기의 출력전력을 제어 및 측정하기 위한 장치 및 그에 따른 방법 | |
| US4691172A (en) | MOS Switched capacitor automatic gain control circuit | |
| AU659521B2 (en) | Control device for power amplifier | |
| JPS6145629Y2 (ja) | ||
| US7336743B2 (en) | Automatic gain control and its controlling method | |
| US6429739B1 (en) | Amplifier with feedback power control loop offset compensation | |
| US4987298A (en) | Automatic gain control apparatus which adjusts bias and gain to maximize signal to noise ratio | |
| US5355531A (en) | Squelch circuit for volume control of a radio transmitter and receiver | |
| JP2684848B2 (ja) | 送信電力制御方式 | |
| KR19990061211A (ko) | 자동 이득 조절과 자동 레벨 조절이 가능한 장치및 방법 | |
| JPH07212254A (ja) | 送信電力制御回路 | |
| JP3125804B2 (ja) | 受信信号強度測定装置 | |
| JPH0124980Y2 (ja) | ||
| JP4148813B2 (ja) | 受信回路およびこれを用いた移動無線受信機 | |
| JPH07307631A (ja) | 自動出力制御装置 | |
| KR20070046480A (ko) | 무선채널의 변화에 따라 능동적으로 대응하는 자동이득제어적응형 루프 대역폭의 설정 방법 및 장치 | |
| JP2739796B2 (ja) | 無線送信機の送信信号レベル制御装置 | |
| JPS62118622A (ja) | Ａｇｃ増幅器 | |
| GB2369504A (en) | Gain control in a receiver using a parameter to determine if gain should be adjusted in order to bring a signal amplitude within a defined range | |
| JPH0638507Y2 (ja) | 受信装置 | |
| EP1160995B1 (en) | Mobile terminal for a wireless telecommunication system |