JPS6145647A - マルチプロセツサシステムのアクセス方式 - Google Patents

マルチプロセツサシステムのアクセス方式

Info

Publication number
JPS6145647A
JPS6145647A JP59166793A JP16679384A JPS6145647A JP S6145647 A JPS6145647 A JP S6145647A JP 59166793 A JP59166793 A JP 59166793A JP 16679384 A JP16679384 A JP 16679384A JP S6145647 A JPS6145647 A JP S6145647A
Authority
JP
Japan
Prior art keywords
processor
identification information
key
broadcast
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59166793A
Other languages
English (en)
Inventor
Keiji Sato
恵司 佐藤
Morio Ikesaka
守夫 池坂
Koichi Inoue
宏一 井上
Mitsuo Ishii
石井 光雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59166793A priority Critical patent/JPS6145647A/ja
Publication of JPS6145647A publication Critical patent/JPS6145647A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセッサシステムのアクセス方式の改
良に関する。
マルチプロセッサシステムでは、その処理の高速化とい
う観点から一台のプロセッサから同時に他の全部又はそ
の一部のプロセッサに対して同一の情報を転送するブロ
ードキャスト情報転送方式の採用への試みがある。
このような情報転送においては、上述の如くシステム内
の各プロセッサがグループ分けされてそのグループ内の
プロセッサへの情報転送も行なわれるが、そのようなグ
ループ分は乃至処理分担を固定的なも゛のでなく、必要
に応じてシステムで処理しなければならない処理対象を
自由自在にその各プロセッサに分配して処理を進めてい
けることが要求されるようになっている。
〔従来の技術〕
従来におけるマルチプロセッサシステムで試みられてい
るブロードキャストは全プロセッサへのブロードキャス
トにより同一命令(又は命令群)と必要なすべてのデー
タを与え、各プロセッサに担当データについての処理を
行なわせんとするものである。このような処置により処
理の高速化を推進し得る。
このような並列処理による処理の高速性を維持し、プロ
セッサの各々をより効率的に稼動させるべく全プロセッ
サを効果的にグループ分けし、各グループに異なった仕
事を与えてその並列処理を実現しようとする試みもある
。このような場合には、全プロセッサへのブロードキャ
スト、個別のプロセッサへのブロードキャストに加えて
グルーマ°へのブロードキャストも必要になって来る。
〔発明が解決しようとする問題点〕
このようなグループへのブロードキャストのために現在
考えられている技法は、送信元プロセッサから発せられ
る宛先プロセッサ識別名をグループアドレス及びプロセ
ッサアドレスにて階層化して構成し、これに特定グルー
プへのブロードキャスト(グループ内のすべてのプロセ
ッサへの転送)のための指示情報を付加したパケットを
送信元プロセッサから送信する〔パケットのフォーマッ
トを第12図に示す。第12図において、Fは同期フラ
グ(パケットの先頭を示す) 、DAは宛先プロセッサ
アドレスで、全ピントがオンである場合全プロセッサへ
のブロードキャスト(GBC:Genera l  B
road  Gas t)であることを示し、全ビット
がオンでない場合DAが指示する固有識別名(アドレス
)を割り当てられたプロセッサへのブロードキャスト(
SBC:5elective  Broad  Ca5
t)であることを示す。OAは発信元プロセッサアドレ
ス(発信元プロセッサの固有識別名)を示す。Cは制御
コマンドで、後続するDATA (情報)の処理方法を
示す。〕。一方、受信プロセッサではその指示情報を判
別し、適合した受信プロセッサではパケットの残り受信
情報に応じた処理を遂行させようとするものである。こ
の技法によれば、そのグループ分けがそのシステム構成
時に決められたグループに固定されてしまい、その後に
そのグループ分けを自由自在に変更し得ず、これがため
柔軟で効果的な仕事の分散ができないという硬直性から
免れ得ないものとなる。
C問題点を解決するための手段〕 本発明は上述の問題点を解決し得るマルチプロセッサシ
ステムのアク°セス方式を提供するもので、その手段は
複数のプロセッサのうちの送信プロセッサから受信プロ
セッサへブロードキャストを行なって処理を進めるマル
チプロセッサシステムにおいて、その送信プロセッサか
ら受信プロセッサへ識別情報付与ブロードキャストによ
って識別情報を送信し、その後の識別情報ブロードキャ
スト番÷よって識別情報を送信する識別情報送信手段と
、受信プロセッサに設けられ前記識別情報付与ブロード
キャストでの識別情報を記憶する記憶手段と、受信プロ
セッサに設けられ前記識別情報ブロードキャストでの識
別情報と前記記憶手段の識別情報とを照合し、一致した
とき当該受信プロセッサに所要の処理を開始せしめる制
御手段とを備えて構成したものである。
〔作用〕
本発明方式によれば、受信プロセッサの識別情報は識別
情報付与ブロードキャストによって自由自在に設定され
得るから、マルチプロセッサシステム内のプロセッサの
グループ分は乃至機能分担の配分をシステム構成後にお
いても自由に設定し得る。従って、システムを動的にし
、かも柔軟に編成し得ると共に機能に従ったアクセスも
可能になり、効果的な仕事の分散を行なうことができる
〔実施例〕
以下、添付図面を参照しながら本発明の詳細な説明する
第1図は本発明を実施するマルチプロセッサシステムを
示す。この図において、#1.#2・・・#iはプロセ
ッサで、これらプロセッサは各別の固有識別名<ID>
を有する。プロセッサ#1を便宜上システムのホストプ
ロセッサである送信プロセッサとし、他のプロセッサを
受信プロセッサとする。これら受信プロセッサ#2・・
・#iはバス2を介して送信プロセッサ#1に接続され
る。これらプロセッサの構成が第2図に示されている。
第2図において、3はCPUバスで、このCPUバスに
中央処理装置(CPU)4.制御記憶装置5.データ記
憶装置62割込み制御部7゜ブロードキャスト送信チャ
ネル8及びブロードキャスト受信チャネル9が接続され
て構成され、そのチャネル8.9がバス2に接続されて
いる。送信プロセッサ#1から発せられるパケットフォ
ーマントは第3図のような構成になっており、第12図
との差違は制御コマンドCがコマンドコード部及びキー
指定部から成ることにある。コマンドコード部は第4図
に示すように、4ビツトb3+ヤ2+  bl+bOか
ら成り、ビットb3がキーによるアクセスであるか否か
を区別するのに用いられビン)b2.b、、boがキー
の適合条件を指示するのに用いられる。キー指定部は4
ビツトから成る。コマンドコード部及びキー指定部の上
述ビット構成はその一例に過ぎない。又、各プロセッサ
のデータ記憶装置には後述するようなキーレジスタが設
けられている。
次に、本発明方式によるアクセス態様を説明する。
説明の都合上受信プロセッサは16台で、これらのプロ
セッサは2次元配列の固有識別名(アドレス)(ID)
を与えられており、そのグループ分けは第5図に示すよ
うに、各行毎のグループ■D((5−1)参照)、各列
毎のグループID((5−2)参照)、4隣接毎のグル
ープ■D((5−3)参照)を与える。そして、この各
サブグループ毎にキーを割り当てる。例えば、第1行目
にKey 1 =X ’1’ (X ”は16進表示で
あることを示す。)、第2行目にKey 2 =X ’
2’、第3行目にKey 3 =X  ’3’+第4行
目にKey4=X’4゛、第1列目にKey 5 =X
  ’5°、第2列目にKey6=X’6°、第3列目
にKey 7 =X ’7’、第4列目にKey 8 
=X ’8’+左上の4隣接にKey9=X“9”、右
上の4隣接にKey 10=X ’A’、左下の4隣接
にKey 1)=X ’B’、右下の4隣接にKey 
12=X ’C’を割り当てる。
上述のようにしてグループ分けされ、キーが割り当てら
れる各プロセンサのキーレジスタにキーを登録すべ(、
送信プロセッサ#1から固有識別名付ブロードキャスト
(SBC)によって各プロセッサにキーの登録を指示す
るコマンドを乗せたパケットを送信する(第6図の■参
照)。例えば、ID (1,1)へのSBCを行なうパ
ケットは第7WJのようになる。このパケットのコマン
ドコード部はX ’1’に設定され、キー指定部には各
々のキ一番号X “1′、X “5′、X “9゛が設
定される。
ID (1,1)のプロセッサはそのパケットの指示に
従フてキーをキーレジスタに格納する(第6図の■参照
)。このようなSBCがID (4,4)に至るまで各
プロセッサ毎に行なわれる。これらの登録完了時におけ
る各プロセッサのキーレジスタの内容を上述グループ分
けの場合について示せば第8図の如くなる。
上述のようなキーの登録後に、所望のサブグループへの
アクセスを行なわんとする場合には、例えば第9図に示
すようなパケットを全受信プロセッサへのブロードキャ
スト(GBC)を使って送信する(第6図の■参照)。
即ち、第9図の(9−1)に示すパケットの場合には、
第3行目を構成するプロセッサグループへのアクセスで
あり、コマンドコード部がX“4゛であることからキー
によるアクセスであり且つ適合条件なしの場合を示して
いる(第4図参照)。第9図の(9−2)は第9図の(
9−1)と同一条件で第4列目を構成するプロセッサグ
ループへのアクセスをする場合である。又、第9図の(
9−3)はプロセッサ■D (3,3)及び<3.4)
に対するアクセスであり、そのアクセスはキーによるも
ので且つ適合条件を論理積とする(第4図参照)場合を
示す。
このようなブロードキャストがキーによるアクセスであ
ることを各プロセッサで判断し、パケットのキー指定部
のキーとキーレジスタの登録キーとを適合条件に従って
照合し、その結果照合が一致したプロセッサにおいて残
りのデータを有効としてそれについて処理を行なう(第
6図の■参照)。
上述のアクセス例ではキーをプロセッサグループに対応
づける場合であったが、次にキーを成る種の機能を行な
うルーチン(プログラム)と対応づける例について説明
する。基本的には、上述例と同じであるので、第6図の
シーケンスに従って説明する。この場合にも、説明の都
合上プロセッサ数及びIDの構成は上記例と同じとする
第6図の■のステップにおいて、各プロセッサへキーを
上述と同様にして転送すると同時にデータ領域を使って
所要のルーチンに対応するプログラムを転送する。
ステップ■において、キーの登録と並行してその登録に
対応するプロセッサにパケットのデータ領域を介して転
送されて来るプログラムをロードする。すべてのプロセ
ッサへの登録完了時における各プロセッサのキーレジス
タの内容の一例を示せば第10図に示す如くなる。
ステップ■において、キーを用いてアクセスする場合に
は、上述例と同様にして、第1)図に示すようなバケッ
I・をGBCを使って送信する。即ち、第1)図の(1
)−1)に示すパケットの場合には、Key 2をキー
としてアクセスする。このキーに適合する登録キーを有
するプロセッサID= (1,1)、  (2,1)、
  (3,1)、  (4゜■)のプロセッサがデータ
に対しルーチン2のプログラムに従った処理を行なう(
第6図の■参照)。このようにして、SIMD(Sin
gleInstruction  stream−Mu
ltiple  Data  stream)型の処理
を行なう。第1)図の(1)−2)に示すパケットの場
合には、Key 1及びKey 3をキーとしてアクセ
スされるプロセッサつまりルーチン1及びルーチン3を
共に有するプロセラ−!1−ID= (1,2)、  
(2,2)、  (3,2)及び(4,2)が所要の処
理を行なう。第1)図の(1)−3)に示すパケットの
場合には、Key 2又はKey 4をキーとしてアク
セスされるプロセッサつまり第1列のプロセッサグルー
プ(第10図参照)がそのパケットで転送されて来たデ
ータに対してルーチン2の処理を行ない、第3列のプロ
セッサグループはデータに対してルーチン4の処理を各
々並行して行なう。このようにして、M I MD (
Mu l t 1pie  In5truction 
 stream−Multiple  Data  S
tream)型の処理を行なう。
なお、上記実施例におけるキーの分配(第6図の■参照
)はSBCによる例について説明したが、DAが階層化
されており、サブグループに対するキーの一斉分配が可
能な場合にはサブグループへのブロードキャストを行な
ってキーの登録を効率的に行なうことができる。
〔発明の効果〕
以上説明したように、本発明によれば、2■マルチプロ
セツサシステム内のプロセッサのグループ分は乃至機能
分担の分配をシステム構成後においても自由に設定し得
る。
■従って、システムを動的にしがも柔軟に編成し得ると
共に機能に従ったアクセスを為し得ることとなり、効率
的な仕事の分散を行ない得る、等の効果が得られる。
【図面の簡単な説明】
第1図は本発明を実施するマルチプロセッサシステムを
示す図、第2図は第1図システムのプロセッサの構成を
示す図、第3図は第1図システムで用いられるバケット
フォーマットを示す図、第4図は第3図パケットフォー
マットのコマンドコード部の機能の詳細を示す図、第5
図は第1図システム内のプロセッサのグループ分けを示
す図、第6図は動作シーケンスを示す図、第7図はキー
登録時に用いられるパケットの一例を示す図、第8図は
第1図システム内のプロセッサグループにキー を対応
づける場合のキーレジスタの内容を示す図、第9図は第
1図システム内のプロセッサグループにキーを対応づけ
た場合のアクセスで用いられるパケットの例を示す図、
第10図はキーを機能ルーチン(プログラム)に対応づ
ける場合のキーレジスタの内容を示す図、第1)図はキ
ーを機能ルーチンに対応づけた場合のアクセスで用いら
れるパケットの例を示す図、第12図は従来のパケット
フォーマットを示す図である。 図中、#l、#2・・・#iはプロセッサ、2はバス、
3はCPUバス、4は中央処理装置、5は制御記憶装置
、6はデータ記憶装置、7は割込み制御部、8はブロー
ドキャスト送信チャネル、9はブロードキャスト受信チ
ャネルである。 第1図 第2図 第8図 第41!!1) jりこヒa1 第5図 醒 第 6因 D(@プロ帳か     受信プot、す°君¥(ホス
ト)       (甲)  (1,2)・・・(4,
4)第7図 第851 第9図 第1)図 第12図 第10図

Claims (3)

    【特許請求の範囲】
  1. (1)複数のプロセッサのうちの送信プロセッサから受
    信プロセッサへブロードキャストを行なって処理を進め
    るマルチプロセッサシステムにおいて、その送信プロセ
    ッサから受信プロセッサへ識別情報付与ブロードキャス
    トによって識別情報を送信し、その後の識別情報ブロー
    ドキャストによって識別情報を送信する識別情報送信手
    段と、受信プロセッサに設けられ前記識別情報付与ブロ
    ードキャストでの識別情報を記憶する記憶手段と、受信
    プロセッサに設けられ前記識別情報ブロードキャストで
    の識別情報と前記記憶手段の識別情報とを照合し、一致
    したとき当該受信プロセッサに所要の処理を開始させる
    制御手段とを備えて構成したことを特徴とするマルチプ
    ロセッサシステムのアクセス方式。
  2. (2)前記識別情報は複数のキーから成ることを特徴と
    する特許請求の範囲第1項記載のマルチプロセッサシス
    テムのアクセス方式。
  3. (3)前記識別情報送信手段による識別情報ブロードキ
    ャストで送信される識別情報は複数のキー並びにキーに
    よるアクセスであることを示す識別子及び複数のキーの
    ための適合条件を指定する指定情報で構成され、前記制
    御手段は識別子判定手段を備え、その出力に応じて前記
    指定情報に従ったキーの照合を行なうように構成された
    ことを特徴とする特許請求の範囲第1項記載のマルチプ
    ロセッサシステムのアクセス方式。
JP59166793A 1984-08-09 1984-08-09 マルチプロセツサシステムのアクセス方式 Pending JPS6145647A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59166793A JPS6145647A (ja) 1984-08-09 1984-08-09 マルチプロセツサシステムのアクセス方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59166793A JPS6145647A (ja) 1984-08-09 1984-08-09 マルチプロセツサシステムのアクセス方式

Publications (1)

Publication Number Publication Date
JPS6145647A true JPS6145647A (ja) 1986-03-05

Family

ID=15837773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59166793A Pending JPS6145647A (ja) 1984-08-09 1984-08-09 マルチプロセツサシステムのアクセス方式

Country Status (1)

Country Link
JP (1) JPS6145647A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63100560A (ja) * 1986-10-17 1988-05-02 Hitachi Ltd 並列プロセツサ
JPS6410377A (en) * 1987-07-03 1989-01-13 Nippon Telegraph & Telephone Inter-module communication system
JPS6462759A (en) * 1987-09-03 1989-03-09 Agency Ind Science Techn Parallel processing system
JPH01267763A (ja) * 1988-04-20 1989-10-25 Hitachi Ltd 並列プロセッサのプロセッサ間データ転送方法及び並列プロセッサ
JPH0282341A (ja) * 1988-09-20 1990-03-22 Hitachi Ltd マルチプロセッサシステム
US6564294B1 (en) 1999-03-17 2003-05-13 Hitachi, Ltd. Broadcast system in disk array controller
JP2009043328A (ja) * 2007-08-08 2009-02-26 Toshiba Corp 半導体集積回路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63100560A (ja) * 1986-10-17 1988-05-02 Hitachi Ltd 並列プロセツサ
JPS6410377A (en) * 1987-07-03 1989-01-13 Nippon Telegraph & Telephone Inter-module communication system
JPS6462759A (en) * 1987-09-03 1989-03-09 Agency Ind Science Techn Parallel processing system
JPH01267763A (ja) * 1988-04-20 1989-10-25 Hitachi Ltd 並列プロセッサのプロセッサ間データ転送方法及び並列プロセッサ
JPH0282341A (ja) * 1988-09-20 1990-03-22 Hitachi Ltd マルチプロセッサシステム
US6564294B1 (en) 1999-03-17 2003-05-13 Hitachi, Ltd. Broadcast system in disk array controller
US6658529B2 (en) 1999-03-17 2003-12-02 Hitachi, Ltd. Broadcast system in disk array controller
JP2009043328A (ja) * 2007-08-08 2009-02-26 Toshiba Corp 半導体集積回路
US7908527B2 (en) 2007-08-08 2011-03-15 Kabushiki Kaisha Toshiba Semiconductor integrated circuit and redundancy method thereof

Similar Documents

Publication Publication Date Title
US4445176A (en) Block transfers of information in data processing networks
EP0226096B1 (en) Multiple-hierarchical-level multiprocessor system
US4933846A (en) Network communications adapter with dual interleaved memory banks servicing multiple processors
US5214759A (en) Multiprocessors including means for communicating with each other through shared memory
JP2750573B2 (ja) マルチプロセッサシステム及び同システムによるデータ処理方法
US5414851A (en) Method and means for sharing I/O resources by a plurality of operating systems
JPS5990281A (ja) メモリ管理方式
US5210828A (en) Multiprocessing system with interprocessor communications facility
GB1593404A (en) Logic circuitry for use in a computer
JPH04257054A (ja) チャネル間接続装置
JPS6145647A (ja) マルチプロセツサシステムのアクセス方式
US5687073A (en) Initial program loading system for multiprocessor system
CA1323445C (en) Multi-processor system
JP3255759B2 (ja) マルチプロセッサシステム
US5159674A (en) Method for supplying microcommands to multiple independent functional units having a next microcommand available during execution of a current microcommand
WO2013027951A1 (ko) 멀티 코어 시스템의 인터럽트 할당 방법 및 장치
EP0376003A2 (en) Multiprocessing system with interprocessor communications facility
US20080209427A1 (en) Hardware Register Access Via Task Tag Id
Schröder A distributed process execution and communication environment for high-performance application systems
JP3014112B2 (ja) マルチプロセッサシステムにおけるメッセージ通信方式
EP0521265A2 (en) Parallel processing system
JPH08340348A (ja) 情報処理システム
JPH08185384A (ja) ロードモジュール割り当て方法および割り当て装置
JP2576934B2 (ja) メモリ−マップド割込み方式
JPH01169562A (ja) 疎結合マルチプロセッサシステムにおける一時ファイルの共用方式