JPS6146094A

JPS6146094A - 厚膜回路装置

Info

Publication number: JPS6146094A
Application number: JP16769884A
Authority: JP
Inventors: 近田　真市; 崇長坂
Original assignee: NipponDenso Co Ltd
Current assignee: Denso Corp
Priority date: 1984-08-09
Filing date: 1984-08-09
Publication date: 1986-03-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、絶縁基板上に搭載した半導体素子の各電極間
で発生しやすいマイグレーションを十分抑制できる構造
をもった厚膜回路装置に関する。

（従来の技術）一般の厚膜回路装置において、電極および導体はアルミ
ナ基板上に印刷されており、温度と電圧の影響により、
金属がイオンの形で導体間を移動し、一方の電極部分に
析出してデンドライトを生成する、いわゆるマイグレー
ションか起こることがある。

（発明が解決しようとする問題点）このため、電極間の抵抗が小さくなり、電流が流れすぎ
、半導体素子の破損や装置の誤動作を引き起こす恐れが
ある。

（発明の目的）本発明の目的は、上記点に鑑み、各電極間に生ずるマイ
グレーションの抑制効果を高め、実装の信頼性を高める
ことのできる厚膜回路装置を提供することにある。

（問題点を解決するための手段）本発明は絶縁基板上に複数個の電極が形成された素子搭
載部に半導体素子が搭載され、この半導体素子上の各電
極取出部と前記電極とがそれぞれ半田接続される構造の
厚膜回路装置において、前記複数個の電極の下部および
その周辺の前記絶縁基板上にガラス膜が設けられている
ことを特徴とする。

（実施例）以下、本発明の一実施例について説明する。第１図は厚
膜回路装置の要部断面図、第２図はその平面図で、半導
体素子６を取除いた状態を示しである。

１はＡ／！　２０３を主成分としたアルミナ基板、２．
４はガラス膜で、本例では硼珪酸鉛ガラス製の膜である
。導体保護用のガラス膜４の厚さは１０μｍ程度である
が、導体間のマイグレーション抑制用のガラス膜２は、
これより薄くすることができる。３は導体で、Ａｇ、Ａ
ｇ−Ｐｔ、Ａｇ−Ｐｄなどを主成分としており、厚さは
一般に１０〜２０μｍ程度である。３Ａ〜３Ｄは電極で
、導体３の一部をなしている。５はフリップチップタイ
プの半導体素子６の各電極取出部と各電極３Ａ〜３Ｄと
の半田接続部、また半導体素子６は、トランジスタ、ダ
イオード或いはＩＣ素子などの半導体チップに、半田や
Ｃｕなどで形成された電極取出部（ハンプ）を設けたも
のである。

上記構造の一形成例を示すと、まずアルミナ基板１上の
素子搭載部にガラス膜２を被覆する。このガラス膜２上
およびアルミナ基板１上に、配線となる導体３および電
極３Ａ〜３Ｄなどを所定パターンにて形成する。それに
よって、各電極間には確実にガラスｌｊ！２を介在させ
る。その後、各導体３の保護のために、素子（８載部を
除くアルミリ−基板１上にガラス膜４を被覆し、そして
半田を印刷またはディップ被着後、半導体素子６を搭載
するものである。

上記のような構造をとることによって、半導体素子６の
各電掘間は、硼珪酸鉛ガラスで覆われる。

さて、表面マイグレーションは、湿度、温度９時間、電
圧によって影響されるが、この他にも導体間の絶縁材料
によっても、その速度が変わる。従って、導体間の表面
ガアルミナであるのと、他方、硼珪酸鉛ガラスであるの
とでは、マイグレーション速度が変わり、この場合、後
者の方が遅いことが実験的に明らかで、マイグレーショ
ン抑制用果がある。

第３図に、Ｗａｔｅｒ　　Ｄｒｏｐ試験の結果を示す。

試験条件として導体間隔１ｍｍの所に、１０■印加し、
純水を通下したものである。

その場合、導体間に流れる電流を縦軸にしてその時間経
過を見たものである。■はアルミナ上、■はガラス上で
行なっている。図からガラス上の方がマイグレーション
速度が遅いことが明らかである。

次に、本発明の他の実施例を第４図により説明する。本
例では、ガラス膜を素子搭載部全面に設けず、各電極３
Ａ〜３Ｄに相当する部分の下側だけ帯状にガラスＭ２Ａ
　（図中斜線部分）を設けたものである。その後、各導
体３がガラス膜２Ａを横切るようにして、導体印刷を形
成し、各電極３Ａ〜３Ｄの部分が露出するようにしてガ
ラス膜４Ａおよび帯状のガラスＩＱ　４　Ｂを設けたも
のである。

本例の場合導体３がアルミナ基板１に接触する面積が増
えるため、導体の接着強度が大きくなる。

（発明の効果）以上述べたように本発明によれば、半導体素子を接続す
る各電極間の表面にガラス膜か形成されているから、各
電極間に生ずるマイグレーションの抑制効果を高めるこ
とができ、実装の信頼性を高めることができる。

【図面の簡単な説明】

第１図および第２図では本発明の一実施例を示す断面図
および平面図、第３図は本発明の説明に用いる特性図、
第４図は本発明の他の実施例を示す平面図である。１・・・アルミナ基板、２．４・・・ガラス膜、３・・
・導体、３Ａ〜３Ｄ・・・電極、５・・・半導体。

Claims

【特許請求の範囲】

（１）絶縁基板上に複数個の電極が形成された素子搭載
部に半導体素子が搭載され、この半導体素子上の各電極
取出部と前記電極とがそれぞれ半田接続される構造の厚
膜回路装置において、前記複数個の電極の下部およびその周辺の前記絶縁基板
上にガラス膜が設けられていることを特徴とする厚膜回
路装置。
（２）前記ガラス膜が硼珪酸鉛ガラスから成ることを特
徴とする特許請求の範囲第１項記載の厚膜回路装置。