JPS6146541A - デ−タ書き込み方式 - Google Patents
デ−タ書き込み方式Info
- Publication number
- JPS6146541A JPS6146541A JP59167272A JP16727284A JPS6146541A JP S6146541 A JPS6146541 A JP S6146541A JP 59167272 A JP59167272 A JP 59167272A JP 16727284 A JP16727284 A JP 16727284A JP S6146541 A JPS6146541 A JP S6146541A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- check
- output device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はチャネルよシ入出力制御装置を介して入出力装
置にデータを書き込み、読み出しを行なう方式に関する
ものである。
置にデータを書き込み、読み出しを行なう方式に関する
ものである。
チャネルから入出力制御装置を介して入出力装置ニデー
タを書き込むためには各一単位（バイト）毎に検査ビッ
トを付加して書き込み読出し時にはこの検査ビットを含
んで読み取り’を行っている。
タを書き込むためには各一単位（バイト）毎に検査ビッ
トを付加して書き込み読出し時にはこの検査ビットを含
んで読み取り’を行っている。
本発明はかかる手段をそなえたデータ書込み読み・取り
を行なう方式に関するものである、〔従来の技術〕 従来の装置では入出力制御装置で検査コードを作成する
ことは行なっておらず入出力装置は検査ビットを作成し
て書くだけであった。
を行なう方式に関するものである、〔従来の技術〕 従来の装置では入出力制御装置で検査コードを作成する
ことは行なっておらず入出力装置は検査ビットを作成し
て書くだけであった。
以上のごとき従来の装置において、チャネルと入出力制
御装置の間でＭ単位のデータ転送中に何らかの原因でｍ
単位（２≦ｍ （Ｍ ）のデータ転送までで中断してし
まったとする。このような場合従来の装置では入出力装
置で検査ビットを作成して書き込みを行なうだけである
から、メモリ上はｍ単位の新データとＭ−ｍ単位の旧デ
ータとなってしまうが、これを読み出しても検出ビット
は正しいためエラーとして認識されない。
御装置の間でＭ単位のデータ転送中に何らかの原因でｍ
単位（２≦ｍ （Ｍ ）のデータ転送までで中断してし
まったとする。このような場合従来の装置では入出力装
置で検査ビットを作成して書き込みを行なうだけである
から、メモリ上はｍ単位の新データとＭ−ｍ単位の旧デ
ータとなってしまうが、これを読み出しても検出ビット
は正しいためエラーとして認識されない。
本発明は上記問題を解消したデータ書き込み方式を提供
するものでその手段は、データを貯蔵する入出力装置と
、該入出力装置とチャネルとの間にあってデータの授受
を制御する入出力制御装置とがインタフェースケーブル
を介して接続され、前記入出力装置にデータの書き込み
を行なうデータ書き込み方式において、前記入出力装置
はデータを貯蔵する記憶手段と、データの記録時には各
一単位（バイト）毎に検査ビットを付加して書き込み読
み出し時にはこの検査ピットによって読み取りを検出す
る手段を含み、前記入出力制御装置は前記入出力装置に
送るべきＭ単位（バイト）のデータに対して一定のＮ単
位（バイト）の誤り検出コードを生成付加して（Ｍ＋Ｎ
）単位のデータを前記入出力装置に送出し、このデー
タの読み取υ時には（Ｍ＋Ｎ）バイトのデータを前記入
出力装置よシ受領しこのＮバイトのデータを含めて誤り
検査を実施するデータ書き込み方式によってなされる。
するものでその手段は、データを貯蔵する入出力装置と
、該入出力装置とチャネルとの間にあってデータの授受
を制御する入出力制御装置とがインタフェースケーブル
を介して接続され、前記入出力装置にデータの書き込み
を行なうデータ書き込み方式において、前記入出力装置
はデータを貯蔵する記憶手段と、データの記録時には各
一単位（バイト）毎に検査ビットを付加して書き込み読
み出し時にはこの検査ピットによって読み取りを検出す
る手段を含み、前記入出力制御装置は前記入出力装置に
送るべきＭ単位（バイト）のデータに対して一定のＮ単
位（バイト）の誤り検出コードを生成付加して（Ｍ＋Ｎ
）単位のデータを前記入出力装置に送出し、このデー
タの読み取υ時には（Ｍ＋Ｎ）バイトのデータを前記入
出力装置よシ受領しこのＮバイトのデータを含めて誤り
検査を実施するデータ書き込み方式によってなされる。
本方式においては入出力制御装置において検査コードを
作成するため、Ｍ単位のデータ転送中における中断がお
こってもメモリ上には旧データに対スる検査コードが残
りており、このＭ単位のデータを読むと検査コードが正
しく生成されていないのでエラーが発生していることが
確認できる。
作成するため、Ｍ単位のデータ転送中における中断がお
こってもメモリ上には旧データに対スる検査コードが残
りており、このＭ単位のデータを読むと検査コードが正
しく生成されていないのでエラーが発生していることが
確認できる。
以下図面を参照して本発明の実施例を詳細に説明する。
第１図は本発明においてチャネルから入出力装置にデー
タを転送する場合（メモリライト）の動作を説明する図
、第２図は本発明において入出力装置からチャネルにデ
ータを転送する場合（メモリリード）の動作を説明する
図である。これらの図において１はチャネル、２は入出
力制御装置（ＩＯＣ）、３は入出力装置（１０）をそれ
ぞれ示す。
タを転送する場合（メモリライト）の動作を説明する図
、第２図は本発明において入出力装置からチャネルにデ
ータを転送する場合（メモリリード）の動作を説明する
図である。これらの図において１はチャネル、２は入出
力制御装置（ＩＯＣ）、３は入出力装置（１０）をそれ
ぞれ示す。
ま幸１第１図のメモリライトの場合について説明する。
チャネル１から１単位（１バイト）のデータ１１が（バ
イト）単位の検査ピット（例えばｌ？ ＩＪティビット
）１２とともに入出力制御装置２に転送される。装置に
おいて受信されたデータ２１は誤り検査コード生成（検
査）回路２４に送られここにおいて受取られたＭ単位の
データに対してＮ単位の検査コードが生成され、マルチ
プレックス回路２３においてデータ２１とマルチプレク
スされ検査ビット生成回路、例えばパリティジェネレー
タ回路２５に送られる。この回路２５の出力であるパリ
ティピットは受信された検査ピット２２とともに検査ビ
ットチェック回路例えばパリティチェック回路２６にお
いてチェックされる。
イト）単位の検査ピット（例えばｌ？ ＩＪティビット
）１２とともに入出力制御装置２に転送される。装置に
おいて受信されたデータ２１は誤り検査コード生成（検
査）回路２４に送られここにおいて受取られたＭ単位の
データに対してＮ単位の検査コードが生成され、マルチ
プレックス回路２３においてデータ２１とマルチプレク
スされ検査ビット生成回路、例えばパリティジェネレー
タ回路２５に送られる。この回路２５の出力であるパリ
ティピットは受信された検査ピット２２とともに検査ビ
ットチェック回路例えばパリティチェック回路２６にお
いてチェックされる。
以上のごとく装置２においては受信されたＭ単位のデー
タについてＮ単位の誤り検査コードを生成して、Ｍ単位
のデータの後にこのＮ単位の誤り検査コードをデータと
して入出力装置３へ転送する。なお装置２において、ゲ
ート信号は誤り検査コードデータを送出時検査ビ、ト、
チェック回路２６ｔ−抑止するために必要である。
タについてＮ単位の誤り検査コードを生成して、Ｍ単位
のデータの後にこのＮ単位の誤り検査コードをデータと
して入出力装置３へ転送する。なお装置２において、ゲ
ート信号は誤り検査コードデータを送出時検査ビ、ト、
チェック回路２６ｔ−抑止するために必要である。
入出力装置３においては入出力制御装置２から送られて
きた各単位のデータに対して検査ビット生成回路３３に
より検査ピ、トヲ生成、検査ピットチェック回路３４に
より検査してメモリ３５へ書き込む。メモリ３５におい
て、３５ａはデータ、３５ｂはＭ単位データ、３５ｃは
Ｎ単位の誤り検査コード、３５ｄは検査ピットをそれぞ
れ示す。
きた各単位のデータに対して検査ビット生成回路３３に
より検査ピ、トヲ生成、検査ピットチェック回路３４に
より検査してメモリ３５へ書き込む。メモリ３５におい
て、３５ａはデータ、３５ｂはＭ単位データ、３５ｃは
Ｎ単位の誤り検査コード、３５ｄは検査ピットをそれぞ
れ示す。
なお、第１図において、チャネル−人出力制御装置、入
出力制御装置−入出力装置等のインタフェースでデータ
を送受信する際に検査ピッ）ｆ付加する方式は一般的な
技法である。
出力制御装置−入出力装置等のインタフェースでデータ
を送受信する際に検査ピッ）ｆ付加する方式は一般的な
技法である。
つぎにメモリリードに関し第２図につき説明する・
入出力装置３においてメモ！Ｊ３５ｔ−読み取り、検査
ビットをチェックして入出力制御装ｆｆ２に転送する機
能は従来と同じ機能である。
ビットをチェックして入出力制御装ｆｆ２に転送する機
能は従来と同じ機能である。
入出力制御装置においては送られてきたデータ２７０Ｍ
単位のデータとＮ単位の誤り検査コードを誤り検査コー
ド（生成）検査回路２４に入力し、（Ｍ＋Ｎ ）単位の
データを読み終えた時点でその回路２４内に残っている
誤り検出コードデータをデータ検査回路２９によシチェ
ックする。このデータが所定のノやターンになっていれ
ばエラー無しと判定する。以降Ｍ単位のデータ２１およ
びチェック回路２６によりチェックされた検査ビット２
２はチャネル１に転送され、検査ビット１２はチェック
回路１４によシチェ、りされる。
単位のデータとＮ単位の誤り検査コードを誤り検査コー
ド（生成）検査回路２４に入力し、（Ｍ＋Ｎ ）単位の
データを読み終えた時点でその回路２４内に残っている
誤り検出コードデータをデータ検査回路２９によシチェ
ックする。このデータが所定のノやターンになっていれ
ばエラー無しと判定する。以降Ｍ単位のデータ２１およ
びチェック回路２６によりチェックされた検査ビット２
２はチャネル１に転送され、検査ビット１２はチェック
回路１４によシチェ、りされる。
以上詳細に説明したように、本発明によればデータ転送
中その転送が途中で中断してもメモリ上に旧データに対
する検査コードが残っているためこれによってエラーが
検出され、且つ入出力制御装置で検査コードを作成する
には、普通入出力制御装置にはマイクロプロセッサが使
用されているので簡単に実現でき、また入出力装置は従
来のものと何ら変更する必要がな−。したがって簡単に
エラーを検出できるという効果がある。
中その転送が途中で中断してもメモリ上に旧データに対
する検査コードが残っているためこれによってエラーが
検出され、且つ入出力制御装置で検査コードを作成する
には、普通入出力制御装置にはマイクロプロセッサが使
用されているので簡単に実現でき、また入出力装置は従
来のものと何ら変更する必要がな−。したがって簡単に
エラーを検出できるという効果がある。
第１図は本発明にかかる方式においてメモリにデータを
書込む場合の動作を説明するブロック図、第２図はメモ
リからデータを読みとる場合の動作を説明するブロック
図である。 図面において、１はチャネル、２は入出力制御装置、３
は入出力装置、２３はマルチプレクサ、２４は誤り検査
コード生成、検査回路、２９は検査回路、３５はメモリ
、３５ｃはＮ単位検査コードメモリ領域をそれぞれ示す
。
書込む場合の動作を説明するブロック図、第２図はメモ
リからデータを読みとる場合の動作を説明するブロック
図である。 図面において、１はチャネル、２は入出力制御装置、３
は入出力装置、２３はマルチプレクサ、２４は誤り検査
コード生成、検査回路、２９は検査回路、３５はメモリ
、３５ｃはＮ単位検査コードメモリ領域をそれぞれ示す
。
Claims (1)
- データを貯蔵する入出力装置と、該入出力装置とチャネ
ルとの間にあってデータの授受を制御する入出力制御装
置とがインタフェースケーブルを介して接続され、前記
入出力装置にデータの書き込みを行なうデータ書き込み
方式において、前記入出力装置はデータを貯蔵する記憶
手段と、データの記録時には各一単位（バイト）毎に検
査ビットを付加して書き込み読み出し時にはこの検査ビ
ットによって読み取り誤りを検出する手段を含み、前記
入出力制御装置は前記入出力装置に送るべきＭ単位（バ
イト）のデータに対して一定のＮ単位（バイト）の誤り
検出コードを生成付加して（Ｍ＋Ｎ）単位のデータを前
記入出力装置に送出し、このデータの読み取り時には（
Ｍ＋Ｎ）バイトのデータを前記入出力装置より受領しこ
のＮバイトのデータを含めて誤り検査を実施することを
特徴とするデータ書き込み方式
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167272A JPS6146541A (ja) | 1984-08-11 | 1984-08-11 | デ−タ書き込み方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167272A JPS6146541A (ja) | 1984-08-11 | 1984-08-11 | デ−タ書き込み方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6146541A true JPS6146541A (ja) | 1986-03-06 |
Family
ID=15846664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59167272A Pending JPS6146541A (ja) | 1984-08-11 | 1984-08-11 | デ−タ書き込み方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6146541A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6385832A (ja) * | 1986-09-30 | 1988-04-16 | Fujitsu Ltd | パリテイチエツク方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776621A (en) * | 1980-10-30 | 1982-05-13 | Fujitsu Ltd | Data processing system having input and output system |
-
1984
- 1984-08-11 JP JP59167272A patent/JPS6146541A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776621A (en) * | 1980-10-30 | 1982-05-13 | Fujitsu Ltd | Data processing system having input and output system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6385832A (ja) * | 1986-09-30 | 1988-04-16 | Fujitsu Ltd | パリテイチエツク方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4558446A (en) | Memory system | |
| US3701971A (en) | Terminal message monitor | |
| KR920005163A (ko) | 반도체기억장치 | |
| US4926426A (en) | Error correction check during write cycles | |
| US4453248A (en) | Fault alignment exclusion method to prevent realignment of previously paired memory defects | |
| US3582880A (en) | Data error correction by inversion storage | |
| US4761783A (en) | Apparatus and method for reporting occurrences of errors in signals stored in a data processor | |
| JPS6146541A (ja) | デ−タ書き込み方式 | |
| US4225959A (en) | Tri-state bussing system | |
| US4410988A (en) | Out of cycle error correction apparatus | |
| JPH0756640B2 (ja) | 記憶装置 | |
| CN101098211A (zh) | 发送控制装置、接收控制装置、以及通信系统 | |
| SU951407A1 (ru) | Устройство дл контрол блоков коррекции ошибок в пам ти | |
| JPH045213B2 (ja) | ||
| US3938084A (en) | Error detection apparatus for verifying binary coded constants | |
| JPS62125453A (ja) | 記憶装置 | |
| SU896626A1 (ru) | Устройство дл контрол ввода-вывода | |
| CA1136282A (en) | Out-of-cycle error correction apparatus | |
| SU1312591A1 (ru) | Устройство дл сопр жени ЭВМ с внешним устройством | |
| SU1120412A1 (ru) | Запоминающее устройство с контролем | |
| SU744577A1 (ru) | Устройство дл тестовой проверки пам ти | |
| SU1587512A1 (ru) | Устройство дл контрол счетчиков | |
| JPS6218943B2 (ja) | ||
| JPS5936359B2 (ja) | デ−タバツフア装置 | |
| JPH04291427A (ja) | 記憶サブシステム |