JPS6146604A - 絶縁増巾器 - Google Patents
絶縁増巾器Info
- Publication number
- JPS6146604A JPS6146604A JP59168190A JP16819084A JPS6146604A JP S6146604 A JPS6146604 A JP S6146604A JP 59168190 A JP59168190 A JP 59168190A JP 16819084 A JP16819084 A JP 16819084A JP S6146604 A JPS6146604 A JP S6146604A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pulse
- fet
- switch
- demodulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009413 insulation Methods 0.000 title claims description 7
- 238000002955 isolation Methods 0.000 claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000000630 rising effect Effects 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 abstract description 13
- 238000004804 winding Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000001944 accentuation Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
- H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はトランス結合を用いた絶縁増巾器に関する。
工業用計測制御システム、医療用測定器などの様々な分
野において、センサーと信号プロセッサとの間を結合す
る絶縁増巾器が用いられている。
野において、センサーと信号プロセッサとの間を結合す
る絶縁増巾器が用いられている。
この種の絶縁増巾器においてトランスを用いたものは、
パルス変調した信号を絶縁トランスの一次側に供給し、
その２次側出力パルスを１次側で用いた変調パルス（キ
ャリアパルス）でもって１ＪｔＪｌ検波することによっ
て復調信号を得るように構成されている。
パルス変調した信号を絶縁トランスの一次側に供給し、
その２次側出力パルスを１次側で用いた変調パルス（キ
ャリアパルス）でもって１ＪｔＪｌ検波することによっ
て復調信号を得るように構成されている。
トランス１次側でのパルス変調方式として、伝送信号に
応じた正及び負の振巾変調パルスが交互に生ずる様ない
わゆる二重平衡変調方式を採用したものが知られている
。この方式は、トランス１次側の復調部において整流平
滑回路（即ち、キャリア抑圧回路）を必要としないから
、非常に広帯域の伝送特性を有している。
応じた正及び負の振巾変調パルスが交互に生ずる様ない
わゆる二重平衡変調方式を採用したものが知られている
。この方式は、トランス１次側の復調部において整流平
滑回路（即ち、キャリア抑圧回路）を必要としないから
、非常に広帯域の伝送特性を有している。
パルス変調器としては、キャリアパルスで駆動されるス
イッチ変調回路が用いられる。この変調回路をＩＣ化す
る場合、スイッチ素子としてはバイポーラ又は電界効果
形のトランジスタが主として用いられている。
イッチ変調回路が用いられる。この変調回路をＩＣ化す
る場合、スイッチ素子としてはバイポーラ又は電界効果
形のトランジスタが主として用いられている。
上述のようにトランジスタを変調回路のスイッチ素子と
して用いた場合、そのオン抵抗が数百Ωあるので、絶縁
トランスの１次側のインダクタンス分とＬ Ｒ時定数回
路を形成する。このため伝送信号の立上り及び立下りに
波形のなまりが生じ、復調器において、正極性部分をそ
のまま出力し且つ負極性部分を正極性に反転して出力す
る復調処理（折返し）を行うと、このなまった部分にお
いて信号が不連続となってヒゲ状のキャリアノイズ（キ
ャリアリーク）が発生する。従ってこのキャリアリーク
を抑圧するローパスフィルタを復調器出力に付加しなけ
ればならないが、これによって周波数応答が遅くなり、
伝送帯域が狭くなる上、伝送精度（リニアリティ）が悪
化する。
して用いた場合、そのオン抵抗が数百Ωあるので、絶縁
トランスの１次側のインダクタンス分とＬ Ｒ時定数回
路を形成する。このため伝送信号の立上り及び立下りに
波形のなまりが生じ、復調器において、正極性部分をそ
のまま出力し且つ負極性部分を正極性に反転して出力す
る復調処理（折返し）を行うと、このなまった部分にお
いて信号が不連続となってヒゲ状のキャリアノイズ（キ
ャリアリーク）が発生する。従ってこのキャリアリーク
を抑圧するローパスフィルタを復調器出力に付加しなけ
ればならないが、これによって周波数応答が遅くなり、
伝送帯域が狭くなる上、伝送精度（リニアリティ）が悪
化する。
本発明による絶縁増巾器は、絶縁トランス３と、その入
力側の平衡変調器２と、出力側の復調器４と、上記変調
器２及び復調器４に与えられるキャリアクロック（ＣＫ
）の立上り及び立下りに同期して上記復調器４の出力の
所定期間をホールドして出力を導出するキャリアノイズ
のデグリッチ回路８とを具備させたものである。
力側の平衡変調器２と、出力側の復調器４と、上記変調
器２及び復調器４に与えられるキャリアクロック（ＣＫ
）の立上り及び立下りに同期して上記復調器４の出力の
所定期間をホールドして出力を導出するキャリアノイズ
のデグリッチ回路８とを具備させたものである。
このように構成することにより、ローパスフィルタを用
いずに復調出力に生じるヒゲ状のキャリアノイズを除去
することができ、従って伝送帯域を広くすることができ
る。
いずに復調出力に生じるヒゲ状のキャリアノイズを除去
することができ、従って伝送帯域を広くすることができ
る。
第１図は本発明による絶縁増巾器の第１の実施例を示し
、第２図及び第３図はその動作波形図である。第２図Ａ
に示すような信号源出力のアナログ信号は第１図の入力
端子ｌから平衡変調器２に供給され、第２図Ｂに示すキ
ャリアクロックに基いて第２図Ｃの如くに二重平衡変調
されて、絶縁トランス３の一次巻線３Ｐに導出される。
、第２図及び第３図はその動作波形図である。第２図Ａ
に示すような信号源出力のアナログ信号は第１図の入力
端子ｌから平衡変調器２に供給され、第２図Ｂに示すキ
ャリアクロックに基いて第２図Ｃの如くに二重平衡変調
されて、絶縁トランス３の一次巻線３Ｐに導出される。
絶縁トランス３の二次＠線３Ｓに生じた伝送出力（第３
図Ｂ）は、復調器４に入力され、第３図Ｃの如く正極性
出力Ｓ、はそのままで負極性出力ＳＮは正側に折返され
て、第２出力端子５に導出される。なお変調器２及び復
調器４には共通のキャリアクロックＣＫが分配トランス
６を通じて与えられる。
図Ｂ）は、復調器４に入力され、第３図Ｃの如く正極性
出力Ｓ、はそのままで負極性出力ＳＮは正側に折返され
て、第２出力端子５に導出される。なお変調器２及び復
調器４には共通のキャリアクロックＣＫが分配トランス
６を通じて与えられる。
変調器２及び復調器４には、電界効果トランジスタなど
のスイッチ素子を用いたスイッチ変調器及び復調器が用
いられる。能動スイッチ素子のオン抵抗は通常数百Ωあ
るので、トランス３の一次巻線３Ｐのインダクタンス分
とオン抵抗とによってＬ Ｒ時定数回路が形成され、ト
ランス３の二次巻線３Ｓから得られる出力の立上り及び
立下りには、第３図Ｂのように微少の時間遅れ（なまり
）が生じる。このようなトランス出力を復調（折返し処
理）すると、第３図Ｃのようなヒゲ状のキャリアリーク
Ｃａがキャリアクロックの立上り及び立下りにおいて生
じる。
のスイッチ素子を用いたスイッチ変調器及び復調器が用
いられる。能動スイッチ素子のオン抵抗は通常数百Ωあ
るので、トランス３の一次巻線３Ｐのインダクタンス分
とオン抵抗とによってＬ Ｒ時定数回路が形成され、ト
ランス３の二次巻線３Ｓから得られる出力の立上り及び
立下りには、第３図Ｂのように微少の時間遅れ（なまり
）が生じる。このようなトランス出力を復調（折返し処
理）すると、第３図Ｃのようなヒゲ状のキャリアリーク
Ｃａがキャリアクロックの立上り及び立下りにおいて生
じる。
第１図の復調器４の出力には、上記キャリアリークＣａ
を抑圧するためのデグリッチ回路８が付加されている。
を抑圧するためのデグリッチ回路８が付加されている。
このデグリッチ回路８は、復調器４の出力と第１出力端
子９との間に介在されたサンプルボールドスイッチ用の
ＦＥＴｌ０及びＦＥＴ１０の出力とコモンラインＣ０Ｍ
２との間に結合されたホールド用コンデンサＣ１を備え
ている。
子９との間に介在されたサンプルボールドスイッチ用の
ＦＥＴｌ０及びＦＥＴ１０の出力とコモンラインＣ０Ｍ
２との間に結合されたホールド用コンデンサＣ１を備え
ている。
ＦＥＴｌ０はサンプルホールドパルスを発生するパルス
発生回路１１によってキャリアクロックの立上り及び立
下りごとに所定期間オフ制御される。
発生回路１１によってキャリアクロックの立上り及び立
下りごとに所定期間オフ制御される。
パルス発生回路１１はＦＥＴｌ０のゲートと負電源との
間にコレクターエミッタが結合された１ヘランジスタ１
２を備え、そのベースにはコンデンサＣ３及び抵抗Ｒ３
から成る第１の微分回路を通じてキャリアクロックＣＫ
が与えられる。トランジスタ１２は通常はオフで、ＦＥ
Ｔｌ０のゲートには抵抗Ｒ２をを通じて正極性の復調出
力信号が与えられているのでＦＥＴｌ０はオン状態とな
っていて、復調出力信号は第２出力端子９に導出されて
いる。
間にコレクターエミッタが結合された１ヘランジスタ１
２を備え、そのベースにはコンデンサＣ３及び抵抗Ｒ３
から成る第１の微分回路を通じてキャリアクロックＣＫ
が与えられる。トランジスタ１２は通常はオフで、ＦＥ
Ｔｌ０のゲートには抵抗Ｒ２をを通じて正極性の復調出
力信号が与えられているのでＦＥＴｌ０はオン状態とな
っていて、復調出力信号は第２出力端子９に導出されて
いる。
キャリアクロックの立上りでは、コンデンサＣ３及び抵
抗Ｒ３の微分回路の時定数で定まる期間においてトラン
ジスタ１２のベースに正極性の微分パルスが与えられて
このトランジスタがオンとなり、これによって第３図り
に示す負極性のホールドパルスＳＨＩがＦＥＴｌ０のゲ
ートが加わり、ＦＥＴｌ０がオフとなる。従ってホール
ドコンデンサＣＩに蓄積された前値情報が第３図Ｃの点
線ａの如くに出力端子９に導出される。
抗Ｒ３の微分回路の時定数で定まる期間においてトラン
ジスタ１２のベースに正極性の微分パルスが与えられて
このトランジスタがオンとなり、これによって第３図り
に示す負極性のホールドパルスＳＨＩがＦＥＴｌ０のゲ
ートが加わり、ＦＥＴｌ０がオフとなる。従ってホール
ドコンデンサＣＩに蓄積された前値情報が第３図Ｃの点
線ａの如くに出力端子９に導出される。
またパルス発生回路１１は、ＦＥＴｌ０のゲートに結合
されたスイッチング用ダイオード１３を備え、このダイ
オード１３のカソードにはコンデンサＣ２及び抵抗Ｒ１
から成る第２の微分回路を通じてキャリアクロックが与
えられる。キャリアクロックの立下りでは、コンデンサ
Ｃ２及び抵抗Ｒ１の時定数で定まる期間においてダイオ
ード１３のカソードに負極性の微分パルスが与えられて
このダイオードがオンとなり、これによって第３図りに
示す負極性のホールドパルスＳＨ２がＦＥＴｌ０のゲー
トに加わり、ＦＥＴｌ０がオフとなる。従ってホールド
コンデンサＣ１に蓄えられた前値情報が第３図Ｃの点線
すの如くに出力端子９に導出される。
されたスイッチング用ダイオード１３を備え、このダイ
オード１３のカソードにはコンデンサＣ２及び抵抗Ｒ１
から成る第２の微分回路を通じてキャリアクロックが与
えられる。キャリアクロックの立下りでは、コンデンサ
Ｃ２及び抵抗Ｒ１の時定数で定まる期間においてダイオ
ード１３のカソードに負極性の微分パルスが与えられて
このダイオードがオンとなり、これによって第３図りに
示す負極性のホールドパルスＳＨ２がＦＥＴｌ０のゲー
トに加わり、ＦＥＴｌ０がオフとなる。従ってホールド
コンデンサＣ１に蓄えられた前値情報が第３図Ｃの点線
すの如くに出力端子９に導出される。
この結果、キャリアノイズを除去した出力が端子９から
得られる。なおホールドパルスＳＨＩ、Ｓ Ｈ２の巾（
ホールド区間）は伝送系の特性（ヒゲ状キャリアノイズ
の巾）に応じて１〜数μｓｅｃの巾に設定する。このホ
ールドパルスの巾は微分回路Ｃ３、Ｒ３及びＣ２、Ｒ１
によって定まる。
得られる。なおホールドパルスＳＨＩ、Ｓ Ｈ２の巾（
ホールド区間）は伝送系の特性（ヒゲ状キャリアノイズ
の巾）に応じて１〜数μｓｅｃの巾に設定する。このホ
ールドパルスの巾は微分回路Ｃ３、Ｒ３及びＣ２、Ｒ１
によって定まる。
またサンプルホールドコンデンサＣ１の容量は、次段回
路の入力インピーダンスに応じて上記のホールド区間を
カバーし得る十分な時定数を与える容量とする。通常は
数百〜千数百ＰＦでよい。ＦＥＴｌ０がオンになってい
る非ホールド時（サンプル時）では、コンデンサＣＩの
放電時定数は非常に小さく、従って時定数の大きいロー
パスフィルタが形成されることはなく、十分な伝送帯域
が得られる。
路の入力インピーダンスに応じて上記のホールド区間を
カバーし得る十分な時定数を与える容量とする。通常は
数百〜千数百ＰＦでよい。ＦＥＴｌ０がオンになってい
る非ホールド時（サンプル時）では、コンデンサＣＩの
放電時定数は非常に小さく、従って時定数の大きいロー
パスフィルタが形成されることはなく、十分な伝送帯域
が得られる。
サンプルホールドスイッチ用のＦＥＴｌ０のゲートには
ＭＰＸ （マルチフレックス）周端子１４に結合されて
いて、この端子１４にマルチフレックス用（信号分配用
）のセレクト信号を与えることにより、ＦＥＴｌ０をマ
ルチフレックス用スイッチとして動作させることができ
る。このマルチフレックスモードでは、第１図に示す絶
縁増巾器が多重並列で用いられ、夫々の第１出力端子９
が共通に結合される。そして選択された１つの絶縁増巾
器のＭＰＸ用端子１４に高レベル信号を与えるか又はオ
ーブンにすると、ＦＥＴｌ０がオンとなり、この選択さ
れた絶縁増巾器の出力が共通ラインに導出される。この
とき上述のデグリッチ回路８が動作する。またこの端子
１４に結合される制御ラインを負にすれば、ＦＥＴｌ０
が強制オフとなり、そのチャンネルは非選択となる。
ＭＰＸ （マルチフレックス）周端子１４に結合されて
いて、この端子１４にマルチフレックス用（信号分配用
）のセレクト信号を与えることにより、ＦＥＴｌ０をマ
ルチフレックス用スイッチとして動作させることができ
る。このマルチフレックスモードでは、第１図に示す絶
縁増巾器が多重並列で用いられ、夫々の第１出力端子９
が共通に結合される。そして選択された１つの絶縁増巾
器のＭＰＸ用端子１４に高レベル信号を与えるか又はオ
ーブンにすると、ＦＥＴｌ０がオンとなり、この選択さ
れた絶縁増巾器の出力が共通ラインに導出される。この
とき上述のデグリッチ回路８が動作する。またこの端子
１４に結合される制御ラインを負にすれば、ＦＥＴｌ０
が強制オフとなり、そのチャンネルは非選択となる。
本発明は上述の如く、平衡変調の復調出力に生じるキャ
リアノイズをサンプルホールドによって抑圧するように
したから、ローパスフィルタでもってキャリアノイズを
除去する必要が無く、従って伝送信号の高域が劣化しな
いので、広帯域の伝送特性及び低歪で高精度の伝送特性
が得られる。
リアノイズをサンプルホールドによって抑圧するように
したから、ローパスフィルタでもってキャリアノイズを
除去する必要が無く、従って伝送信号の高域が劣化しな
いので、広帯域の伝送特性及び低歪で高精度の伝送特性
が得られる。
第１図は本発明の絶縁増巾器の一実施例を示す回路図、
第２図及び第３図はその動作を説明する波形図である。 なお図面に用いられた符号において、 ｉ −−−−−−−−〜−−−・−−−−−一入力端子
２ ＝−−−−−−−−−−−−−−−−−一平衡変調
器３−−−−−−−−−・−一−−−−−−−−絶縁ト
ランス４−−−−−−−−−・−・−・−復調器ｇ−−
−−−−−−−−−−−−−−−−−デグリッチ回路１
０へ−−−−−−−−−−−−−−−−−Ｆ Ｅ Ｔｉ
１−・−一一−−−−−−−−−−−−−パルス発生回
路１２−−−−−−−・−ｍ−−〜−−−−−−）ラン
ジスタ１３・＝−一一−−−−−−−−・・・−ダイオ
ードＣＩ・−−−一−−−−−−−−−−−−−−ホー
ルドコンデンサＣ３、Ｒ３−−−−−−−−−−一第１
微分回路Ｃ２、Ｒ１−−−−−−・−第２微分回路であ
る。
第２図及び第３図はその動作を説明する波形図である。 なお図面に用いられた符号において、 ｉ −−−−−−−−〜−−−・−−−−−一入力端子
２ ＝−−−−−−−−−−−−−−−−−一平衡変調
器３−−−−−−−−−・−一−−−−−−−−絶縁ト
ランス４−−−−−−−−−・−・−・−復調器ｇ−−
−−−−−−−−−−−−−−−−−デグリッチ回路１
０へ−−−−−−−−−−−−−−−−−Ｆ Ｅ Ｔｉ
１−・−一一−−−−−−−−−−−−−パルス発生回
路１２−−−−−−−・−ｍ−−〜−−−−−−）ラン
ジスタ１３・＝−一一−−−−−−−−・・・−ダイオ
ードＣＩ・−−−一−−−−−−−−−−−−−−ホー
ルドコンデンサＣ３、Ｒ３−−−−−−−−−−一第１
微分回路Ｃ２、Ｒ１−−−−−−・−第２微分回路であ
る。
Claims (1)
- 【特許請求の範囲】 １、絶縁トランスと、その入力側の平衡変調器と、出力
側の復調器と、上記変調器及び復調器に与えられるキャ
リアクロックの立上り及び立下りに同期して上記復調器
出力の所定期間をホールドして出力を導出するキャリア
ノイズのデグリッチ回路とを具備する絶縁増巾器。 ２、上記デグリッチ回路は、上記復調器の出力に直列結
合されたサンプルホールドスイッチ及びこのスイッチの
出力に結合されたホールドコンデンサと、上記サンプル
ホールドスイッチをオンオフするためのサンプルホール
ドパルスを発生するパルス発生回路とを具備し、上記パ
ルス発生回路は、上記キャリアパルスの立上り及び立下
りに応答して上記サンプルホールドスイッチを所定期間
オフにするパルスを発生し、上記オフ期間には上記サン
プルホールドコンデンサに蓄えられた前値情報が導出さ
れるようにした特許請求の範囲第１項に記載の絶縁増巾
器。 ３、上記サンプルホールドスイッチは上記復調器の出力
にドレイン−ソースが直列結合されたＦＥＴを備え、上
記パルス発生器は、上記キャリアクロックの立上り位置
において正極性微分パルスを発生する第１の微分回路と
、この第１の微分回路の出力に応答してオンとなって上
記ＦＥＴをオフさせるためのホールドパルスを導出する
第１のスイッチ素子と、上記キャリアクロックの立下り
位置において負極性微分パルスを発生する第２の微分回
路と、この第２の微分回路の出力に応答してオンとなっ
て上記ＦＥＴをオフさせるためのホールドパルスを導出
する第２のスイッチ素子とを夫々具備することを特徴と
する特許請求の範囲第２項に記載の絶縁増巾器。 ４、上記第１のスイッチ素子をトランジスタで構成し、
キャリアクロックの立上りにおける上記正極性微分パル
スでもってこのトランジスタをオンさせて、上記ＦＥＴ
のゲートを所定期間オフバイアスさせるようにすると共
に、上記第２のスイッチ素子をダイオードで構成し、キ
ャリアクロックの立下りにおける上記負極性微分パルス
でもってこのダイオードをオンさせて上記ＦＥＴのゲー
トを所定期間オフバイアスさせるようにしたことを特徴
とする特許請求の範囲第３項に記載の絶縁増巾器。 ５、上記ＦＥＴをマルチフレックス用スイッチとして用
いるために上記ＦＥＴのゲートに連らなる制御入力端子
を設けたことを特徴とする特許請求の範囲第４項に記載
の絶縁増巾器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59168190A JPS6146604A (ja) | 1984-08-10 | 1984-08-10 | 絶縁増巾器 |
| US06/736,653 US4608541A (en) | 1984-08-10 | 1985-05-21 | Isolation amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59168190A JPS6146604A (ja) | 1984-08-10 | 1984-08-10 | 絶縁増巾器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6146604A true JPS6146604A (ja) | 1986-03-06 |
| JPH0370929B2 JPH0370929B2 (ja) | 1991-11-11 |
Family
ID=15863451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59168190A Granted JPS6146604A (ja) | 1984-08-10 | 1984-08-10 | 絶縁増巾器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6146604A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105766A (ja) * | 1988-10-14 | 1990-04-18 | Murata Mfg Co Ltd | 電磁結合装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4966336U (ja) * | 1972-09-25 | 1974-06-10 |
-
1984
- 1984-08-10 JP JP59168190A patent/JPS6146604A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4966336U (ja) * | 1972-09-25 | 1974-06-10 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105766A (ja) * | 1988-10-14 | 1990-04-18 | Murata Mfg Co Ltd | 電磁結合装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0370929B2 (ja) | 1991-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4608541A (en) | Isolation amplifier | |
| US4801823A (en) | Sample hold circuit | |
| US4887047A (en) | Current sense amplifier with low, nonlinear input impedance and high degree of signal amplification linearity | |
| US3562673A (en) | Pulse width modulation to amplitude modulation conversion circuit which minimizes the effects of aging and temperature drift | |
| JPS6146604A (ja) | 絶縁増巾器 | |
| US4140928A (en) | Monostable multivibrator | |
| JPS5929005B2 (ja) | 多点入力切換装置 | |
| US3691470A (en) | Chopper amplifier | |
| US6590379B2 (en) | Apparatus for detecting the envelope of an input signal | |
| JPH02503252A (ja) | 高電圧増幅器 | |
| SU1462461A1 (ru) | Демодул тор-модул тор | |
| JP3912124B2 (ja) | 復調回路 | |
| JPH06120747A (ja) | 差動増幅器 | |
| SU1376236A1 (ru) | Усилитель | |
| JP3169721B2 (ja) | 関数発生回路 | |
| SU1376228A1 (ru) | Преобразователь частоты | |
| US4471315A (en) | Differential amplifier circuit | |
| US5103389A (en) | Frequency range of analog converter by means of external rectifier | |
| KR860001704B1 (ko) | 스위칭 제어회로 | |
| JPH0349460Y2 (ja) | ||
| JPH0413858Y2 (ja) | ||
| JPH02231804A (ja) | 最大値・最小値選択回路 | |
| JPH0572127B2 (ja) | ||
| JPS6215917A (ja) | 高速コンパレ−タ | |
| JPS6085411U (ja) | Ｒｆ信号検波出力の振幅周波数特性補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |