JPS6146836B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はデータ端末等に使用される文字・図形
等の表示方式に関する。

近年データ端末等に文字や図形等の表示を行な
わせ利用者の便宜を図つているものが多い。この
ような文字表示装置は、大量文字表示化、機能の
高等化および高速処理化の一途を歩んでいる。バ
ツフアメモリを利用してその記憶情報をブラウン
管に表示させるような場合には、毎秒40〜60画面
分のデータ転送を行なわなければならないので画
面制御に要する処理時間の短縮が重要なポイント
となつている。さらに、データ通信の情報伝送速
度の高速化およびターミナルのインテリジエント
化に伴い処理時間の短縮が一層重要になつてく
る。文字表示装置の処理時間は、画面制御に関す
る処理時間が大きく比率を占めるので、画面制御
に関する処理時間を短縮することが非常に重要で
ある。一方、データ端末等における文字表示装置
には、サービス機能面から画面上下移動機能（ス
クロールアツプ／ダウン機能）が要求されること
が多い。スクロールアツプとは、第１図左側に示
したような表示画面を一行ずつ上方向に移動させ
て同図右側に示したような表示画面にすることで
あり、最下端の行には同図右側に示したように前
の画面の最上段の行が表示される場合と、全く新
らしい表示がされる場合とがある。一方、スクロ
ールダウンとは、下方向に移動して上述と反対の
動作を行なうことである。また、この他に表示画
面を複数の区画に分割して別の情報を表示させる
機能が要求されることもある。このように、バツ
フアメモリの記憶順序と異なつた順序で画面表示
を行う場合には、従来例えば第２図に示すように
バツフアメモリの記憶領域Ｂの最終ページの後半
に記憶されている情報と第一頁の前半に記憶され
ている情報の順序を入れかえて、表示メモリ領域
Ｍ上に記憶させた後、該表示メモリ領域Ｍ上の記
憶情報を高速で表示装置へ転送して表示画面Ｄに
所期の表示を行つている。上述の記憶内容の順序
位置の変換および転送等を行なうために、第３図
に示す方式が用いられている。すなわち、バツフ
アメモリ１の記憶情報はソフトウエア処理によつ
て表示メモリ２に転送されて記憶位置順序が変換
され、表示画面に表示しようとする順序位置に記
憶される。表示メモリ２の記憶情報は、ダイレク
ト・メモリ・アクセス（DMA）制御回路３の制
御によつて高速で記憶順番通りに送出され、表示
制御回路４でブラウン管の駆動信号に変換され
る。表示制御回路４はまたDMA制御回路３の起
動停止等を制御している。ところが、上述のよう
にバツフアメモリ１から表示メモリ２への情報転
送はソフトウエア処理で行なわれているので、一
画面分の情報を転送するためには下式で算出され
る時間Taを必要とする。

Ta＝Tcy×St×Ne×Ｎ_L ただし、Tey；cpuの最小動作周期 St；一キヤラクタ転送に必要となるソフトウエ
アの実行ステツプ数（ステート数） Ne；一行当りの表示文字数 Ｍ_L；一画面当りの表示行数 また、上述の情報転送は表示内容が変化するた
びに行なう必要がある。表示内容の変化はデータ
入力時やデータ受信時等に頻発するので、このよ
うな転送に要する時間は大きい。さらに、データ
通信速度の高速化に伴い表示制御に割当てられる
処理時間が減少し、入力データの変化に追従でき
なくなる。表示メモリ２から表示制御回路４への
情報送出は、DMA制御回路３の指示に従つて迅
速に行なうことができる。しかし、このような
DMA転送は一画面分の情報転送を単純に繰り返
して行なうだけであるため、表示画面と表示メモ
リの情報配列位置は必然的に一致しなければなら
ない。また、バツフアメモリ１は、一画面分以上
の情報を、例えば、数ページにわたつて記憶する
メモリで構成され、このメモリ内の情報は一般に
は表示メモリへのデータ転送が容易なように配列
されている。しかし、バツフアメモリの終りの部
分と初めの部分にまたがつて表示させる場合があ
るため表示メモリ２を介在させる必要があり、前
述したようにバツフアメモリ１から表示メモリ２
への情報転送が必要とされ、前述のような欠点を
生じる。

本発明の目的は上述の従来の欠点を解決しソフ
トウエア処理による画面制御の処理時間を短縮す
ることができる表示方式を提供することにある。

本発明の表示方式は、上述の目的を達成するた
めに、一画面分以上の情報を記憶させるためのバ
ツフアメモリと、複数のDMA制御回路と、前記
DMA制御回路に転送データの開始アドレスと転
送データ数および動作開始の順序を指示するため
の表示制御回路とを備え、前記複数のDMA制御
回路は前記表示制御回路に指定された順序でそれ
ぞれ指定された開始アドレスから順次指定データ
数だけアドレス指定信号を送出して前記バツフア
メモリから指定位置の記憶データを送出させるよ
うにしたことを特徴とする。

次に本発明を図面を参照して詳細に説明する。
本実施例ではバツフアメモリのデータを表示メモ
リを介さずに直接表示制御回路へ転送するように
してある。第４図は本発明の一実施例を示すブロ
ツク図であり、一画面分以上の情報が記憶されて
いるバツフアメモリ１と、バツフアメモリ１にア
ドレス指示を与えるDMA制御回路３１および３
２と、DMA制御回路３１および３２に開始アド
レスと転送データ数および動作順序を設定してそ
れらの動作を制御し、かつ前記バツフアメモリ１
から送出されたデータを図示されないブラウン管
の駆動信号に変換する表示制御回路４とから構成
されている。前述の従来例で使用された表示メモ
リ２は使用されていない。バツフアメモリ１は数
ページ分のメモリを有し、該一ページ分は一画面
分のデータを記憶する容量をもつている。また、
このバツフアメモリ１には画面に表示すべき情報
が順番に入力されている。ただし開始位置は一致
しているわけではない。DMA制御回路３１およ
び３２は、それぞれ図示されないレジスタを有
し、表示制御回路４がそれぞれに指示する転送開
始アドレスと転送データ数と優先順位とを格納し
ておく。そして、表示制御回路４からのDMA要
求信号に応答して優先順位の高い方、例えば
DMA制御回路３１から動作を開始させ指定され
た開始アドレスから順次１ずつ加算されたアドレ
ス指定信号を指定されたデータ数だけ送出する。
指定データ数のアドレス指定が終ると、優先順位
をDMA制御回路３２に渡し、DMA制御回路３２
は上述と同様の動作を行なう。DMA制御回路３
１と３２は交互にくり返し上記動作を行なう。バ
ツフアメモリ１は上述のDMA制御回路３１又は
３２によつて指定された記憶位置のデータを順次
送出し、送出データは表示制御回路４に送られて
ブラウン管駆動信号に変換されて図示されないブ
ラウン管に文字表示される。

本実施例によるバツフアメモリ１の記憶領域Ｂ
上のデータ記憶位置と表示画面Ｄ上の表示位置と
の関係の一例を第５図に示す。この例では、バツ
フアメモリ１の記憶領域Ｂのうち最終ページの後
半に記憶された文字情報が表示画面Ｄの上半分
に文字表示され、記憶領域Ｂのうち第一ページ前
半に記憶された文字情報が表示画面Ｄの下半分
に文字表示されている。この場合の表示制御回路
４からのDMA要求信号とDMA制御回路３１およ
び３２からのアドレス指定信号送出状態のタイム
チヤートを第６図に示す。DMA要求信号に応答
して、DMA制御回路３１の指定アドレスは文字
情報の最初のアドレスから開始し文字情報の
最後のアドレス、すなわち、最終ページの最後の
アドレスまで進み、そのあとDMA制御回路３２
の指定アドレスが前記文字情報の最初のアドレ
ス、すなわち、第一ページの最初のアドレスから
開始して文字情報の最後のアドレスまで進んで
いる。ここでDMA要求信号がオフになると、
DMA転送は停止する。DMA要求信号が続けば上
述のアドレス指定信号はくり返して送出されるこ
とになる。このようにして、第５図の表示画面Ｄ
に示したような文字表示がなされるのである。

次に本発明の他の実施例について第７図を参照
して説明する。この実施例は、ｎ個のDMA制御
回路３１〜３ｎを備えているが、それぞれの
DMA制御回路については前述の場合と同様であ
る。すなわち、表示画面４に表示すべき情報を３
区画又はｎ区画に分割し、それぞれの区画に対応
するバツフアメモリ１の開始アドレスと表示すべ
きデータ数およびDMA動作の優先順位を前記そ
れぞれのDMA制御回路３１〜３ｎに格納させて
おく。各DMA制御回路は表示制御回路４からの
DMA要求信号に応答して優先順位の高いものか
ら動作し一つのDMA制御回路の動作が完了する
と次の優先順位のDMA制御回路の動作に移る。
このようにして、任意の表示区画に分割して任意
の順序で画面上に文字表示させることができる。
表示画面内にインジケータ（状態表示）エリア等
を設けた場合等に便宜である。上述の各DMA制
御回路の優先順位を予め設定せずに、その都度表
示制御回路４からの指令によつて次のDMA制御
回路の動作を開始させるように構成することも可
能である。また、表示の途中において、任意の区
画の表示を別の新しい文字表示に変えることも可
能である。近年、数チヤンネルのDMA制御回路
を内蔵する集積回路は容易に得られるので、上述
の実施は容易であり、また各種の変形も可能であ
る。

以上のように、本発明においては、複数の
DMA制御回路を切替えて動作させ、バツフアメ
モリの任意の位置から任意のデータ数を任意の優
先順序で直接送出させるように構成されているた
め、ソフトウエアは簡略化され、ソフトウエア処
理による画面制御の処理時間は大巾に削減でき
る。また従来使用されていた表示メモリを使用し
ないのでメモリ容量を減少させることができる。

【図面の簡単な説明】

第１図はスクロールアツプを説明するための図
第２図は従来例の情報記憶位置の一例を示す図、
第３図は従来の表示方式を示すブロツク図、第４
図は本発明の一実施例を示すブロツク図、第５図
は第４図の実施例の情報記憶位置の一例を示す図
第６図はDMA要求信号および各DMA制御回路の
アドレス指定信号のタイムチヤートおよび第７図
は本発明の他の実施例を示すブロツク図である。 図において、１…バツフアメモリ、２…表示メ
モリ、３…DMA制御回路、４…表示制御回路、
３１，３２，…，３ｎ…DMA制御回路、Ｂ…バ
ツフアメモリ領域、Ｍ…表示メモリ領域、Ｄ…表
示画面。

Claims (1)

【特許請求の範囲】
1. １ 一画面分以上の情報を記憶させるためのバツ
   フアメモリと、複数のダイレクト・メモリ・アク
   セス制御回路と、前記ダイレクト・メモリ・アク
   セス制御回路に転送データの開始アドレスと前記
   転送データ数および動作開始の順序を指示するた
   めの表示制御回路とを備え、前記複数のダイレク
   ト・メモリ・アクセス制御回路は前記表示制御回
   路に指定された順序にしたがつてそれぞれ指定さ
   れた開始アドレスから順次指定データ数だけアド
   レス指定信号を送出して前記バツフアメモリから
   指定位置の記憶データを送出させるようにしたこ
   とを特徴とする表示方式。