JPS6147627A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6147627A JPS6147627A JP59169446A JP16944684A JPS6147627A JP S6147627 A JPS6147627 A JP S6147627A JP 59169446 A JP59169446 A JP 59169446A JP 16944684 A JP16944684 A JP 16944684A JP S6147627 A JPS6147627 A JP S6147627A
- Authority
- JP
- Japan
- Prior art keywords
- island
- silicon
- energy beam
- semiconductor
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
- H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
- H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置、特に、高集積、高速の高性能な完
全絶縁分離された半導体集積回路即ちＳ ＯＩ （Ｓｅ
ｍ１ｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎ５ｕｌａｔｅｒ
）デバイス用基体の製造方法に関するものである。
全絶縁分離された半導体集積回路即ちＳ ＯＩ （Ｓｅ
ｍ１ｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎ５ｕｌａｔｅｒ
）デバイス用基体の製造方法に関するものである。
従来例の構成とその問題点
従来より高密度、高速の高性能半導体装置の実現を目脂
して、ＳＯＩデバイスの開発が活発に行われている。Ｓ
ＯＩデバイスを作成する上で最も基本的な技術として、
絶縁基体上に単結晶半導体層を形成するいわゆる単結晶
化技術がある。前記単結晶化技術の中で、絶縁基体上に
絶縁物で囲まれた非単結晶半導体の島にレーザビームや
電子ビームなどのエネルギービームを照射して、前記島
状の非単結晶半導体を溶融し再結晶化する技術は比較的
単結晶の半導体層を得やすい技術であることが知られて
いる。
して、ＳＯＩデバイスの開発が活発に行われている。Ｓ
ＯＩデバイスを作成する上で最も基本的な技術として、
絶縁基体上に単結晶半導体層を形成するいわゆる単結晶
化技術がある。前記単結晶化技術の中で、絶縁基体上に
絶縁物で囲まれた非単結晶半導体の島にレーザビームや
電子ビームなどのエネルギービームを照射して、前記島
状の非単結晶半導体を溶融し再結晶化する技術は比較的
単結晶の半導体層を得やすい技術であることが知られて
いる。
しかしながら上記の如く、島構造半導体層を溶融再結晶
化する方法においては、単結晶化島の面方位を制御して
形成することは困難であった。
化する方法においては、単結晶化島の面方位を制御して
形成することは困難であった。
発明の目的
本発明は、非単結晶半導体層をエネルギービームの照射
により溶融再結晶化する方法において、単結晶化し易い
島構造を用い、しかも形成された単結晶化島の面方位を
制御して形成する方法であり、所望の面方位の揃った単
結晶化半導体層を得ることができる方法である。
により溶融再結晶化する方法において、単結晶化し易い
島構造を用い、しかも形成された単結晶化島の面方位を
制御して形成する方法であり、所望の面方位の揃った単
結晶化半導体層を得ることができる方法である。
発明の構成
本発明は、半導体基板上の絶縁物に形成された１ 島状
の非単結晶半導体層をレーザなどのエネルギービームの
照射により溶融再結晶化させる方法において、島の平面
形状のうちの一部にエネルギービームよシも巾の狭い狭
部を設けることにより、ビーム走査に従って結晶成長が
進行していくとき、ビーム入射側の部分でできたいくつ
かの結晶粒が互いに衝突して結晶粒界を形成していくが
、上記狭部において多数の結晶粒の成長が停止し、殆ん
ど一つの結晶粒だけが成長し、その後の島部分が溶融再
結晶化するとき、上記残った一つの結晶粒が結晶種にな
って、ビーム走査方向の狭部よりうしろの部分の島は殆
んど完全に近い単結晶島を得る方法である。この時、単
結晶化島の結晶面方位を、非単結晶半導体島を形成する
ために堆積された非単結晶半導体層の堆積条件による面
方位異方性を利用して、所望の面方位とするものである
。
の非単結晶半導体層をレーザなどのエネルギービームの
照射により溶融再結晶化させる方法において、島の平面
形状のうちの一部にエネルギービームよシも巾の狭い狭
部を設けることにより、ビーム走査に従って結晶成長が
進行していくとき、ビーム入射側の部分でできたいくつ
かの結晶粒が互いに衝突して結晶粒界を形成していくが
、上記狭部において多数の結晶粒の成長が停止し、殆ん
ど一つの結晶粒だけが成長し、その後の島部分が溶融再
結晶化するとき、上記残った一つの結晶粒が結晶種にな
って、ビーム走査方向の狭部よりうしろの部分の島は殆
んど完全に近い単結晶島を得る方法である。この時、単
結晶化島の結晶面方位を、非単結晶半導体島を形成する
ために堆積された非単結晶半導体層の堆積条件による面
方位異方性を利用して、所望の面方位とするものである
。
実施例の説明
本発明の一実施例を図面に基づき説明する。第１図の（
ａ）は本発明の一実施例における島構造シリコン３の平
面図である。ｘ−ｘ’間の断面図が、第１図の（ｂ）に
示しである。半導体基板たとえばシリコンウェハ１上に
絶縁膜たとえば５１０２２を形成したのち、非単結晶半
導体たとえば多結晶シリコン島３を５１０２２等の絶縁
物に囲まれた構造で形成する。上記多結晶シリコン島３
の平面形状は、巾の広い部分Ａ、Ｃに狭まれた巾の狭い
狭部Ｂを有している。
ａ）は本発明の一実施例における島構造シリコン３の平
面図である。ｘ−ｘ’間の断面図が、第１図の（ｂ）に
示しである。半導体基板たとえばシリコンウェハ１上に
絶縁膜たとえば５１０２２を形成したのち、非単結晶半
導体たとえば多結晶シリコン島３を５１０２２等の絶縁
物に囲まれた構造で形成する。上記多結晶シリコン島３
の平面形状は、巾の広い部分Ａ、Ｃに狭まれた巾の狭い
狭部Ｂを有している。
かくして得られたシリコン島３にエネルギービームｆｃ
トエハアルゴンＣＷレーザヲ、パワー５〜１０Ｗ、走査
速度１００ｍｍ ／ ｓｅｃで照射して再結晶化させる
。レーザ照射による再結晶化の状態を第１図の（Ｃ）に
模式的に示す。ビーム径が少くともレーザビームを走査
する方向に対するシリコン島３の狭部Ｂの巾より大きく
なるように設定し、シリコン島３のＡの部分からＢを通
ってＣに向ってレーザービームＬを走査する。なお、こ
の実施例ではビームＬの径はＡ、Ｃの部分よりも大きい
ものを用いている。レーザ照射後高３のシリコンはレー
ザビームＬの走査に従って溶融し再結晶化する。このと
き、レーザビームＬがはじめに照射されるシリコン島３
のＡの部分では、必ずしも単結晶とはならず、いくつか
の結晶粒となる。しかるに、シリコン島のＢの部分では
、Ａの部分で生じた複数個の結晶粒が狭くなった島の周
囲のＳ ｉ ０部界面詠突し、殆んどの結晶粒の成長が
止まシ、成長して伸びていく結晶粒が淘汰され、再び広
がったシリコン島のＣの部分に到達する時には殆んど単
一の結晶粒になる。したがってシリコン島の０部でシリ
コンが溶融再結晶化するときは、上記のシリコン島のＢ
部で生き残った結晶粒が種結晶となるために、シリコン
島の０部での再結晶シリコンは殆んど完全な単結晶のシ
リコン島３′となる。
トエハアルゴンＣＷレーザヲ、パワー５〜１０Ｗ、走査
速度１００ｍｍ ／ ｓｅｃで照射して再結晶化させる
。レーザ照射による再結晶化の状態を第１図の（Ｃ）に
模式的に示す。ビーム径が少くともレーザビームを走査
する方向に対するシリコン島３の狭部Ｂの巾より大きく
なるように設定し、シリコン島３のＡの部分からＢを通
ってＣに向ってレーザービームＬを走査する。なお、こ
の実施例ではビームＬの径はＡ、Ｃの部分よりも大きい
ものを用いている。レーザ照射後高３のシリコンはレー
ザビームＬの走査に従って溶融し再結晶化する。このと
き、レーザビームＬがはじめに照射されるシリコン島３
のＡの部分では、必ずしも単結晶とはならず、いくつか
の結晶粒となる。しかるに、シリコン島のＢの部分では
、Ａの部分で生じた複数個の結晶粒が狭くなった島の周
囲のＳ ｉ ０部界面詠突し、殆んどの結晶粒の成長が
止まシ、成長して伸びていく結晶粒が淘汰され、再び広
がったシリコン島のＣの部分に到達する時には殆んど単
一の結晶粒になる。したがってシリコン島の０部でシリ
コンが溶融再結晶化するときは、上記のシリコン島のＢ
部で生き残った結晶粒が種結晶となるために、シリコン
島の０部での再結晶シリコンは殆んど完全な単結晶のシ
リコン島３′となる。
かくの如く形成された、単結晶シリコン島３′の０部の
面方位は、Ｂ部で生き残った結晶粒の面方位を引きつい
でいることになる。
面方位は、Ｂ部で生き残った結晶粒の面方位を引きつい
でいることになる。
第２図（ａ）に示す断面構造の試料は、シリコンウェハ
１上に５１０２２を形成して、たとえばＬＰＧＶＤ（減
圧化学蒸着）法で６１０’Ｃの温度で形成された多結晶
シリコン層４からできている。このときの多結晶シリコ
ンはきわめて強い（１１ｏ）面の成長異方性を示すこと
が実験かられかっている。したがって、上記試料を第２
図の（ｂ）に平面模式図を示すように、レーザビームＬ
を照射しながら走査して形成されたシリコンの再結晶化
層４′は、レーザビームの未照射部４の多結晶シリコン
が種となってレーザビーム走査の端部から結晶粒成長が
生じておシ、実験結果によれば、再結晶化シリコン層４
′の各結晶粒は、多結晶シリコン４の（１１ｏ）面方位
異方性を引き継ぎ、殆んど（１１ｏ）面であった。した
がって第１図の（ｅ）に示す再結晶化シリコン島３′の
結晶面方位は、多結晶シリコン島３の形成時の多結晶シ
リコンの面方位異方性を引き継ぐことが多い。
１上に５１０２２を形成して、たとえばＬＰＧＶＤ（減
圧化学蒸着）法で６１０’Ｃの温度で形成された多結晶
シリコン層４からできている。このときの多結晶シリコ
ンはきわめて強い（１１ｏ）面の成長異方性を示すこと
が実験かられかっている。したがって、上記試料を第２
図の（ｂ）に平面模式図を示すように、レーザビームＬ
を照射しながら走査して形成されたシリコンの再結晶化
層４′は、レーザビームの未照射部４の多結晶シリコン
が種となってレーザビーム走査の端部から結晶粒成長が
生じておシ、実験結果によれば、再結晶化シリコン層４
′の各結晶粒は、多結晶シリコン４の（１１ｏ）面方位
異方性を引き継ぎ、殆んど（１１ｏ）面であった。した
がって第１図の（ｅ）に示す再結晶化シリコン島３′の
結晶面方位は、多結晶シリコン島３の形成時の多結晶シ
リコンの面方位異方性を引き継ぐことが多い。
ＬＰＣＶＤ法で形成する多結晶シリコンの面方位異方性
は、多結晶シリコンの堆積温度に依存する。ただし、多
結晶シリコンの堆積温度については、５５０”Ｃ以下で
は堆積速度がきわめて遅く実用的でなくかつアモーフ７
ス状態とな９百方位は決まらず、又７５０°Ｃ以上では
、堆積速度が速すぎ、厚み等の再現性に欠は不都合とな
シ、５５０°Ｃ〜７５０°Ｃの温度範囲で堆積すること
が望ましい。第３図にその例を示す。たとえば、６ｏｏ
°Ｃ近辺で堆積した多結晶シリコンの面方位は殆んど（
１’１０）面を示し、又、７００’Ｃ近辺の温度では、
（１００）面の成長異方性を示す。したがつて、あらか
じめ所望とする面方位の多結晶シリコン島を上記の方法
で成長異方性を利用して形成しておけば、レーザ照射に
より形成した単結晶シリコン島の面方位を決定できる。
は、多結晶シリコンの堆積温度に依存する。ただし、多
結晶シリコンの堆積温度については、５５０”Ｃ以下で
は堆積速度がきわめて遅く実用的でなくかつアモーフ７
ス状態とな９百方位は決まらず、又７５０°Ｃ以上では
、堆積速度が速すぎ、厚み等の再現性に欠は不都合とな
シ、５５０°Ｃ〜７５０°Ｃの温度範囲で堆積すること
が望ましい。第３図にその例を示す。たとえば、６ｏｏ
°Ｃ近辺で堆積した多結晶シリコンの面方位は殆んど（
１’１０）面を示し、又、７００’Ｃ近辺の温度では、
（１００）面の成長異方性を示す。したがつて、あらか
じめ所望とする面方位の多結晶シリコン島を上記の方法
で成長異方性を利用して形成しておけば、レーザ照射に
より形成した単結晶シリコン島の面方位を決定できる。
第４図には、多結晶シリコン島３の形状を変えた場合の
他の実施例を平面図として示している。
他の実施例を平面図として示している。
第４図の（ａｌは、Ａ部がレーザビームＬのビーム径よ
シ大きくしており、Ａ部で成長した結晶粒はレーザビー
ム照射端の未照射多結晶シリコンを種として成長してい
る。ただしこのときのレーザビームＬはシリコン島３の
Ｃ部は完全に溶融できるような位置に走査されることが
必要である。第４図の（ｂ）では、シリコン島３の狭部
Ｂに続（Ａ、Ｃ部にテーパを設けである例である。又、
第４図の（Ｃ）。
シ大きくしており、Ａ部で成長した結晶粒はレーザビー
ム照射端の未照射多結晶シリコンを種として成長してい
る。ただしこのときのレーザビームＬはシリコン島３の
Ｃ部は完全に溶融できるような位置に走査されることが
必要である。第４図の（ｂ）では、シリコン島３の狭部
Ｂに続（Ａ、Ｃ部にテーパを設けである例である。又、
第４図の（Ｃ）。
（ｄ）はシリコン島３の狭部が一方の側に寄っている例
を示す。
を示す。
発明の効果
本発明は、絶縁物上にエネルギービーム照射によシ単結
晶の半導体層を形成するとき、より完全な再結晶化島を
形成でき、上記単結晶化半導体層の面方位を所望の方位
に形成可能とするもので、上記単結晶化半導体島にトラ
ンジスタなどの素子を形成し、高性能ＳＯＩデバイスを
実現することを可能ならしめるものである。
晶の半導体層を形成するとき、より完全な再結晶化島を
形成でき、上記単結晶化半導体層の面方位を所望の方位
に形成可能とするもので、上記単結晶化半導体島にトラ
ンジスタなどの素子を形成し、高性能ＳＯＩデバイスを
実現することを可能ならしめるものである。
第１図は本発明の一実施例の説明図であり、同図の（ａ
）はシリコン島の平面図、同図の（ｂ）は０のＸＸ／線
断面図、同図（Ｃ）はレーザ照射によシ形成した再結晶
化シリコン島の概念図、第２図はＳｉ○２上全面のシリ
コン層をレーザ照射により再結晶化したときの結晶粒形
成の概念図で同図の（ａ）は試料の断面図、同図の（ｂ
）は平面図、第３図はＬＰＣＶＤ法によシ形成した多結
晶シリコン層の成長温度による成長面方位異方性を示す
グラフ、第４図（−）〜（ｄ）は本発明の他の実施例の
概念を示す平面図である。 １・・・・・シリコンウェハ、２・・・・・・５１０２
．３・・・・・・多結晶シリコン島、３′・・・・・・
再結晶化シリコン島、Ｌ・・・・・・レーザビーム、Ａ
・・・・・・シリコン島のビーム入口側部分、Ｂ・・・
・・・シリコン島の狭部、Ｃ・・・・・・シリコン島の
ビーム出口側部分。 特許出願人 工業技術院長 川 １）裕 部第１図 第２図 第３図 （υ ｔＰ（ＶＤとよるりＳ古品シ１月ンの鑵積漬＆（ｏｃ＋
（ｄｌ 図
）はシリコン島の平面図、同図の（ｂ）は０のＸＸ／線
断面図、同図（Ｃ）はレーザ照射によシ形成した再結晶
化シリコン島の概念図、第２図はＳｉ○２上全面のシリ
コン層をレーザ照射により再結晶化したときの結晶粒形
成の概念図で同図の（ａ）は試料の断面図、同図の（ｂ
）は平面図、第３図はＬＰＣＶＤ法によシ形成した多結
晶シリコン層の成長温度による成長面方位異方性を示す
グラフ、第４図（−）〜（ｄ）は本発明の他の実施例の
概念を示す平面図である。 １・・・・・シリコンウェハ、２・・・・・・５１０２
．３・・・・・・多結晶シリコン島、３′・・・・・・
再結晶化シリコン島、Ｌ・・・・・・レーザビーム、Ａ
・・・・・・シリコン島のビーム入口側部分、Ｂ・・・
・・・シリコン島の狭部、Ｃ・・・・・・シリコン島の
ビーム出口側部分。 特許出願人 工業技術院長 川 １）裕 部第１図 第２図 第３図 （υ ｔＰ（ＶＤとよるりＳ古品シ１月ンの鑵積漬＆（ｏｃ＋
（ｄｌ 図
Claims (3)
- （１）半導体基板上の絶縁膜上に絶縁物に囲まれた非単
結晶半導体島を形成し、前記半導体島にエネルギービー
ムを照射して前記半導体島を溶融し、再結晶化するに際
し、前記半導体島の平面形状が少なくとも一か所以上の
前記エネルギービームのビーム径よりも巾の狭い狭部を
有しており、かつ、前記半導体島の一方の端部から前記
狭部を通って他方の端部に走査しながら前記エネルギー
ビームを照射することを特徴とする半導体装置の製造方
法。 - （２）非単結晶半導体の島は、減圧化学蒸着法により、
５５０℃〜７５０℃の温度範囲で堆積された多結晶シリ
コン膜から形成されることを特徴とする特許請求の範囲
第１項に記載の半導体装置の製造方法。 - （３）エネルギービームの走査方向に対して、半導体島
の狭部より手前の部分の島の巾が前記エネルギービーム
の巾よりも広く、かつ前記狭部より後方の部分が前記エ
ネルギービームの幅より狭い平面形状の島であることを
特徴とする特許請求の範囲第１項に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169446A JPS6147627A (ja) | 1984-08-15 | 1984-08-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169446A JPS6147627A (ja) | 1984-08-15 | 1984-08-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6147627A true JPS6147627A (ja) | 1986-03-08 |
Family
ID=15886749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59169446A Pending JPS6147627A (ja) | 1984-08-15 | 1984-08-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6147627A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01276615A (ja) * | 1988-04-27 | 1989-11-07 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH0287555U (ja) * | 1988-12-20 | 1990-07-11 | ||
| JP2005347765A (ja) * | 1999-08-31 | 2005-12-15 | Sharp Corp | 半導体装置及びその製造方法並びにシリコン薄膜の形成方法 |
| JP2007067431A (ja) * | 2001-08-30 | 2007-03-15 | Sharp Corp | 半導体装置 |
| JP2007227960A (ja) * | 2001-08-30 | 2007-09-06 | Sharp Corp | 半導体装置の製造方法 |
| JP2022543426A (ja) * | 2019-08-06 | 2022-10-12 | 東京エレクトロン株式会社 | 多次元レーザアニーリングを用いた高密度ロジック形成 |
-
1984
- 1984-08-15 JP JP59169446A patent/JPS6147627A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01276615A (ja) * | 1988-04-27 | 1989-11-07 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH0287555U (ja) * | 1988-12-20 | 1990-07-11 | ||
| JP2005347765A (ja) * | 1999-08-31 | 2005-12-15 | Sharp Corp | 半導体装置及びその製造方法並びにシリコン薄膜の形成方法 |
| JP2007067431A (ja) * | 2001-08-30 | 2007-03-15 | Sharp Corp | 半導体装置 |
| JP2007227960A (ja) * | 2001-08-30 | 2007-09-06 | Sharp Corp | 半導体装置の製造方法 |
| JP2022543426A (ja) * | 2019-08-06 | 2022-10-12 | 東京エレクトロン株式会社 | 多次元レーザアニーリングを用いた高密度ロジック形成 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371381A (en) | Process for producing single crystal semiconductor layer and semiconductor device produced by said process | |
| Kawamura et al. | Recrystallization of Si on amorphous substrates by doughnut‐shaped cw Ar laser beam | |
| JPS59161014A (ja) | 半導体薄膜結晶化方法 | |
| JPS5939790A (ja) | 単結晶の製造方法 | |
| JPS6115319A (ja) | 半導体装置の製造方法 | |
| JPH0249276B2 (ja) | ||
| JPH0232527A (ja) | 単結晶薄膜形成法 | |
| JPS5939791A (ja) | 単結晶の製造方法 | |
| JPS58184720A (ja) | 半導体膜の製造方法 | |
| JPH0136972B2 (ja) | ||
| JPH0236051B2 (ja) | ||
| JP2740281B2 (ja) | 結晶性シリコンの製造方法 | |
| JPH0442358B2 (ja) | ||
| JPH0775223B2 (ja) | 半導体単結晶層の製造方法 | |
| JPH0413848B2 (ja) | ||
| JPS61106484A (ja) | 半導体装置用基板及びその製造方法 | |
| JPH0410214B2 (ja) | ||
| JPS6320011B2 (ja) | ||
| JPS5893218A (ja) | 半導体薄膜構造の製造方法 | |
| JPH01264215A (ja) | 半導体装置の製造方法 | |
| JPS59139622A (ja) | 積層型半導体装置の製造方法 | |
| JPS60191090A (ja) | 半導体装置の製造方法 | |
| JPS5978999A (ja) | 半導体単結晶膜の製造方法 | |
| JPH0449250B2 (ja) | ||
| JPH0149003B2 (ja) |