JPH0149003B2 - - Google Patents
Info
- Publication number
- JPH0149003B2 JPH0149003B2 JP59101775A JP10177584A JPH0149003B2 JP H0149003 B2 JPH0149003 B2 JP H0149003B2 JP 59101775 A JP59101775 A JP 59101775A JP 10177584 A JP10177584 A JP 10177584A JP H0149003 B2 JPH0149003 B2 JP H0149003B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- opening
- semiconductor
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
- H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
- H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体結晶層の製造方法に係わり、
特に局部的に溶融・再結晶することにより、絶縁
膜上に単結晶半導体層をエピタキシヤル成長させ
る半導体結晶層の製造方法に関する。
特に局部的に溶融・再結晶することにより、絶縁
膜上に単結晶半導体層をエピタキシヤル成長させ
る半導体結晶層の製造方法に関する。
非晶質絶縁膜上に半導体、例えばシリコン、ゲ
ルマニウムの単結晶薄膜層を形成する技術はSOS
代替基板や３次元構造IC用基板等の提供という
観点から、今後特に重要な技術として考えられて
いる。従来、この絶縁膜上半導体層（例えば
SiO2膜上Si層；SOI）を得るには、電子ビーム、
レーザビーム、ハロゲンランプ或いはカーボンヒ
ータ等により非単結晶Si層を局部的に溶融し、こ
の溶融領域を走査する、所謂帯溶融法により単結
晶化を行つている。しかし、この方法を用いた場
合、高々数百ミクロン径の単結晶層を作るのが限
界であり、面方位も（100）になかなか定まらな
い（J.J.A.P.Vol.21（1982）L294）。従つて、再結
晶化層に素子を形成しても、特性のバラツキが大
きく、歩留り的にも大いに問題である。
ルマニウムの単結晶薄膜層を形成する技術はSOS
代替基板や３次元構造IC用基板等の提供という
観点から、今後特に重要な技術として考えられて
いる。従来、この絶縁膜上半導体層（例えば
SiO2膜上Si層；SOI）を得るには、電子ビーム、
レーザビーム、ハロゲンランプ或いはカーボンヒ
ータ等により非単結晶Si層を局部的に溶融し、こ
の溶融領域を走査する、所謂帯溶融法により単結
晶化を行つている。しかし、この方法を用いた場
合、高々数百ミクロン径の単結晶層を作るのが限
界であり、面方位も（100）になかなか定まらな
い（J.J.A.P.Vol.21（1982）L294）。従つて、再結
晶化層に素子を形成しても、特性のバラツキが大
きく、歩留り的にも大いに問題である。
再結晶化後のSi層の面方位を定める方法の一つ
としては、SiO2膜の一部を開口し、Si層と半導
体基板（例えば単結晶Si基板）とを直接つなぎ、
この開口部からのエピタキシヤル成長により単結
晶化させる方法がある（特公昭56−73697号公
報）。しかし、この方法によつて（SiO2膜上Si層
を単結晶化させる場合、横方向へのエピタキシヤ
ル成長距離はおよそ40〜50［μｍ］が限界で、こ
れより長くなると膜中に歪みが溜り、これにより
転移の発生、引いては転移が集まつて結晶粒界が
生じ単結晶化は困難となる。
としては、SiO2膜の一部を開口し、Si層と半導
体基板（例えば単結晶Si基板）とを直接つなぎ、
この開口部からのエピタキシヤル成長により単結
晶化させる方法がある（特公昭56−73697号公
報）。しかし、この方法によつて（SiO2膜上Si層
を単結晶化させる場合、横方向へのエピタキシヤ
ル成長距離はおよそ40〜50［μｍ］が限界で、こ
れより長くなると膜中に歪みが溜り、これにより
転移の発生、引いては転移が集まつて結晶粒界が
生じ単結晶化は困難となる。
この原因としては、現在までにも色々分析され
ているが、その中で最も有力思われているのは、
Si層中に酸素が偏析し、この酸素偏析部より転移
や結晶粒界等が発生するというものである。特
に、帯溶融法を用いる場合には横方向エピタキシ
ヤル成長を続けてゆくにつれて、酸素がはき寄せ
られて濃度が次第に上昇してゆくため酸素偏析物
ができ易くなり、ある距離エピタキシヤル成長す
ると転移或いは結晶粒界が必ず発生するようにな
るというものである。
ているが、その中で最も有力思われているのは、
Si層中に酸素が偏析し、この酸素偏析部より転移
や結晶粒界等が発生するというものである。特
に、帯溶融法を用いる場合には横方向エピタキシ
ヤル成長を続けてゆくにつれて、酸素がはき寄せ
られて濃度が次第に上昇してゆくため酸素偏析物
ができ易くなり、ある距離エピタキシヤル成長す
ると転移或いは結晶粒界が必ず発生するようにな
るというものである。
一方、アニール源として電子ビームやレーザビ
ーム等を用いる場合には、細く絞つたスポツト状
ビームの場合とビームを長く伸ばした線状ビーム
の場合との２種類のアニール方法が考えられる
が、横方向エピタキシヤル成長の様子は両者では
際立つた違いが見られる。即ち、スポツト状ビー
ムアニールの場合には横方向成長距離が一律40〜
50［μｍ］であるのに対し、線状ビームアニール
では第１図ａに示す如くビーム長さを底辺とする
３角形状に単結晶化が進行する。そこで、これを
少しずつオーバーラツプさせながら、全面のアニ
ールを行うと、第１図ｂに示す如く絶縁膜上Si層
の単結晶化が進行する。なお、図中１１はSiO2
等の絶縁膜に設けた開口部、１２は線状ビーム、
１３はSi層等の多結晶部、１４は単結晶部、１５
は溶融幅、１６はビーム走査方向、１７はビーム
ステツプ送り方向を示している。
ーム等を用いる場合には、細く絞つたスポツト状
ビームの場合とビームを長く伸ばした線状ビーム
の場合との２種類のアニール方法が考えられる
が、横方向エピタキシヤル成長の様子は両者では
際立つた違いが見られる。即ち、スポツト状ビー
ムアニールの場合には横方向成長距離が一律40〜
50［μｍ］であるのに対し、線状ビームアニール
では第１図ａに示す如くビーム長さを底辺とする
３角形状に単結晶化が進行する。そこで、これを
少しずつオーバーラツプさせながら、全面のアニ
ールを行うと、第１図ｂに示す如く絶縁膜上Si層
の単結晶化が進行する。なお、図中１１はSiO2
等の絶縁膜に設けた開口部、１２は線状ビーム、
１３はSi層等の多結晶部、１４は単結晶部、１５
は溶融幅、１６はビーム走査方向、１７はビーム
ステツプ送り方向を示している。
このようなエピタキシヤル成長上の特徴から判
断すると、ビーム周辺には何らかの結晶粒界発生
原因が隠されていることが判る。ビーム周辺での
上記要因を推定すると、急峻な温度勾配に基づく
熱応力、Si層の溶融・固化に伴う堆積変化に基づ
く応力等が考えられる。そして、この種の要因に
よつて、横方向エピタキシヤル成長は妨げられ、
絶縁膜上Si層の良好な単結晶化膜は実現されてい
ないのが現状である。
断すると、ビーム周辺には何らかの結晶粒界発生
原因が隠されていることが判る。ビーム周辺での
上記要因を推定すると、急峻な温度勾配に基づく
熱応力、Si層の溶融・固化に伴う堆積変化に基づ
く応力等が考えられる。そして、この種の要因に
よつて、横方向エピタキシヤル成長は妨げられ、
絶縁膜上Si層の良好な単結晶化膜は実現されてい
ないのが現状である。
本発明の目的は、絶縁膜上に良質の単結晶半導
体層を形成することができ、積層集積回路半導体
装置、或いはSOSに代わる高性能なSOI半導体装
置の実現に好適する半導体結晶層の製造方法を提
供することにある。
体層を形成することができ、積層集積回路半導体
装置、或いはSOSに代わる高性能なSOI半導体装
置の実現に好適する半導体結晶層の製造方法を提
供することにある。
本発明の骨子は、絶縁膜上非単結晶半導体層が
エピタキシヤル成長により単結晶する際の種付け
部となる絶縁膜の開口部の形状を制御することに
より、エピタキシヤル成長を起り易くして、再結
晶化後のSi層の品質を向上させることにある。
エピタキシヤル成長により単結晶する際の種付け
部となる絶縁膜の開口部の形状を制御することに
より、エピタキシヤル成長を起り易くして、再結
晶化後のSi層の品質を向上させることにある。
即ち本発明は、半導体基板上に一部開口が設け
られた絶縁膜を形成し、全面に非晶質若しくは多
結晶の非単結晶半導体層を形成し、この半導体層
を局部的な加熱の連続的な走査によりアニールし
前記基板からのエピタキシヤル成長により単結晶
化する半導体結晶層の製造方法において、前記開
口部の幅を前記アニールの走査ピツチに応じて周
期的に変化させるようにした方法である。
られた絶縁膜を形成し、全面に非晶質若しくは多
結晶の非単結晶半導体層を形成し、この半導体層
を局部的な加熱の連続的な走査によりアニールし
前記基板からのエピタキシヤル成長により単結晶
化する半導体結晶層の製造方法において、前記開
口部の幅を前記アニールの走査ピツチに応じて周
期的に変化させるようにした方法である。
本発明によれば、絶縁膜の開口部の幅をアニー
ルの走査ピツチに応じて周期的に変化させること
により、開口部からのエピタキシヤル成長を容易
に行うことができ、これにより絶縁膜上に良質な
単結晶半導体層を再現性良く形成することができ
る。従つて、該単結晶層に高性能な半導体素子を
形成することにより、高速、高集積、多機能な積
層集積回路半導体装置、或いはSOI半導体装置を
実用上十分な特性を持たせて実現することが可能
となり、その有用性は絶大である。
ルの走査ピツチに応じて周期的に変化させること
により、開口部からのエピタキシヤル成長を容易
に行うことができ、これにより絶縁膜上に良質な
単結晶半導体層を再現性良く形成することができ
る。従つて、該単結晶層に高性能な半導体素子を
形成することにより、高速、高集積、多機能な積
層集積回路半導体装置、或いはSOI半導体装置を
実用上十分な特性を持たせて実現することが可能
となり、その有用性は絶大である。
まず、実施例を説明する前に本発明の概要を説
明する。
明する。
第２図は帯溶融エピタキシヤル成長による絶縁
膜上Si層の単結晶化工程を示す断面図である。こ
の方法では、まず（100）面方位の単結晶Si基板
２１上にSiO2膜２２を形成し、その一部に開口
部２３を形成する。続いて、SiO2膜２２上及び
開口部２３上に連続的に非単結晶Si層２４を形成
し、レーザビームや電子ビーム等のエネルギービ
ーム２５、或いはカーボンやタングステン等のヒ
ーターを用いてSi層２４を局部的に溶融する。そ
して、単結晶Si基板２１より順次エピタキシヤル
成長させることにより、Si層２４を単結晶化させ
る。
膜上Si層の単結晶化工程を示す断面図である。こ
の方法では、まず（100）面方位の単結晶Si基板
２１上にSiO2膜２２を形成し、その一部に開口
部２３を形成する。続いて、SiO2膜２２上及び
開口部２３上に連続的に非単結晶Si層２４を形成
し、レーザビームや電子ビーム等のエネルギービ
ーム２５、或いはカーボンやタングステン等のヒ
ーターを用いてSi層２４を局部的に溶融する。そ
して、単結晶Si基板２１より順次エピタキシヤル
成長させることにより、Si層２４を単結晶化させ
る。
第３図ａ，ｂは上記方法を改良した本発明方法
を示す図である。まず、第３図ａに示す如く
（100）面方位の単結晶Si基板（単結晶半導体基
板）３１上にSiO2膜（絶縁膜）３２を形成し、
その一部に開口部３３を形成する。ここで、開口
部３３の形状としては、第３図ｂに示す如く、例
えば電子ビーム３５の走査方向と直交するストラ
イプ形状とし、該開口部３３の幅を上記ビーム３
５によるアニール幅（この場合アニール幅＝走査
ピツチ）と等間隔で周期的に大きくする。次い
で、図には示さないが全面に非晶質や多結晶等の
非単結晶Si層（非単結晶半導体層）を形成し、レ
ーザビーム、電子ビーム等のエネルギービーム３
５、或いはカーボン、タングステン等のヒーター
を用いて上記Si層を溶融する。そして、単結晶Si
基板３１より順次エピタキシヤル成長させること
によりSi層を単結晶化させる。
を示す図である。まず、第３図ａに示す如く
（100）面方位の単結晶Si基板（単結晶半導体基
板）３１上にSiO2膜（絶縁膜）３２を形成し、
その一部に開口部３３を形成する。ここで、開口
部３３の形状としては、第３図ｂに示す如く、例
えば電子ビーム３５の走査方向と直交するストラ
イプ形状とし、該開口部３３の幅を上記ビーム３
５によるアニール幅（この場合アニール幅＝走査
ピツチ）と等間隔で周期的に大きくする。次い
で、図には示さないが全面に非晶質や多結晶等の
非単結晶Si層（非単結晶半導体層）を形成し、レ
ーザビーム、電子ビーム等のエネルギービーム３
５、或いはカーボン、タングステン等のヒーター
を用いて上記Si層を溶融する。そして、単結晶Si
基板３１より順次エピタキシヤル成長させること
によりSi層を単結晶化させる。
ここで、本発明方法の最も特徴ある点は、第３
図ｂに示す如く、開口部３３の形状を工夫したこ
とにある。即ち、従来の方法では開口部の形状は
矩形或いはストライプ状のものが種であるが、本
発明では、例えば電子ビーム等で帯溶融アニール
を行う際に、その溶融幅及び走査ステツプ等に合
せてその幅を変化させることにより、開口部より
の種付け、エピタキシヤル成長と云うプロセスが
非常にスムーズにいくようにした。
図ｂに示す如く、開口部３３の形状を工夫したこ
とにある。即ち、従来の方法では開口部の形状は
矩形或いはストライプ状のものが種であるが、本
発明では、例えば電子ビーム等で帯溶融アニール
を行う際に、その溶融幅及び走査ステツプ等に合
せてその幅を変化させることにより、開口部より
の種付け、エピタキシヤル成長と云うプロセスが
非常にスムーズにいくようにした。
従来方法の欠点は、溶融端での応力集中を防ぐ
ことができず、従つて溶融端が開口部と交差する
点より結晶粒界が導入されるのを防ぎ切れなかつ
た点である。そこで本発明では、この部分で応力
緩和ができるように一定曲率により開口部の幅を
広げている。このような改良を行うと、ビーム周
辺での応力集中が起こらないため、前記説明した
ような結晶粒界は導入されず、横方向成長できる
長さが大幅に増大することになる。なお、開口部
の幅は必ずしもアニールの走査ピツチに応じて周
期的に広げる必要はなく、上記応力緩和ができる
ものであればよく、第３図の例とは逆に狭くする
ようにしてもよい。
ことができず、従つて溶融端が開口部と交差する
点より結晶粒界が導入されるのを防ぎ切れなかつ
た点である。そこで本発明では、この部分で応力
緩和ができるように一定曲率により開口部の幅を
広げている。このような改良を行うと、ビーム周
辺での応力集中が起こらないため、前記説明した
ような結晶粒界は導入されず、横方向成長できる
長さが大幅に増大することになる。なお、開口部
の幅は必ずしもアニールの走査ピツチに応じて周
期的に広げる必要はなく、上記応力緩和ができる
ものであればよく、第３図の例とは逆に狭くする
ようにしてもよい。
以下、本発明の詳細を図示の実施例によつて説
明する。
明する。
第４図ａ〜ｄは本発明の一実施例方法に係わる
３次元半導体装置の製造工程を示す断面図であ
る。まず、第４図ａに示す如く、例えばＰ型
（100）面方向の単結晶Si基板４１上に約１［μｍ］
の厚さのSiO2膜４２を形成し、その一部に開口
部４３を形成する。ここで、開口部４３の形状と
しては、前記第３図ｂに示す如くビームアニール
の走査ピツチと等間隔で周期的にその幅が大きく
なるようにした。また、Si基板４１には図示しな
いが既に所望の素子が周知の工程を経て形成され
ているものとする。次いで、第４図ｂに示す如
く、全面に約6000［Å］の多結晶Si層４４を形成
し、その上に2000［Å］のSiO2膜４５を形成す
る。この状態で、例えば電子ビーム４６を用い該
ビーム４６をSiO2膜４５上で走査してエピタキ
シヤル成長を行う。即ち、まず開口部４３でエピ
タキシヤル成長により（100）Siとなし、次いで
電子ビームの走査と共に横方向にエピタキシヤル
成長させて、Si層４４を全面的に（100）面方位
の単結晶となさしめる。
３次元半導体装置の製造工程を示す断面図であ
る。まず、第４図ａに示す如く、例えばＰ型
（100）面方向の単結晶Si基板４１上に約１［μｍ］
の厚さのSiO2膜４２を形成し、その一部に開口
部４３を形成する。ここで、開口部４３の形状と
しては、前記第３図ｂに示す如くビームアニール
の走査ピツチと等間隔で周期的にその幅が大きく
なるようにした。また、Si基板４１には図示しな
いが既に所望の素子が周知の工程を経て形成され
ているものとする。次いで、第４図ｂに示す如
く、全面に約6000［Å］の多結晶Si層４４を形成
し、その上に2000［Å］のSiO2膜４５を形成す
る。この状態で、例えば電子ビーム４６を用い該
ビーム４６をSiO2膜４５上で走査してエピタキ
シヤル成長を行う。即ち、まず開口部４３でエピ
タキシヤル成長により（100）Siとなし、次いで
電子ビームの走査と共に横方向にエピタキシヤル
成長させて、Si層４４を全面的に（100）面方位
の単結晶となさしめる。
ここで、本発明の特徴は前述した通り開口部３
３の形状にある。即ち、従来の横方向エピタキシ
ヤル成長によるSi層単結晶化の欠点を改良して、
開口部４３での応力集中を防ぐことができ、これ
により単結晶化できるSi層４４の長さが従来の40
〜50［μｍ］から１〜５［mm］と大幅に増大した。
また、再結晶化後のSi層４４′の質も飛躍的に向
上した。この時の電子ビームアニール条件として
は、加速電圧10［KeV］、ビーム電流２［ｍＡ］、
走査速度100［cm／sec］であつた。
３の形状にある。即ち、従来の横方向エピタキシ
ヤル成長によるSi層単結晶化の欠点を改良して、
開口部４３での応力集中を防ぐことができ、これ
により単結晶化できるSi層４４の長さが従来の40
〜50［μｍ］から１〜５［mm］と大幅に増大した。
また、再結晶化後のSi層４４′の質も飛躍的に向
上した。この時の電子ビームアニール条件として
は、加速電圧10［KeV］、ビーム電流２［ｍＡ］、
走査速度100［cm／sec］であつた。
なお、ビームアニール条件としては加速電圧５
〜30［KeV］で特に10［KeV］以下がよく、ビー
ム電流は１〜10［ｍＡ］がよいが、加速電圧10
［KeV］では２［ｍＡ］が最適であつた。また、
エピタキシヤル成長に用いる電子ビームとして
は、スポツト状ビームよりも線状ビームの方がよ
り本発明の効果が現れる。例えば、幅500［μｍ］、
長さ10［mm］の線状ビームを用いてアニールを行
うと、エピタキシヤル成長できる長さは、およそ
10［mm］となり、一挙に10×10［mm□］が全面単結
晶化できることになる。
〜30［KeV］で特に10［KeV］以下がよく、ビー
ム電流は１〜10［ｍＡ］がよいが、加速電圧10
［KeV］では２［ｍＡ］が最適であつた。また、
エピタキシヤル成長に用いる電子ビームとして
は、スポツト状ビームよりも線状ビームの方がよ
り本発明の効果が現れる。例えば、幅500［μｍ］、
長さ10［mm］の線状ビームを用いてアニールを行
うと、エピタキシヤル成長できる長さは、およそ
10［mm］となり、一挙に10×10［mm□］が全面単結
晶化できることになる。
次に、上記工程によりSi層４４を単結晶化した
のち、前記SiO2膜４５を除去する。次いで、第
４図ｃに示す如く素子分離用絶縁膜４７を選択形
成すると共に、公知の方法により素子を形成す
る。即ち、単結晶化されたSi層４４′上にゲート
酸化膜４８を介して多結晶Siからなるゲート電極
４９を形成し、さらにソース・ドレイン領域５０
ａ，５０ｂを形成してMOSトランジスタとする。
その後、第４図ｄに示す如く全面を絶縁膜５１で
覆つた後、Alによる電極５２を形成することに
よつて、２層に積層した半導体装置が完成するこ
とになる。
のち、前記SiO2膜４５を除去する。次いで、第
４図ｃに示す如く素子分離用絶縁膜４７を選択形
成すると共に、公知の方法により素子を形成す
る。即ち、単結晶化されたSi層４４′上にゲート
酸化膜４８を介して多結晶Siからなるゲート電極
４９を形成し、さらにソース・ドレイン領域５０
ａ，５０ｂを形成してMOSトランジスタとする。
その後、第４図ｄに示す如く全面を絶縁膜５１で
覆つた後、Alによる電極５２を形成することに
よつて、２層に積層した半導体装置が完成するこ
とになる。
かくして本実施例方法によれば、SiO2膜４２
の開口部４３の形状を改良することにより、
SiO2膜４２上の多結晶Si層４４を良質な単結晶
とすることができるので、該単結晶層４４′上に
形成するMOSトランジスタの特性向上をはかり
得る。また、従来方法に比して開口部４３の形状
を代えるのみの簡易な工程で実現し得る等の利点
がある。
の開口部４３の形状を改良することにより、
SiO2膜４２上の多結晶Si層４４を良質な単結晶
とすることができるので、該単結晶層４４′上に
形成するMOSトランジスタの特性向上をはかり
得る。また、従来方法に比して開口部４３の形状
を代えるのみの簡易な工程で実現し得る等の利点
がある。
なお、本発明は上述した実施例に限定されるも
のではない。例えば、前記開口部の形状は前記第
３図ｂに何等限定されるものではなく、その幅が
アニールの走査ピツチに応じて周期的に変化する
ものであればよい。さらに、開口部の幅を変化さ
せる部分は必ずしも上記走査ピツチと等間隔であ
る必要はなく、該ピツチの1/2間隔であつてもよ
い。また、前記非単結晶Si層をアニールする手段
として、電子ビームの代りにレーザビーム、ハロ
ゲンランプ、赤外線ランプ等の波動ビーム、或い
はイオン、中性子ビーム等の粒子ビームを用いて
もよく、またカーボンストリツプヒータ、タング
ステンストリツプヒータ等により上記アニールを
行うようにしてもよい。これ等のビーム或いはヒ
ータを用いた場合でも、線状のビームの方が効果
は大きい。また、単結晶化すべき半導体層はSiに
限るものではなく、ゲルマニウム、GaAs、
GaP、InP、InSb等の各種の半導体に適用するこ
とが可能である。その他、本発明の要旨を逸脱し
ない範囲で、種々変形して実施することができ
る。
のではない。例えば、前記開口部の形状は前記第
３図ｂに何等限定されるものではなく、その幅が
アニールの走査ピツチに応じて周期的に変化する
ものであればよい。さらに、開口部の幅を変化さ
せる部分は必ずしも上記走査ピツチと等間隔であ
る必要はなく、該ピツチの1/2間隔であつてもよ
い。また、前記非単結晶Si層をアニールする手段
として、電子ビームの代りにレーザビーム、ハロ
ゲンランプ、赤外線ランプ等の波動ビーム、或い
はイオン、中性子ビーム等の粒子ビームを用いて
もよく、またカーボンストリツプヒータ、タング
ステンストリツプヒータ等により上記アニールを
行うようにしてもよい。これ等のビーム或いはヒ
ータを用いた場合でも、線状のビームの方が効果
は大きい。また、単結晶化すべき半導体層はSiに
限るものではなく、ゲルマニウム、GaAs、
GaP、InP、InSb等の各種の半導体に適用するこ
とが可能である。その他、本発明の要旨を逸脱し
ない範囲で、種々変形して実施することができ
る。
第１図ａ，ｂは線状ビームにより再結晶化した
時のエピタキシヤル成長の様子を示す模式図、第
２図及び第３図は本発明の概要を説明するための
もので第２図は従来の単結晶化工程を示す断面
図、第３図ａ，ｂは本発明による単結晶化工程を
示す図、第４図ａ〜ｄは本発明の一実施例に係わ
る半導体装置の製造工程を示す断面図である。 ３１，４１……単結晶Si基板（単結晶半導体基
板）、３２，４２……SiO2膜（絶縁膜）、３３，
４３……開口部、４４……多結晶Si層（非単結晶
半導体層）、３５，４６……電子ビーム、４５，
４７，５１……絶縁膜、４８……ゲート酸化膜、
４９……ゲート電極、５０ａ，５０ｂ……ソー
ス・ドレイン領域、５２……Al電極。
時のエピタキシヤル成長の様子を示す模式図、第
２図及び第３図は本発明の概要を説明するための
もので第２図は従来の単結晶化工程を示す断面
図、第３図ａ，ｂは本発明による単結晶化工程を
示す図、第４図ａ〜ｄは本発明の一実施例に係わ
る半導体装置の製造工程を示す断面図である。 ３１，４１……単結晶Si基板（単結晶半導体基
板）、３２，４２……SiO2膜（絶縁膜）、３３，
４３……開口部、４４……多結晶Si層（非単結晶
半導体層）、３５，４６……電子ビーム、４５，
４７，５１……絶縁膜、４８……ゲート酸化膜、
４９……ゲート電極、５０ａ，５０ｂ……ソー
ス・ドレイン領域、５２……Al電極。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に一部開口が設けられた絶縁膜
を形成し、全面に非晶質若しくは多結晶の非単結
晶半導体層を形成し、この半導体層を局部的な加
熱の連続的な走査によりアニールし前記基板から
のエピタキシヤル成長により単結晶化する半導体
結晶層の製造方法において、前記開口部の幅を前
記アニールの走査ピツチに応じて周期的に変化さ
せたことを特徴とする半導体結晶層の製造方法。 ２ 前記開口部の幅を、前記アニールの走査ピツ
チに応じて周期的に広げたことを特徴とする特許
請求の範囲第１項記載の半導体結晶層の製造方
法。 ３ 前記開口部の幅を、前記アニールの走査ピツ
チと等間隔或いはその1/2間隔で変化させたこと
を特徴とする特許請求の範囲第１項又は第２項記
載の半導体結晶層の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59101775A JPS60246622A (ja) | 1984-05-22 | 1984-05-22 | 半導体結晶層の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59101775A JPS60246622A (ja) | 1984-05-22 | 1984-05-22 | 半導体結晶層の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60246622A JPS60246622A (ja) | 1985-12-06 |
| JPH0149003B2 true JPH0149003B2 (ja) | 1989-10-23 |
Family
ID=14309584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59101775A Granted JPS60246622A (ja) | 1984-05-22 | 1984-05-22 | 半導体結晶層の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60246622A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758685B2 (ja) * | 1987-01-07 | 1995-06-21 | 工業技術院長 | Ｓｏｉ結晶成長法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6054475B2 (ja) * | 1980-11-11 | 1985-11-30 | 株式会社ニチベイ | ブラインドの昇降傾動装置 |
| JPS5996383A (ja) * | 1982-11-19 | 1984-06-02 | 立川ブラインド工業株式会社 | ヘツドボツクス昇降型ブラインドの開閉駆動装置 |
-
1984
- 1984-05-22 JP JP59101775A patent/JPS60246622A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60246622A (ja) | 1985-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371381A (en) | Process for producing single crystal semiconductor layer and semiconductor device produced by said process | |
| US4670088A (en) | Lateral epitaxial growth by seeded solidification | |
| JPS5939790A (ja) | 単結晶の製造方法 | |
| EP0087426B1 (en) | Lateral epitaxial growth by seeded solidification | |
| EP0575965B1 (en) | Method of forming semiconductor crystal and semiconductor device | |
| JPH0149003B2 (ja) | ||
| JPH0236051B2 (ja) | ||
| JPS6147627A (ja) | 半導体装置の製造方法 | |
| JPS6163018A (ja) | Ｓｉ薄膜結晶層の製造方法 | |
| JPH0334847B2 (ja) | ||
| JPH0560668B2 (ja) | ||
| JPH0136972B2 (ja) | ||
| JPS63174308A (ja) | 半導体薄膜結晶層の製造方法 | |
| JP2656466B2 (ja) | 半導体基板の製造方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JP2699347B2 (ja) | 半導体基板の製造方法 | |
| JPH04214615A (ja) | 半導体デバイスの製造方法 | |
| JPS59194422A (ja) | 半導体層の単結晶化方法 | |
| JPS60123019A (ja) | 半導体装置の製造方法 | |
| JPS61106484A (ja) | 半導体装置用基板及びその製造方法 | |
| JPS60246620A (ja) | 半導体結晶層の製造方法 | |
| JPH077829B2 (ja) | 半導体装置およびその製法 | |
| JPS61212012A (ja) | Ｓｏｉ構造形成方法 | |
| JPS6233415A (ja) | 単結晶半導体膜の製造方法 | |
| JPH0834175B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |