JPS6148208A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS6148208A JPS6148208A JP16908484A JP16908484A JPS6148208A JP S6148208 A JPS6148208 A JP S6148208A JP 16908484 A JP16908484 A JP 16908484A JP 16908484 A JP16908484 A JP 16908484A JP S6148208 A JPS6148208 A JP S6148208A
- Authority
- JP
- Japan
- Prior art keywords
- current
- differential amplifier
- constant
- output
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007423 decrease Effects 0.000 claims description 11
- 230000003247 decreasing effect Effects 0.000 claims description 9
- 230000003321 amplification Effects 0.000 abstract description 15
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 2
- 206010008631 Cholera Diseases 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
- H03G3/04—Manually-operated control in untuned amplifiers
- H03G3/10—Manually-operated control in untuned amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、差動増幅器の動作電流を増減して利得を制
御する自動利得制御回路に関する。
御する自動利得制御回路に関する。
従来の技術
従来、制御電圧の増減に応じて増幅利得を制御する自動
利得制御回路には、例えば、第２図に示すように構成し
た差動増幅器が用いられている。
利得制御回路には、例えば、第２図に示すように構成し
た差動増幅器が用いられている。
この差動増幅器は、一対のトランジスタ２．４のエミッ
タを共通に接続するとともに、このエミッタを利得制御
用のトランジスタ６および抵抗８を介して接地し、各ト
ランジスタ２．４のコレクタを抵抗１０．１２を介して
正側電源ラインに接続したものである。
タを共通に接続するとともに、このエミッタを利得制御
用のトランジスタ６および抵抗８を介して接地し、各ト
ランジスタ２．４のコレクタを抵抗１０．１２を介して
正側電源ラインに接続したものである。
トランジスタ２．４のベースには、入力端子１４Ａ、１
４Ｂから入力信号が加えられ、トランジスタ６のベース
には、制御入力端子１６から制御電圧が加えられる。ま
た、トランジスタ２．４のコレクタには、出力端子１８
Ａ、１８Ｂが形成され、出力が取り出される。そして、
正側電源ラインと接地ラインとの間には、所定の電源が
供給され、■ｃｃはその電圧である。
４Ｂから入力信号が加えられ、トランジスタ６のベース
には、制御入力端子１６から制御電圧が加えられる。ま
た、トランジスタ２．４のコレクタには、出力端子１８
Ａ、１８Ｂが形成され、出力が取り出される。そして、
正側電源ラインと接地ラインとの間には、所定の電源が
供給され、■ｃｃはその電圧である。
このような自動利得制御回路では、制御入力端子１６に
加えられる制御電圧を調整することによって、トランジ
スタ２．４のエミッタ電流を増減し、差動増幅器の増幅
利得を制御することができる。
加えられる制御電圧を調整することによって、トランジ
スタ２．４のエミッタ電流を増減し、差動増幅器の増幅
利得を制御することができる。
すなわち、抵抗１０．１２の抵抗値をＲ、トランジスタ
２．４のエミッタ微分抵抗をｒｅとすれば、差動増幅器
の増幅利得Ｃｖは、 Ｇｖ＝Ｒ／ｒｅ ・・・・（１）で与えられ
る。エミッタ微分抵抗ｒｅは、エミッタ電流に反比例す
るため、増幅利得Ｇｖは、エミッタ電流に比例すること
から、エミッタ電流を外部から加減すれば、所望の増幅
利得を差動増幅器に設定することができる。
２．４のエミッタ微分抵抗をｒｅとすれば、差動増幅器
の増幅利得Ｃｖは、 Ｇｖ＝Ｒ／ｒｅ ・・・・（１）で与えられ
る。エミッタ微分抵抗ｒｅは、エミッタ電流に反比例す
るため、増幅利得Ｇｖは、エミッタ電流に比例すること
から、エミッタ電流を外部から加減すれば、所望の増幅
利得を差動増幅器に設定することができる。
発明が解決しようとする問題点
このような差動増幅器を用いた自動利得制御回路におい
て、エミッタ電流を増減した場合、各トランジスタ２．
４のコレクタ電流が変化し、負荷抵抗１０．１２の電圧
降下が増幅利得に応じて変化する。すなわち、エミッタ
電流の変化によって、出力点直流電位が変動し、出力の
ダイナミックレンジが制御電圧によって変化する欠点が
ある。
て、エミッタ電流を増減した場合、各トランジスタ２．
４のコレクタ電流が変化し、負荷抵抗１０．１２の電圧
降下が増幅利得に応じて変化する。すなわち、エミッタ
電流の変化によって、出力点直流電位が変動し、出力の
ダイナミックレンジが制御電圧によって変化する欠点が
ある。
そこで、この発明は、差動増幅器の動作電流の増減に対
して差動増幅器の出力点直流電位の変動を抑え、出力の
ダイナミックレンジの変化を生じないようにした自動利
得制御回路を提供しようとするものである。
して差動増幅器の出力点直流電位の変動を抑え、出力の
ダイナミックレンジの変化を生じないようにした自動利
得制御回路を提供しようとするものである。
問題点を解決するための手段
この発明は、差動増幅器の動作電流を増減させて利得を
制御する自動利得制御回路において、前記差動増幅の負
荷をダイオードで構成し、このダイオードに流れる電流
を前記差動増幅器に流れる動作電流の増減とは無関係に
一定にする定電流源を設置するとともに、前記差動増幅
器の動作電流の増減分を補償する電流補償回路を設置し
たものである。
制御する自動利得制御回路において、前記差動増幅の負
荷をダイオードで構成し、このダイオードに流れる電流
を前記差動増幅器に流れる動作電流の増減とは無関係に
一定にする定電流源を設置するとともに、前記差動増幅
器の動作電流の増減分を補償する電流補償回路を設置し
たものである。
作用
差動増幅器の負荷にダイオードを設置し、差動増幅器に
動作電流の増減に応じた電流をダイオードを介さないで
流し込むとともに、前記ダイオードに流れる電流を一定
に保持することにより、差動増幅器の出力点直流電位を
一定にする。
動作電流の増減に応じた電流をダイオードを介さないで
流し込むとともに、前記ダイオードに流れる電流を一定
に保持することにより、差動増幅器の出力点直流電位を
一定にする。
実施例
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第１図はこの発明の自動利得制御回路の実施例を示して
いる。
いる。
この自動利得制御回路は差動２設地幅器を構成している
。すなわち、この自動利得制御回路には、第１および第
２の差動増幅器２０．２２が設置されているとともに、
第１の差動増幅器２０に対して利得制御に対応する動作
電流の増減を補償する電流補償回路２４が設置されてい
る。
。すなわち、この自動利得制御回路には、第１および第
２の差動増幅器２０．２２が設置されているとともに、
第１の差動増幅器２０に対して利得制御に対応する動作
電流の増減を補償する電流補償回路２４が設置されてい
る。
第１の差動増幅器２０は、第２図に示す差動増幅器と同
様にトランジスタ２６．２８のエミッタを共通にし、こ
のエミッタと接地（ＧＮＤ）ラインとの間にトランジス
タ３０および抵抗３２を接続したものであり、各トラン
ジスタ２６．２８のコレクタと正側電位ラインとの間に
負荷としてのダイオード３４．３６を接続したものであ
る。各ダイオード３４．３６には、定電流源３８．４０
によって定電流が与えられる。
様にトランジスタ２６．２８のエミッタを共通にし、こ
のエミッタと接地（ＧＮＤ）ラインとの間にトランジス
タ３０および抵抗３２を接続したものであり、各トラン
ジスタ２６．２８のコレクタと正側電位ラインとの間に
負荷としてのダイオード３４．３６を接続したものであ
る。各ダイオード３４．３６には、定電流源３８．４０
によって定電流が与えられる。
トランジスタ２Ｇ、２８のベースには、入力端子４２Ａ
、４２Ｂが形成され、所定の入力信号が加えられる。ま
た、トランジスタ３０のベースには制御入力端子４４が
形成され、増幅利得を制御するための制御電圧が加えら
れる。すなわち、制御入力端子４４に加えられる制御電
圧に応じてトランジスタ２６．２８のエミッタ電流で与
えられる差動増幅器２０の動作電流が増減する結果、差
動増幅器２０の増幅利得が調整されるが、この増幅利得
の調整による動作電流の増減分は、電流補償回路２４か
らトランジスタ２６．２８のコレクタ側に供給される。
、４２Ｂが形成され、所定の入力信号が加えられる。ま
た、トランジスタ３０のベースには制御入力端子４４が
形成され、増幅利得を制御するための制御電圧が加えら
れる。すなわち、制御入力端子４４に加えられる制御電
圧に応じてトランジスタ２６．２８のエミッタ電流で与
えられる差動増幅器２０の動作電流が増減する結果、差
動増幅器２０の増幅利得が調整されるが、この増幅利得
の調整による動作電流の増減分は、電流補償回路２４か
らトランジスタ２６．２８のコレクタ側に供給される。
電流補償回路２４は、トランジスタ４６．４８．５０．
５２および抵抗５４からなる可変電流源で構成され、ト
ランジスタ５２および抵抗５４は、差動増幅器２０のト
ランジスタ３０および抵抗３２と全く同様に半導体集積
回路上に形成され、そのベースには制御入力端子４４か
ら差動増幅器２０と共通の制御電圧が加えられる。トラ
ンジスタ４６．４８．５０は、電流ミラー回路を構成し
、トランジスタ４８には共通のベースおよびエミッタに
対して２つのコレクタＣ，、Ｃ，が形成されている。こ
のため、トランジスタ４６に流れる電流の１／２の電流
がトランジスタ４８の各コレクタＣ，、Ｃ２からトラン
ジスタ２６．２８に分流する。この実施例では、トラン
ジスタ４８に２つのコレクタＣ＋、Ｃｚを表示したが、
トランジスタ４６のベースと共通にベースを接続した２
つのトランジスタで構成しても良い。
５２および抵抗５４からなる可変電流源で構成され、ト
ランジスタ５２および抵抗５４は、差動増幅器２０のト
ランジスタ３０および抵抗３２と全く同様に半導体集積
回路上に形成され、そのベースには制御入力端子４４か
ら差動増幅器２０と共通の制御電圧が加えられる。トラ
ンジスタ４６．４８．５０は、電流ミラー回路を構成し
、トランジスタ４８には共通のベースおよびエミッタに
対して２つのコレクタＣ，、Ｃ，が形成されている。こ
のため、トランジスタ４６に流れる電流の１／２の電流
がトランジスタ４８の各コレクタＣ，、Ｃ２からトラン
ジスタ２６．２８に分流する。この実施例では、トラン
ジスタ４８に２つのコレクタＣ＋、Ｃｚを表示したが、
トランジスタ４６のベースと共通にベースを接続した２
つのトランジスタで構成しても良い。
また、第２の差動増幅器２２は、トランジスタ５６．５
８のエミッタを共通にし、このエミッタと接地（ＧＮＤ
）ラインとの間に定電流源６０を接続し、各トランジス
タ５６．５８のコレクタと正側電位ラインとの間に負荷
抵抗６２．６４を接続したものである。そして、この差
動増幅器２２の出力は、トランジスタ５６．５８のコレ
クタ側に形成された出力端子６５Ａ、６５Ｂから取り出
される。
８のエミッタを共通にし、このエミッタと接地（ＧＮＤ
）ラインとの間に定電流源６０を接続し、各トランジス
タ５６．５８のコレクタと正側電位ラインとの間に負荷
抵抗６２．６４を接続したものである。そして、この差
動増幅器２２の出力は、トランジスタ５６．５８のコレ
クタ側に形成された出力端子６５Ａ、６５Ｂから取り出
される。
以上の構成に基づき、その動作を説明する。
制御電圧■。に対してトランジスタ３０．５２に流れる
電流を■１、定電流源３８．４０に流れ為定電流を１２
、定電流源６０に流れる定電流を１３とする。
電流を■１、定電流源３８．４０に流れ為定電流を１２
、定電流源６０に流れる定電流を１３とする。
この場合、トランジスタ５２に流れる電流１゜はトラン
ジスタ４６に流れるが、トランジスタ４６のコレクタに
は、電流Ｉ、が流れ、トランジスタ４８の各コレラ＆Ｃ
＋、Ｃｚには、それぞれ電流Ｉ、／２が流れる。このた
め、トランジスタ２６．２８には、■、／２で与えられ
る電流が流れ込むので、トランジスタ３０には、両型流
が合成された電流ｒ１が流れる。
ジスタ４６に流れるが、トランジスタ４６のコレクタに
は、電流Ｉ、が流れ、トランジスタ４８の各コレラ＆Ｃ
＋、Ｃｚには、それぞれ電流Ｉ、／２が流れる。このた
め、トランジスタ２６．２８には、■、／２で与えられ
る電流が流れ込むので、トランジスタ３０には、両型流
が合成された電流ｒ１が流れる。
一方、ダイオード３４．３Ｇには、定電流源３８．４０
によって定電流■２が引かれる結果、電流Ｉ、には無関
係の定電流Ｉ２が流れる。
によって定電流■２が引かれる結果、電流Ｉ、には無関
係の定電流Ｉ２が流れる。
この結果、電流ＩＩ／２で定まるトランジスタ２６．２
８のエミッタ微分抵抗をｒｅ、、定電流■２で定まるダ
イオード３４．３６の微分抵抗をｒｅＱとすると、制御
電圧Ｖｃの差動増幅器２０の増幅利得Ｇｖ、は、 ＧｖＩ＝ｒｅ０／ｒ ｅｌ ” ・・（２１で与
えられる。
８のエミッタ微分抵抗をｒｅ、、定電流■２で定まるダ
イオード３４．３６の微分抵抗をｒｅＱとすると、制御
電圧Ｖｃの差動増幅器２０の増幅利得Ｇｖ、は、 ＧｖＩ＝ｒｅ０／ｒ ｅｌ ” ・・（２１で与
えられる。
また、制御電圧Ｖｃを±ΔＶだけ増減させた場合、トラ
ンジスタ３０．５２に流れる電流の変動 分を±Δ■と
すると、トランジスタ４８のコレクタＣ，およびＣ１に
は、（ｒ、±Δ■）／２の電流が流れる。この電流（Ｉ
ｔ ±ΔＩ）／２は、差動増幅器２０の各トランジスタ
２６．２日のコレクタに流れ込み、トランジスタ３０に
電流（ｒ＋±Δ■）として流れる。すなわち、制御電圧
Ｖｃを±ΔＶだけ増減させた場合のトランジスタ３０に
引き込まれる電流と、電流補償回路２４から差動増幅器
２０に供給される電流とは等しくなり、差動増幅器２０
に利得制御のための動作電流の増減が補償されている。
ンジスタ３０．５２に流れる電流の変動 分を±Δ■と
すると、トランジスタ４８のコレクタＣ，およびＣ１に
は、（ｒ、±Δ■）／２の電流が流れる。この電流（Ｉ
ｔ ±ΔＩ）／２は、差動増幅器２０の各トランジスタ
２６．２日のコレクタに流れ込み、トランジスタ３０に
電流（ｒ＋±Δ■）として流れる。すなわち、制御電圧
Ｖｃを±ΔＶだけ増減させた場合のトランジスタ３０に
引き込まれる電流と、電流補償回路２４から差動増幅器
２０に供給される電流とは等しくなり、差動増幅器２０
に利得制御のための動作電流の増減が補償されている。
このとき、ダイオード３４．３６には、定電流源３８．
４０から定電流■２が与えられ、ダイオード３４．３６
に流れる電流は、差動増幅器２０のトランジスタ２６．
２８．３０を流れる電流とは無関係となり、ダイオード
３４．３６のカソードの直流電位は一定に保持される。
４０から定電流■２が与えられ、ダイオード３４．３６
に流れる電流は、差動増幅器２０のトランジスタ２６．
２８．３０を流れる電流とは無関係となり、ダイオード
３４．３６のカソードの直流電位は一定に保持される。
そして、差動増幅器２０のトランジスタ２Ｇ、２８の電
流（１，±ΔＩ）／２で与えられるエミッタ微分抵抗を
ｒｅｇとすると、制御電圧（Ｖｃ±Δ■）の差動増幅器
２０の利得Ｇｖ、は、Ｇｖ２＝ｒｅｏ／ｒｅ２
・・・（３）で与えられる。
流（１，±ΔＩ）／２で与えられるエミッタ微分抵抗を
ｒｅｇとすると、制御電圧（Ｖｃ±Δ■）の差動増幅器
２０の利得Ｇｖ、は、Ｇｖ２＝ｒｅｏ／ｒｅ２
・・・（３）で与えられる。
したかっ−て、差動増幅器２０の出力直流電位が一定に
保持されるとともに、制御電圧Ｖｃの増減によってトラ
ンジスタ２６．２８のエミッタ微分抵抗のみを変化させ
ることができ、所望の増幅利得に制御できる。
保持されるとともに、制御電圧Ｖｃの増減によってトラ
ンジスタ２６．２８のエミッタ微分抵抗のみを変化させ
ることができ、所望の増幅利得に制御できる。
そして、差動増幅器２０の各トランジスタ２６．２８の
コレクタ側に発生した出力は、差動増幅器２２に加えら
れ、その増幅出力は出力端子６５Ａ１６５Ｂから取り出
される□。この場合、差動増幅器２２の動作電流は、定
電流源６０の定電流１’３で与えられるので、差動増幅
器２２の増幅利得は一定であり、抵抗６２．６４に流れ
る電流も一定となるため、出力直流電位は一定に保持さ
れることとなる。
コレクタ側に発生した出力は、差動増幅器２２に加えら
れ、その増幅出力は出力端子６５Ａ１６５Ｂから取り出
される□。この場合、差動増幅器２２の動作電流は、定
電流源６０の定電流１’３で与えられるので、差動増幅
器２２の増幅利得は一定であり、抵抗６２．６４に流れ
る電流も一定となるため、出力直流電位は一定に保持さ
れることとなる。
発明の詳細
な説明したように、この発明によれば、差動増幅器の負
荷にダイオードを設置し、このダイオードに流れる電流
を一定に保持するとともに、差動増幅器の動作電流を増
減してその増幅利得を制御するので、増幅利得の制御に
対して出力直流電位が一定となり、出力のダイナミック
レンジの変動を抑制できる。
荷にダイオードを設置し、このダイオードに流れる電流
を一定に保持するとともに、差動増幅器の動作電流を増
減してその増幅利得を制御するので、増幅利得の制御に
対して出力直流電位が一定となり、出力のダイナミック
レンジの変動を抑制できる。
第１図はこの発明の自動利得制御回路の実施例を示す回
路図、第２図は従来の自動利得制御回路を示す回路図で
ある。 ２０・・・差動増幅器、３４．３６・・・負荷としての
ダイオード、２４・・・電流補償回路。
路図、第２図は従来の自動利得制御回路を示す回路図で
ある。 ２０・・・差動増幅器、３４．３６・・・負荷としての
ダイオード、２４・・・電流補償回路。
Claims (2)
- （１）差動増幅器の動作電流を増減させて利得を制御す
る自動利得制御回路において、前記差動増幅器の負荷を
ダイオードで構成し、このダイオードに流れる電流を前
記差動増幅器に流れる動作電流の増減とは無関係に一定
にする定電流源を設置するとともに、前記差動増幅器の
動作電流の増減分を補償する電流補償回路を設置したこ
とを特徴とする自動利得制御回路。 - （２）前記電流補償回路は、前記差動増幅器の電流制御
に応動して電流を供給する可変電流源で構成したことを
特徴とする特許請求の範囲第１項に記載の自動利得制御
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16908484A JPS6148208A (ja) | 1984-08-13 | 1984-08-13 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16908484A JPS6148208A (ja) | 1984-08-13 | 1984-08-13 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6148208A true JPS6148208A (ja) | 1986-03-08 |
| JPH033404B2 JPH033404B2 (ja) | 1991-01-18 |
Family
ID=15880022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16908484A Granted JPS6148208A (ja) | 1984-08-13 | 1984-08-13 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148208A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0284804A (ja) * | 1988-09-20 | 1990-03-26 | Nec Corp | 利得制御回路 |
| US6049252A (en) * | 1997-06-30 | 2000-04-11 | Nec Corporation | Programmable-gain amplifier |
-
1984
- 1984-08-13 JP JP16908484A patent/JPS6148208A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0284804A (ja) * | 1988-09-20 | 1990-03-26 | Nec Corp | 利得制御回路 |
| US6049252A (en) * | 1997-06-30 | 2000-04-11 | Nec Corporation | Programmable-gain amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH033404B2 (ja) | 1991-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4760285A (en) | Hall effect device with epitaxal layer resistive means for providing temperature independent sensitivity | |
| US4059808A (en) | Differential amplifier | |
| JP3242932B2 (ja) | 温度補償増幅器 | |
| US5019789A (en) | Adaptive bias circuit for preventing turnoff in a push-pull stage | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US4360786A (en) | Variable-gain differential amplifier | |
| US4278946A (en) | Current scaling circuitry | |
| US4897616A (en) | Wide band amplifier with current mirror feedback to bias circuit | |
| US4612513A (en) | Differential amplifier | |
| JPS6148208A (ja) | 自動利得制御回路 | |
| US4584535A (en) | Stabilized current-source circuit | |
| US5568090A (en) | Amplifier circuit with dynamic output stage biasing | |
| US5321371A (en) | Current mirror with error correction | |
| US5311147A (en) | High impedance output driver stage and method therefor | |
| EP0803975B1 (en) | Power stage, particularly for an operational amplifier | |
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| JP2001292043A (ja) | 可変利得増幅回路 | |
| JPS6333390B2 (ja) | ||
| JP2568690B2 (ja) | 定電流回路 | |
| JPS61157108A (ja) | 電圧−電流変換回路 | |
| JPH0326565B2 (ja) | ||
| JP2793343B2 (ja) | バイアス回路 | |
| JPH0786843A (ja) | 増幅回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 |