JPH0284804A - 利得制御回路 - Google Patents

利得制御回路

Info

Publication number
JPH0284804A
JPH0284804A JP23700788A JP23700788A JPH0284804A JP H0284804 A JPH0284804 A JP H0284804A JP 23700788 A JP23700788 A JP 23700788A JP 23700788 A JP23700788 A JP 23700788A JP H0284804 A JPH0284804 A JP H0284804A
Authority
JP
Japan
Prior art keywords
current source
gain control
control circuit
collector
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23700788A
Other languages
English (en)
Inventor
Tadaaki Yamada
匡章 山田
Isao Nakayama
勲 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23700788A priority Critical patent/JPH0284804A/ja
Publication of JPH0284804A publication Critical patent/JPH0284804A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は可変利得制御回路に関する。
〔従来の技術〕
第３図は従来の可変利得増幅回路の一例の回路図である
入力信号はトランジスタＱ・１０ベースに入力され、こ
のＱｌとＱ、及び可変電流源ＩＡ＞負荷抵抗Ｒ８により
可変利得増幅回路を構成しており、可変電流源工えの電
流値を変化させる事により、この増幅器の利得を可変さ
せる。その利得を算出すると電流源工、の電流値を工え
とすると、と表わされる。
この式より、工、の値を可変させる事により利得が可変
する。
〔発明が解決しようとする課題〕
上述した従来の可変利得増幅回路は利得を可変させる事
により、出力ＤＣレベルが変動し、次段に直結する事が
容易でないという欠点がある。
〔課題を解決するための手段〕
本発明の可変利得増幅回路は、入力信号がベースに供給
される第１のトランジスタと該第１０トランジスタと差
動増幅器を構成する第２トランジスタと該第１，２のエ
ミッタに接続される第１の電流源と該第１のトランジス
タのコレクタに接続される第１の負荷抵抗と該第１のト
ランジスタのコレクタにコレクタが接続されている第３
のトランジスタと該第３のトランジスタとカレントミラ
ーな構成する第４のトランジスタと該第４のトランジス
タのベース・コレクタに接続される第２の電流源を備え
、該第１の電流源を可変し、該第１及び第２のトランジ
スタからなる差動増幅器の利得を可変させるに際し、該
第３及び４のトランジスタ並びに該第２の電流源により
出力ＤＣレベルを一定に保つ回路を有する。
このように、可変電流源工、を可変させる事により生ず
る基準電流の差分を供給するはき出し回路を有する事に
よって、出力ＤＣレベルを一定に保つことができる。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の原理回路図である。すなわち、第３図
の従来例に対し、トランジスタＱ、、Ｑ、。
抵抗Ｒ４，Ｒ５によるカレントミラー回路とい利得制御
信号に応じた電流源Ｉ３とが設けられている。すなわち
ベースに信号が入力される差動増幅回路（Ｑｌ、ＱＩ　
Ｒ１）とこの差動増幅回路の利得を可変させる可変電流
源（ＩＡ）及び出力ＤＣレベルを一定に保たせる為のは
き出し回路を（ＩＢ。
Ｑ４．　Ｑｌ、　Ｒ４，Ｒ８）有する。
第２図は具体的な一実施例である。トランジスタＱｌ、
Ｑ６はそれぞれ電流源を構成している。
今、Ｑ、のベース電位をＶＡとすると％　Ｑｓのコレク
タ電流は、 利得は ここで 工。
Ｌ＝ ・・・・・・（３） （１）、　（２）、　（３）式より 次に本回路において出力ＤＣ電圧を求めると、Ｖｏ＝Ｖ
ｃｃ−Ｒｔ　・Ｉ　ｙ　　　　　　　　・・”（１）こ
こで工、は次式で表わされる。（１，≧工。の場合） Ｉ？＝ＩＩ　　Ｌ＝Ｌ−Ｉｉ＝Ｌ−Ｉｓ＋Ｉ。　　・・
・・・・（２）又、Ｒ２＝　２　Ｒｓと設定する為 Ａ Ｉ　ｓ　”　　　　　＝　Ｉ　＋　　　　　　　　　　
・・・・・・（３）（３）式と（２）式より Ｌ＝Ｉ。　　　　　　　　　　　　・・・・・・（４）
よってＲ３には常に工。が流れる為出力ＤＣ電圧ｖ０は
一定に保たれる。
〔発明の効果〕
以上説明したように本発明は、基準電流工。との差分を
流し込む回路を有する事により、出力ＤＣレベルを一定
に保つことができ、次段と容易に直結できる効果がある
。
【図面の簡単な説明】
第１図は本発明の原理回路図、第２図は具体的な一実施
例の回路図、第３図は従来例の回路図である。 ａ・・・・・・入力端子、ｂ・・・・・・出力端子、Ｃ
・・・・・・電源端子、ｄ・・・・・・接地端子、Ｑ１
〜Ｑ６・・・・・・トランジスタ％　Ｒ＋〜Ｒ６・・・
・・・抵抗、■・・・・・・ボリュウム、■。・・・・
・・定電流源、工え・工、・・・・・・可変電流源、Ｖ
Ａ・・・・・・Ｑ、及びＱ６のベース電位、■。・・・
・・・出力ＤＣ電位。 代理人　弁理士　　内　原　　　晋

Claims (1)

    【特許請求の範囲】
  1. 差動型式に接続されベース間に入力信号が供給される第
    １および第２のトランジスタと、これら第１および第２
    のトランジスタのエミッタ結合点に接続され利得制御信
    号に応じた電流を発生する第１の電流源と、前記利得制
    御信号に応じた電流を発生する第２の電流源と、前記第
    ２の電流源に入力端が接続され前記第１のトランジスタ
    のコレクタに出力端が接続されたカレントミラー回路と
    を備え、出力の直流レベルを一定に保つ事を特徴とする
    利得制御回路。
JP23700788A 1988-09-20 1988-09-20 利得制御回路 Pending JPH0284804A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23700788A JPH0284804A (ja) 1988-09-20 1988-09-20 利得制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23700788A JPH0284804A (ja) 1988-09-20 1988-09-20 利得制御回路

Publications (1)

Publication Number Publication Date
JPH0284804A true JPH0284804A (ja) 1990-03-26

Family

ID=17009004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23700788A Pending JPH0284804A (ja) 1988-09-20 1988-09-20 利得制御回路

Country Status (1)

Country Link
JP (1) JPH0284804A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801563B1 (ko) * 2006-12-04 2008-02-11 한국전자통신연구원 가변 이득 증폭기

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6148208A (ja) * 1984-08-13 1986-03-08 Rohm Co Ltd 自動利得制御回路
JPH0265513A (ja) * 1988-08-31 1990-03-06 Nec Home Electron Ltd ボリウム回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6148208A (ja) * 1984-08-13 1986-03-08 Rohm Co Ltd 自動利得制御回路
JPH0265513A (ja) * 1988-08-31 1990-03-06 Nec Home Electron Ltd ボリウム回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801563B1 (ko) * 2006-12-04 2008-02-11 한국전자통신연구원 가변 이득 증폭기

Similar Documents

Publication Publication Date Title
JPS6142965B2 (ja)
JPS6212691B2 (ja)
JPH0770935B2 (ja) 差動電流増幅回路
JPH0284804A (ja) 利得制御回路
JP2513196B2 (ja) 差動増幅回路
JPS5940674Y2 (ja) 電圧−絶対値電流変換回路
JP2870323B2 (ja) ウインドウコンパレータ
JPH0145766B2 (ja)
JP2623954B2 (ja) 利得可変増幅器
JP2853485B2 (ja) 電圧電流変換回路
JPS5921109A (ja) 定電流出力特性を有するパワ−アンプ
JPS63117504A (ja) トランジスタ差動増幅回路
JP3105682B2 (ja) コンパレータ
JPH04208709A (ja) 電圧比較用半導体装置
JPH0666649B2 (ja) ヒステリシスコンパレ−タ
JPS6336747Y2 (ja)
JPS5827539Y2 (ja) 音声増幅器
JPS61285810A (ja) 演算増幅器
JPS604613B2 (ja) 差動増幅器
JPH03259310A (ja) 電圧比較器
JPH01114205A (ja) 増幅器
JPH0355908A (ja) 利得制御増幅回路
JPH06236219A (ja) 定電流回路
JPS6252489B2 (ja)
JPH0437209A (ja) 利得制御増巾回路