JPS6149251A - 仮想記憶方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、情報処理装置に於ける仮想記憶方式。

特に、アドレス変換方式の適用によシ論理空間を保護す
ることのできる仮想記憶方式に関する。

〔従来技術〕

従来、この程の情報処理装置は、第５図に示すように、
仮想空間を制御プログラム専用の空間。

ユーザ・プログラム専用の空間、あるいはユーザ・プロ
グラム相互の間や制御プログラムとユーザ・プログラム
との間の通信用の空間（共通空間と呼ぶ）とに分け、お
のおのの空間にセグメントを再実行保護等）を与えて空
間を保護していた。しかし、この方法では、共通空間と
して使用する空間は種々な属性を持つので、この要求さ
れる属性毎に空間を与えると、空間の数が大きくなりす
ぎて論理アドレスのビットを過大は要求することになる
という欠点があった。あるいは、従来の他の方法として
、第６図に示すように、共通空間をアクセスするために
、絶対番地の定められた空間（システム・エリアと呼ぶ
）に論理空間構造体へのポインタを用意しておき、ユー
ザ・プログラムが共通空間をアクセスする時は、一旦、
システム・エリアにある論理空間構造体へのポインタを
呼び出して。

共通空間をたぐるという方法であった。したがって、こ
の方法においても共通空間へのアクセスには゛非常に手
間がかかるという欠点があった。

〔発明の目的〕

本発明の目的は、プロセスに与えられた論理空間を固定
番地により第一空間と第二空間とに分け。

おのおのの空間に対し個別のアドレス変換テーブルを準
備することにより、上記従来の欠点を除去し、過大な論
理空間をとることなしにプロセス間の共通空間を備える
ようにした仮想記憶方式を提供することにある。

〔発明の構成〕

本発明による仮想記憶方式は、仮想記憶を有する情報処
理装置において、プロセスに与えられた論理空間を固定
された番地により第一空間と第二空間との２つに分け、
おのおのの空間に対し七個側のアドレス変換テーブルを
準備することを特徴とする。

〔発明の実施例〕

次に２本発明による仮想記憶方式について実施例を挙げ
２図面を参照して詳細に説明する。

まず２本発明に適用される仮想記憶空間の構造について
、第２図および第３図の概念図を参照しながら説明する
。第２図は１つのプロセス（タスクと呼ばれる場合もあ
る）に与えられた空間が共通空間Ａと個別空間Ｂとに分
けられた状態を示している。このうち、共通空間Ａは他
のプロセスとの共通エリアとして使用することを前提と
して設けられている。また第３図は、プロセス個有の構
造体と、論理空間から実空間にいたるまでのアドレス変
換過程とを示す説明図である。プロセスの構造体は、そ
のプロセス個有の空間を与えるセグメント表群へのポイ
ンタである個別空間ポインタと、他プロセスとの共通の
°空間を与えるセグメント表群へのポインタである共通
空間ポインタとを持っている。

本発明による仮想記憶方式においては、プロセス個有の
空間とプロセス間共通の空間とではおのずとその性質が
異なることから、プロセスの仮想記憶空間を共通空間と
個有空間とにある特定の番地（例えば４ｋＢ番地）で区
別し、共通空間の番地がちだえられた時にはプロセスの
構造体のなかにある共通空間ポインタにより示されるセ
グメント表を索引し。

そのセグメント表よシ得られる属性によシその空間を保
護するようにしている。また２個有空間の番地があたえ
られた時には、プロセス構造体の個別空間ポインタによ
シ示されるセグメント表よ）得られる属性によシその空
間を保護する。第４図は、上記セグメント表の一構成例
を示したものである。この図に見られるように、セグメ
ント表により得られる属性には、情報として、ＲＤ：読
み出し保護キー、ＷＲ：書き込み保護キー、ｗｐ：書き
込み許可ピッ）、ＥＰ：実行許可ビット、ｃ：共通セグ
メントビット、お、よびＡＩＮＨニアカウント禁止ビッ
トが含まれている。なお、ここに示した属性は、共通空
間のそれと個別空間のそれとは自ずから異なる。ＰＴＡ
はページ表アドレス、５ＩＺＥはセグメント・サイズを
示す。

第１図は２本発明による実施例の構成を示すブロック図
である。この例において、仮想記憶のアドレス変換部は
マイクロプログラム制御されておシ、レジスタへの設定
、セレクタの選択、制御信号の起動等はマイクロ・プロ
グラムにより行なわれる。また、このアドレス変換部に
は、論理アドレス・レジスター０１と、アドレス比較器
１０２と、アドレス変換バッファ１０４とアドレス変換
部 バソファ−０４にアドレス変換情報が入っているかいな
かを示すアドレス・アレイ１ｏ３と現プロセスノアクセ
ス権を示すキー・レジスター０５．！：。

アドレス変換バッファ１０４に含まれる空間（セグメン
ト）の属性部とキー・レジスター０５の内容とを比較し
、アクセス権のチェックをするアクセス権チェック回路
１０６と、メモリ・アクセス回路２０とにより構成され
ている。なお、メモリ・アクセス回路２ｏには、共通空
間ポインタと個別空間ポインタとをそれぞれ記憶する記
憶レジスタ２０１と２０２とが含まれている。

いま、あるプロセスＡが起動されると、マイクロ・プロ
グラムはキー・レジスター０５にプロセスＡ（７）属性
（ＲＤ＝、２　、ＷＲ＝３　、　Ｃ＝Ｏ、ＡＩＮＨ＝０
）を設定し、また、プロセスＡｉ７）ｍ遺体から共通空
間ポインタおよび個別空間ポインタをとり出して、これ
等をおのおのの記憶レジスタである２０１および２０２
へそれぞれ設定する。プロセスＡのある論理アドレスＸ
が論理アドレス・レジスタ１０１に設定されると、この
論理アドレスＸがアドレス変換バッファ１０４によυ変
換できるか否か（登録されているかどうか）をアドレス
・アレイ１０３により調べる。その結果、変換できる場
合には、アドレス変換バッファ１０４から論理アドレス
Ｘの属性を読み出し、それとプロセスＡのアクセス権を
もっているキー・レジスタ１０５の属性とをアクセス権
チェック回路１０６に与え。

アクセス権をチェックする。例えば、論理アドレスＸの
属性が（ＲＤ＝２　、ＷＲ＝３　、ＷＰ＝Ｏ。

Ｅｐ＝１−、ｃ＝＝ｏ）であれば、書き込みは許可され
ないが、読み出しおよび命令の実行は許可される。

変換できない場合には、メモリ・アクセス回路２０が起
動されるとともに、Ｘは固定番地Ａと比較され、共通空
間アドレスであるか１個別空間ア定される。その結果に
よシ、セグメント表へのアクセスを共通空間ポインタ用
の記憶レジスタ２０１を使用するか９個別空間ポインタ
用の記憶レジスタ２０２を使用するかを決定し、セグメ
ント表およびページ表を引いて実アドレスを求める。ソ
して、アドレス変換バッファ１０４に上記の実アドレス
と、＼そのセグメントおよびページの属性を登録すると
ともに、アドレス・アレイ１０３の登録済であることを
書き込む。

〔発明の効果〕

以上の説明によシ明らかなように１本発明によれば、仮
想記□憶空間をある固定番地によシ第−空間と第二空間
とに分け、おのおのの空間に対し個別のアドレス変換テ
ーブルを与えることによシ。

プロセス間共有エリアを論理空間にとることができ、か
２固定番地を小さくとれば、そのための空間を／」−さ
くすることができ、記憶処理の効率と信頼性を向上すべ
く得られる効果は大きい。

以下余日

【図面の簡単な説明】

第１図は本発明による実施例の構成を示すブロック図、
第２図は本発明に適用される共通空間と個別空間の構成
を示す概念図、第、３図は本発明に適用されるアドレス
変換の過程を示す図、第４図は。 第３図におけるセグメント表の構成例を示す図。 第５図は従来の１つの例に適用される仮想記憶における
共通空間の分は方を示す概念図、第６図は従来の他の例
に適用される共通空間をアクセスするための方法を示す
概念図である。 図において、１０１は論理アドレス・レジスタ。 １０２はアドレス比較器、１０３はアドレス・アレイ、
１０４はアドレス変換バッファ、１０５はキー・レジス
タ、１０６はアクセス権チェック回路、２０はメモリ・
アクセス回路、　２０１，２０２は記憶レジスタである
。

Claims (1)

【特許請求の範囲】
1. １、仮想記憶を有する情報処理装置において、プロセス
   に与えられた論理空間を固定された番地により第一空間
   と第二空間との２つに分け、おのおのの空間に対して個
   別のアドレス変換テーブルを準備することを特徴とする
   仮想記憶方式。