JPS61500754A - 広帯域で高輝度の表面放射ｌｅｄおよびそれの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 広帯域で高輝度の異面放射Ｉ、ＥＤおよびそれの製造方法 本発明は１発光ダイ万一　ド（ＬＥＤ）　ｒ′Ｃ関するもＣ〕でるり、更に詳し くいえば、改良した二重ヘテロジャンクジョンＬＥＤ　Ｋ　２Ｊするものである 。

発明の背景 第１Ａ図および第１Ｂ区は、先行技術における二重ヘテロジャンク７ヨ７　ＬＥ Ｄの典型的′ｆ：製造方法と、そのような先行技術ＬＥＤの１４造とを示すもの でろる。

まず第１Ａ図を参照する。ＧＫＡＩＩ　Ｏ基板１００にｐ形４芝性を有するよう にドープが行われる。基板１００の上面にＧ＆Ａ＠のエピタキシャル層１０１が 形成てれる。

そのエピタキシャル層１０１はｎ形導′４１三となるようにドープがブれている 。それから、エピタキシャル層・４１０１の上にマスキング層１０２が形成され る。典型的なマスキング層１０２は、エピタキシャル層１０１の上にフォトレジ スト物質の一様な４　ｆ　ｄ、　＜ことによシ形成でれる。それから、フォトレ ジスト１０２を露光し、現像して、エピタキシャルｌ１ｉ１０１のうち保持すべ き部分はレジスト物質で被覆したままにし、エピタキシャル層１０１のうちエツ チングにより除去する部分は露出させる。次に、このアてンブリにエツチング工 程を行って、エピタキシャル層１０１の保護てれていない部分を除去する。エン チング工程の後でレジスト層１０２を完全に除去し、エピタキシャル層１０１の 露出された表面を慎重に清浄にしてレジスト物質とエツチング物質を除去する。

次に第１Ｂ図を参照する。ｎ形エビタキ７ヤル層１０１の露出された表面の上に 、ｐ形導電性を有するようにドープをてれたＡｌｘＧ息、−エＡ＠のエピタキシ ャル層が形成される。エピタキシャル層１０３が成長すると、エンチングによシ エピタキ７ヤル層１０１内に形成さｎたギヤングが充てれてｐ影領域１０４を形 成す６゜エピタキシャル層１０３の上面１０５は、はぼ平らであるが、完全には 平らでない。とくに、領域１０４のすぐ上の領域には、領域１０４が完全に充て れていないために小さなくぼみが存在する。

それから、エピタキシャル層１０３の表面１０５の上に別のｐ形エピタキシャル ｆ＠１０６　ＡｌｘＧａ１□Ａｍが形成ちれる。エピタキシャル層１０６　ａ、 ＬＥＤの構成が完了した時に能動層を形成する。とくに、クロメノ・ンテングで 示ちれている領域１０７は、装置の能動領域を形成する。クロメノ・ノテングは 、再結合、したがって光の発生が起る場所を示すためのものでろって、能動領域 １０７と、能動層１０６の残りの部分とにドーピングレベルの差がめることを示 すものではない。

Ａ　１　ｘＧａ　１−　ｘＡｓのｎ形エピタキシャル層１０８が層１０７の上に 形成される。ＧａＡｓのｎ形エビタキ７ヤル層１０９が７−１０８の上に形成さ れる。エピタキシャル層１０９のうち能動層１０７の真上の部分がエンチングさ れて、能動領域ＩＣ１７に発生された光を逃すここができるようにする。

動作時には、エピタキシャル層１０９はυい層としで機能し、他の電気回路へ良 く心気的に接舷できるようにするために主としてれσらｎる。各エピタキシャル 層１０８，１０３は囲み層としてｅ　ＮＱする。このことは、それらの層１０８ ，１０３が、再結合が起るまで電荷キャリヤを能動層１０６に保持することを意 味する。

エピタキシャル層１０６は前記のように能動゛−として機能する。装置が正常に 動作している間は、領域１０１と１０３の間に逆バイアスされたｐ−ｎ接合が存 在するから、エピタキシャル１１（１１！４−’４ＶＣ阻止層とし°〔知らｎて （Ｑる。したがって、項＝、ｆｆ１ＩＱ３から基板１００へ凭れるｉＬ流は、領 域１０４を通っ°Ｃ流れなければならない。したがって、能動領域ご能動・寥１ ０εの領ｊＪ１０７に診ｊ限するの（ま、領域１０４・＼の′岐流の流れのその 制限でろる。基板１００は、他の回路へ電気的に接触でれ、かり装置への構造的 な完全性を持たせるように機能する。

第２Ｂ図ＶＣ示されている従来のＬＥＤの実効変調号域幅は、領域１００および １０４により与えられる互列抵折７４と、北ｊｈＩＪ領域１０７内の少数キャリ ヤの町今とによシ制限てれる。能動領域１０７におけるドーピングレベルを高く し、または能動領域１０１０寸法を小でくすることによシ、少数キャリヤの寿命 を短くして、装置の変調帯域幅を広くできる。能動領域１０７におけるドーピン グレベルがらまり高すぎると、過剰な数の非放射中心がその領域に形成され、変 ￥４Ｎ域幅が広くなるが、それに伴って量子効率が低下する。したがって、能動 領域における少数キャリヤの寿命を短くする、したがって装置の変ｖ！４帯域幅 を広くする好適な方法は、能動領域の寸法を小でくすることでろる。

以上述べた従来の方法の第２の困難は、ｎ形エビタキ７ヤル層１０１の厚嘔と、 領域１０４を形成するエツチングとを非常に注意して制御すべきことでらる。

エツチングにより層１０１に全く隙間が形成でれなかったとすると、領域１０３ と１００の間に逆バイアスてれたｐ−ｎ　接合が形成でれて、最悪の場合には領 域１０３と１°００の間に実効１１Ｌ流が流れることを阻止し、最良の場合にも 装置の直列抵抗値が大幅に高くなる。これがＬＥＤの正しい動作を妨げることは 明らかである。

わるいは、領域１０４を形成するためにエツチングぢ゛れた井戸が非常に深いと すると、領域１０４を完全に充す丸めにはｐ形エピタキシャル４１０３は非常に 厚くなければならない。エピタキシャル層１０３が厚いと、ＬＥＤの直列抵抗値 は相当に高くなる。井戸をできるだけ浅くするためには、層１０１の厚ざを通常 ２〜３ミクロンの範囲にする。層１０１の寸法をそれより小てくすると、必要な 電流阻止を行うには不十分なことがある。エンチングは垂直方向と水平方向に進 行するから、層１０１の厚てが最低になると、領域１０４０幅が最小になる。ま た、エンチングきれた井戸のアスペクト比、すなわち、高でと幅の比が大きすぎ ると、その井戸における液相エピタキシャル層長が困難になる。この現象のため に領域１０４シたがって能動領域１０７の最小幅が更に限定でれる。それと同時 に、エピタキシャル層１０１の厚ざが僅かに２〜３ミクロンであるために、レジ ストマスク１０２の除去の後で、次のエピタキシャル層の成長の前に行われるそ の領域の表面の清浄化により、その薄い層が損傷を受けることがろるから、その 領域の表面を完全にきれいにする仕事は阻止てれる。領域１０１の表面に残され た各種の汚染が、その上に成長したエピタキシャル層の品質を低下させることが らる。

発明の概要 本発明においては、半導体、なるべ（ＧａＡｓ、の基板の第１の主面をエンチン グして、１つまたはそれ以上の選択てれた部分を除く全ての部分を薄くする。

エンチングの後は、選択でれたそれらの部分は、基板の残りの新し９表面部分よ り盛りろかった部分と考えることができる。好適ｆ：冥施例においては、選択で れた各部分の形は円形でろる。半導体層、なるべ（ＧａＡａは、エツチングによ シ生じた新しい表面にエビタキ７ヤル成長により発生される。このエピタキシャ ル層の表面は、盛りあがった部分の高芒と同じか、僅かに高くすべきである。盛 りａかった部分の表面が露出てれるように、エピタキシャル層の小でい部分がエ ツチングまたは融解により除去でれる。

−遅の半導体、なるべ（ＡｌｘＧａ１−エＡ１１のエピタキシャル層がそれから 成長でせられて二重ヘテロジャンクジョン構造を形成する。Ｘの値は一般に層ご とに異なる。通常は、電気接触を改善するためにＧａＡ＠キャンプ層を付加する 。

一面の簡単な説明 第１Ａ図および第１Ｂ図は、従来の二重ヘテロジャンクンヨンＬＥＤを製造する 従来の方法と、七れによりＸｉｉ造でれたＬＥＤの横断面を示し、第２Ａ図、第 ２Ｂ図、第２Ｃ図および第２Ｄ図は、本発明のＬＥＤ笈造力法方法びそれにより 製造されたＬＥＤを示し、 第３因は、本発明のＬＥＤの処理中に形成でれる盛りらかった部分を有する半導 体基板の斜視図である。

本発明におけるよりなＬＥＤは、そのようなＬＥＤの複数備′！ｉ−１枚の半導 体基板上にアレイ状に製造することにより、通常製造されることが当業者にはわ かるでろろう。しかし、１１々のＬＥＤは同じ方法を用いて同時に製造てれるか ら、本発明の方法をただ１個のＬＥＤについて説明することにする。

ここで第２Ａ図を参照する。ｐ　形４を性を有するようにドープを避れた、なる べ（ＧｒｓＡｓの半導体基板２００の上にエンチング・マスク２Ｌ＋２がのせら れる。

通常、エンチング・マスクは、現像てれた感光レジスト物質でろる。それからこ の基板にエンチング工程ｔ−施して、エンチング・マスクにより保護でれている 部分以外の基板の全ての部分の高さを低くする。

それからエンチング・マスクを除去し、基板の表面を完全にきれいにする。この エンテノグ法の作用は、基板のうちエツチングが行われた項、Ｊ、内の上衣面部 分と、エツチング・マスク÷こより保抄ざＩした基板領域内°の満りろがった表 ：ｉＱ部分とを残すことで心る。

それらの盛りろがった部分の形はなるべく円形にする。第３図は、エツチングと 、エツチング・マスクの除去の後における盛りらかった部分を有する基板２００ を示す。

第２Ｂ図に示すように、半導体のエピタキシャル層２０１（：？Ｃるべく、ｎ形 導電性となるようにドープをでれたＧａＡａとする）を、エンテンーグ法により 形成場れた表面とで、成長させる。なるべくなら、エピタキシャル層２０１は、 公知の液相エピタキ／ヤル技術で成長石ぞる。第２Ｂ図に示すように、エピタキ シャル層２０１は盛シろがった部分２０４を僅かに覆う。

なるべく、エピタキシャル層２０１は盛りろがりた部分２０４の上に約０，１μ ｍだけ延在嘔せる。

エピタキシャル層２０１の成長に続ｉて、盛Ｃ６がった部分２０４を露出ぢせて ほぼ平らな底面を生じぢせる之め（（、エピタキシャル層２０１の底面に幻して エツチングを行う。通常はエピタキシャル層２０１の露出している底面をエツチ ングするから、エンチング・マスクは不要である。エンチングの後で、生じた表 面′！ｉ−兜全にきれいにして、エンチング工程による全ての汚染つ）ｉを除去 する。底面が十分にきれいにキｔＬｔら、エピタキシャル層２０３　（、なるべ く、ｐ）杉４゛藏性と有するよう〜てドープ゛をさｎた一ＡＩ。、、Ｑ已。、８ 、Ｌｍとする）を、その上に改長石せる。次に、エピタキ／・ヤル；ｆＪ２Ｑ３ の上；・ζ能動層であるｐ形エピタキ７ヤル層２０６を成長でぐる。能動層２０ ６はなるべくＡＩ　Ｏ，ＱＩＳ　Ｇａ　０Ｊ７５ＡＳとする。次に、ｎ形エピタ キ／ヤｈｉみ層２０日を成長舌せ、その彼にＧａＡｍのｎ形エピタキ７ヤル覆い 層２０９を成長でせる。層２０８はなるべくＡＩ　、、、Ｇａ　、、８Ａｓとす る。各相２０３，２０６，２０８，２０９は公知の液相エピタキ／ヤル技術で成 長させる。以上述べた組成が好適であるが、アルミニウムとガリウムの比率が変 化しても装置の動作は阻止でれず、単に放出でれる放射の周波数がずれるだけで あることが、当業者にはわかるであろう。更に、本発明の範囲内で他のｍ〜Ｖ族 半導体物質を使用できる。

第２Ｄ図は、本発明の完成でれたＬＥＤを示す。エピタキンヤル覆い層２０９を エンチングして、盛りらかった領域２０４の上に間隙を形成する。覆い層２０９ と基板２００それぞれの上に、金属電気接触領域２１０゜２１１を形成する。最 後に、球状の微小レンズ２１２を、装置へ図示のようにとりつける。第１Ｂ図に 示す従来のＬＥＤのように、第２Ｄ図のＬＥＤの能動領域２０７がクロスハンチ ングで示てれている。また、第１Ｂ図におけるように、このクロスハンチングは 、領域２０７の組成またはドーピングレベルが能動、＃’２０６の残シの部分と 比較して異なっていることを示すものではなく、その部分で再結合が行われて、 光が発生てれる領域でろることを示すだげでろる。

本゛発明のＬＥＤによシ、いくりかの理由で、従来のＬＥＤと比較して数多くの 利点が得られる。先ず、盛りあがった領域２０４は、第１Ｂ　１１の領域を形成 している物質よｐ高濃度にドープ石れている基板物質で作られているから、低い 直列抵抗値が得られる。第２に、各エンチング工程の後で、必要な層を全く除去 してしまうというおそれなしに、よシ完全な清浄作業を行うことができるために 、次に成長ゴせられるエピタキンヤル層の汚染と位置の狂いが少くなる。

第３に、第１Ｂ図に示すＬＥＤの能動領域１０７と比較して、能動領域２０７の 横方向と横切る方向の寸法を小てくできる。横切る方向においては、エピタキ７ ヤル層２０６は、先行技術におけるような、小でい井戸を有する異面上で、はな くて、平らな表面の上に成長路せられるために、その寸法を小てくできる。横方 向寸法においては、領域２０４の横方向寸法を、第１Ｂ図の装置の領域１０４の 比肩する横方向寸法よりも小さくできるから、これも小ぢくできる。したがって 、装置の直列抵抗値が低いこと、および能動領域の寸法が小ていことのために、 装置の変調帯域幅を広くできる。それと同時に、清浄度が高くなるために、製造 法の信頼度が高くなる。以上説明した製造法の別の実施例においては、盛りろか った領域２０４は先に説明したようにして作られる。それからエピタキシャル領 域２０１を成長路せて、第２Ｂ図に示す°ような構造を形成する。しかし、盛り あがった領域２０４を露出でせるよう工７テングする代りに、Ａｍが僅かに不飽 和にされている融解ＧａＡｓ中に層２０１の表面を浸す。そうするとエビタ゛キ ／ヤル層２０１の一部が融けて、領域２０４が露出させられる。したがって、層 ２０３が成長すると、エピタキンヤル層２０３と領域２０４の間に電気接点が形 成される。その後は、第２Ｄ図に示す最終の構造を形成するために、処理社前と 全く同じに進行させられる。

この別の方法によシ、エンチング工程による中断なしに処理を継続できるから、 必要な工程数を減少できるという利点が得られる。更に、エンチングを行わない から、層２０１のエンチングにより系内にエンチング汚染物質が入りこむ可能性 がなくなる。最後に、複数のエビタキ７ヤル成長工程の中間で、装置をエピタキ シャル成長室から出して外部の雰囲気にきらす必要がないから、雰囲気による汚 染も減少する。

国際調査報告

Claims (1)

1. 【特許請求の範囲】 排他的所有権すなわち排他的権格利を定める本発明の実施例は下記の透りである 。 １．主表面部分と盛りあがつた表面部分とを有し、かつ第１の導電形である半導 体の基板領域と、この基板の前記主表面部分の上に設けられて、前記基板の盛り むがつた表面部分を含んでほぼ平らな表面を形成する第２の導電形の第１の半導 体層と、この第１の層と前記基板の盛りあがつた表面部分との上に設けられ、前 記第１の導電形を有する第２の半導体層と、 この第２の層の上に設けられ、前記第１の導電形を有する第３の半導体層と、 この第３の層の上に設けられ、前記第２の導電形を有する第４の半導体層と、 この第４の半導体層の上に設けられ、前記第２の導電形を有する第５の半導体層 と を備える二重ヘテロジヤンクンヨンの発光ダイオード。 ２．請求の範囲第１項記載の発光ダイオードであつて、前記第１の導電形はｐ形 であり、前記第２の導電形は口形である発光ダイオード。 ３．請求の範囲第１項記載の発光ダイオードであつて、前記基板と、前記第１の 層と、前記第５の層とは、それぞれＧａＡｓで構成され、前記第２の層と、前記 第３の贋と、前記第４の層とは、それぞれＡ１ｘＧａ１−ｘＡｓで構成されてい る発光ダイオード。 ４．請求の範囲第３項記載の発光ダイオードであつて、前記第１の導電形はｐ形 であり、前記第２の導電形はｎ形である発光ダイオード。 ５．請求の範囲第４項記載の発光ダイオードであつて、前記基板の盛りあがつた 表面部分は円形である発光ダイオード。 ６．請求の範囲第５項記載の発光ダイオードであつて、前記第２と第４のエピタ キシヤル層は、Ａｌ０．８Ｇｓ０．８Ａｓで構成され、前記第３のエピタキシヤ ル層はＡ１０．０８８Ｇ２０．０７５Ａｓで構成されている発光ダイオード。 ７．請求の範囲第５項記載の発光ダイオードであつて、前記第４のエピタキシヤ ル層は前記第５のエピタキシヤル層に隣接して第１の主表面を有し、前記第５の エピタキシヤル層は前記第４のエピタキシヤル層の第１の主表面の第１の部分を 覆つて、前記第４のエピタキシヤル層の第１の主表面の第２の部分を露出したま まにし、前記第４のエピタキシヤル層の第１の主表面の第２の部分は前記基板の 盛りあがつた表面部分に並置されている発光ダイオード。 ８．主表面部分と盛りあがつた表面部分とを形成するように、第１の導電形を有 する半導体基板の第１の主表面をエツチングする工程と、 第２の導電形の第１のエピタキシヤル層の露出した表面と前記基板の盛りあがつ た部分を含むほぼ平らな表面を形成する工程と、 前記第１の導電形の半導体の第２のエピタキシヤル層を、前記ほぼ平らな表面の 上に成長させる工程と、 前記第１の導電形の半導体の第３のエピタキシヤル層を、前記第２のエピタキシ ヤル層の上に成長させる工程と、 前記第２の導電形の半導体の第４のエピタキシヤル層を、前記第３のエピタキシ ヤル層の上に成長させる工程と、 前記第２の導電形の半導体の第５のエピタキシヤル層を、前記第４のエピタキシ ヤル層の上に収長させる工程と を備える二重ヘテロジヤンクシヨンの発光ダイオードの製造方法。 ９．請求の範囲第８項記載の方法であつて、前記ほぼ平らな表面を形成する前記 工程は、 前記半導体基板の盛りあがつた部分が覆われるような高さまで、前記第１のエピ タキシヤル層を、前記基板の主表面部分上で成長させる工程と、前記第１のエピ タキシヤル層をエツチングして前記ほぼ平らな表面を形成する工程と を含んでいる方法。 １０．請求の範囲第９項記載の方法であつて、前記第１の導電形はｐ形であり、 前記第２の導電形はｎ形である方法。 １１．請求の範囲第９項記載の方法であつて、前記基板と、前記第１のエピタキ シヤル層と、前記第５のエピタキシヤル層とは、それぞれＧａＡｓで構成され、 前記第２のエピタキシヤル層と、前記第３のエピタキシヤル層と、前記第４のエ ピタキシヤル層は、それぞれＡ１ｘＧａ１−ｘＡｓで構成されている方法。 １２．請求の範囲第１１項記載の方法であつて、前記第２のエピタキシヤル層と 前記第４のエピタキシヤル層はＡｌ０．８Ｇａ０．８Ａｓで構成され、前記第３ のエピタキシヤル層はＡｌ０．０８５Ｇａ０．０７８Ａｓで構成されている方法 。 １３．請求の範囲第１２項記載の方法であつて、前記各エピタキシヤル層を液相 エピタキシによつて形成する方法。 １４．請求の範囲第１３項記載の方法であつて、前記第１の導電形はｐ形であり 、前記第２の導電形はｎ形である方法。 １５．請求の範囲第１６項記載の方法であつて、前記第２と第４のエピタキシヤ ル層はＡｌ０．８Ｇａ０．８Ａｓで構成され、前記第３のエピタキシヤル層はＡ １０．０２５Ｇａ０．９７５Ａｓで構成されている方法。 １６．請求の範囲第８項記載の方法であつて、ほぼ平らな表面を形成する工程は 、 前記半導体基板の盛りあがつた表面部分が覆われるような高さまで、前記第１の エピタキシヤル層を、前記基板の主表面上で成長させる工程と、前記盛りあがつ た表面部分を露出させて前記ほぼ平らな表面を形成するために、Ａｓが不飽和で あるＧａＡｓの融解したものの中に前記第１のエピタキシヤル層の少くとも一部 を浸すことにより、前記第１のエピタキシヤル層を触かす工程と を含んでいる方法。 １７．請求の範囲第１６項記載の方法であつて、前記第１の導電形はｐ形であり 、前記第２の導電形はｎ形である方法。 １８．請求の範囲第１７項記載の方法であつて、前記基板と、前記第１のエピタ キシヤル層と、前記第５のエピタキシヤル層は、それぞれＣＧａＡｓで構成され 、前記第２のエピタキシヤル層と、前記第３のエピタキシヤル層と、前記第４の エピタキシヤル層とは、それぞれＡ１ｘＧａ１−ｘＡｓで構成されている方法。 １９．請求の範囲第１８項記載の方法であつて、前記第２のエピタキシヤル層と 前記第４のエピタキシヤル層は、それぞれＡ１０．２Ｇ０．８Ａｓで構成され、 前記第３のエピタキシヤル層はＡ１０．０２５Ｇａ０．９７５Ａｓで構成されて いる方法。 ２０．請求の範囲第１９項記載の方法であつて、前記各エピタキシヤル層を液相 エピタキシヤルで形成する方法。 ２１．請求の範囲第２０項記載の方法であつて、前記第１の導電形はｐ形であり 、前記第２の導電形はｎ形である方法。 ２２．請求の範囲第２１項記載の方法であつて、前記第２と第４のエピタキシヤ ル層はＡ１０．０２５Ｇ０．９７５Ａｓで構成され、前記第３のエピタキシヤル 層はＡｌ０．０２５Ｇａ０．９７５ＡＳで構成されている方法。