JPS6150538B2 - - Google Patents
Info
- Publication number
- JPS6150538B2 JPS6150538B2 JP54027110A JP2711079A JPS6150538B2 JP S6150538 B2 JPS6150538 B2 JP S6150538B2 JP 54027110 A JP54027110 A JP 54027110A JP 2711079 A JP2711079 A JP 2711079A JP S6150538 B2 JPS6150538 B2 JP S6150538B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pcm
- delay
- error correction
- pcm signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、PCM信号を伝送又は記録する場合
に誤り訂正符号を付加すると共に、このPCM信
号及び誤り訂正符号の配列順序を変更（インター
リーブ）するようなPCM信号伝送方法に関す
る。
に誤り訂正符号を付加すると共に、このPCM信
号及び誤り訂正符号の配列順序を変更（インター
リーブ）するようなPCM信号伝送方法に関す
る。
本発明は、特に誤り検出符号を付加する場合の
改良に関する。
改良に関する。
第１図は、上述のようなPCM信号伝送方法に
関する符号器を示す。１Ｌ及び１Ｒで示される入
力端子には、ステレオオーデイオ信号をPCM変
調することで形成される左右のチヤンネルの夫夫
に関するPCM信号系列SL及びSRが供給される。
このPCM信号系列が分配回路２により、各チヤ
ンネルの夫々が３チヤンネルのPCM信号系列
SL0，SL1，SL2及びSR0，SR1，SR2に分割され
る。左右のチヤンネルのオーデイオ信号の夫々の
１サンプルが１ワードLi及びRiに変換されL0，
L1，L2………及びR0，R1，R2………とPCM信号
系列SL及びSRが連続する場合に、分配回路２か
らの各PCM信号系列は、下記に示すものとな
る。
関する符号器を示す。１Ｌ及び１Ｒで示される入
力端子には、ステレオオーデイオ信号をPCM変
調することで形成される左右のチヤンネルの夫夫
に関するPCM信号系列SL及びSRが供給される。
このPCM信号系列が分配回路２により、各チヤ
ンネルの夫々が３チヤンネルのPCM信号系列
SL0，SL1，SL2及びSR0，SR1，SR2に分割され
る。左右のチヤンネルのオーデイオ信号の夫々の
１サンプルが１ワードLi及びRiに変換されL0，
L1，L2………及びR0，R1，R2………とPCM信号
系列SL及びSRが連続する場合に、分配回路２か
らの各PCM信号系列は、下記に示すものとな
る。
SL0＝（L0，L3，L6，………）
SL1＝（L1，L4，L7，………）
SL2＝（L2，L5，L8，………）
SR0＝（R0，R3，R6，………）
SR1＝（R1，R4，R7，………）
SR2＝（R2，R5，R8，………）
これらのPCM信号系列の同一タイミングの６
ワードが（mod.2）の加算器３に供給されること
で誤り訂正符号としてのパリテイ信号Piが形成さ
れる。例えば（L0R0L1R1L2R2＝P0）で
もつてパリテイ信号P0が形成され、かかる演算が
順次なされることでパリテイ信号系列SP0が加算
器３から発生する。加算器３としては、エクスク
ルーシブオアゲートを用いることができる。ま
た、エクスクルーシブオアゲートとシフトレジス
タとによつて直列処理でパリテイ信号を形成して
も良い。
ワードが（mod.2）の加算器３に供給されること
で誤り訂正符号としてのパリテイ信号Piが形成さ
れる。例えば（L0R0L1R1L2R2＝P0）で
もつてパリテイ信号P0が形成され、かかる演算が
順次なされることでパリテイ信号系列SP0が加算
器３から発生する。加算器３としては、エクスク
ルーシブオアゲートを用いることができる。ま
た、エクスクルーシブオアゲートとシフトレジス
タとによつて直列処理でパリテイ信号を形成して
も良い。
PCM信号系列SR0，SL1，SR1，SL2，SR2とパ
リテイ信号系列SP0とが夫々遅延回路４ａ〜４ｆ
に供給される。この遅延回路４ａ〜４ｆの遅延量
は、単位遅延量をｄ（ワード時間）としたとき
に、ｄ，２ｄ，３ｄ，４ｄ，５ｄ，６ｄに選ばれ
ている。そして、PCM信号系列SL0と各遅延回路
４ａ〜４ｆの出力に現れるPCM信号系列SR10，
SL11，SR11，SL12，SR12とパリテイ信号系列
SP10との夫々で同一タイミンングの計７ワードが
CRC符号器５に供給されることで誤り検出用の
CRCコードが形成される。CRC（Cyclic
Redundancy Check）は、巡回コードによる誤り
検出のひとつで、伝送すべきコード（この場合で
は、７ワードのコード）をその各ビツトを係数と
する多項式で表現し、所定の生成多項式によりこ
の多項式を（mod.2）の除算をなし、そのときに
生じる剰余を伝送すべきコードに付加して伝送
し、受信側では、この剰余が付加されたコードを
生成多項式で除算し、割り切れて剰余が生じない
ときは、誤りが無いと判断し、割り切れず何等か
の剰余が生じるときは、誤りがあると判断するも
のである。
リテイ信号系列SP0とが夫々遅延回路４ａ〜４ｆ
に供給される。この遅延回路４ａ〜４ｆの遅延量
は、単位遅延量をｄ（ワード時間）としたとき
に、ｄ，２ｄ，３ｄ，４ｄ，５ｄ，６ｄに選ばれ
ている。そして、PCM信号系列SL0と各遅延回路
４ａ〜４ｆの出力に現れるPCM信号系列SR10，
SL11，SR11，SL12，SR12とパリテイ信号系列
SP10との夫々で同一タイミンングの計７ワードが
CRC符号器５に供給されることで誤り検出用の
CRCコードが形成される。CRC（Cyclic
Redundancy Check）は、巡回コードによる誤り
検出のひとつで、伝送すべきコード（この場合で
は、７ワードのコード）をその各ビツトを係数と
する多項式で表現し、所定の生成多項式によりこ
の多項式を（mod.2）の除算をなし、そのときに
生じる剰余を伝送すべきコードに付加して伝送
し、受信側では、この剰余が付加されたコードを
生成多項式で除算し、割り切れて剰余が生じない
ときは、誤りが無いと判断し、割り切れず何等か
の剰余が生じるときは、誤りがあると判断するも
のである。
CRCコードからなるチエツク信号系列SQと他
のPCM信号系列SL0，SL11，SL12，SR12及びパリ
テイ信号系列SP10とが混合回路６に供給され、１
チヤンネルの信号系列となされて出力端子７に現
れる。図示せずも、出力端子７に対して時間軸圧
縮回路及び同期混合回路が設けられ、テレビジヨ
ン信号の垂直ブランキング期間と同様のデータ欠
如期間が形成されると共に、水平及び垂直同期信
号に相当する同期信号が付加される。このように
テレビジヨン信号と同様の信号形態とするのは、
本来は、テレビジヨン信号を記録再生するための
ビデオテープレコーダ例えばヘリカルスキヤン式
回転２ヘツド型VTRによつてPCM信号を記録再
生できるようにするためである。
のPCM信号系列SL0，SL11，SL12，SR12及びパリ
テイ信号系列SP10とが混合回路６に供給され、１
チヤンネルの信号系列となされて出力端子７に現
れる。図示せずも、出力端子７に対して時間軸圧
縮回路及び同期混合回路が設けられ、テレビジヨ
ン信号の垂直ブランキング期間と同様のデータ欠
如期間が形成されると共に、水平及び垂直同期信
号に相当する同期信号が付加される。このように
テレビジヨン信号と同様の信号形態とするのは、
本来は、テレビジヨン信号を記録再生するための
ビデオテープレコーダ例えばヘリカルスキヤン式
回転２ヘツド型VTRによつてPCM信号を記録再
生できるようにするためである。
一例としてPCM信号系列SL0でL0が現れるタイ
ミングでは、分配回路２からR0，L1，R1，L2，
R2が現れ、加算器３からパリテイ信号P0が現れ
る。従つてCRC符号器５には、L0，Ｒ0-3d，Ｌ1-
６ｄ，Ｒ1-9d，Ｌ2-12d，Ｒ2-15d，Ｐ0-18dの７ワード
が供給され、この７ワードに対するCRCコード
Q0が形成される。したがつてこの７ワードと
CRCコードQ0とが第３図に示すように同期信号
HDで規定される１水平区間内に挿入されて伝送
される。
ミングでは、分配回路２からR0，L1，R1，L2，
R2が現れ、加算器３からパリテイ信号P0が現れ
る。従つてCRC符号器５には、L0，Ｒ0-3d，Ｌ1-
６ｄ，Ｒ1-9d，Ｌ2-12d，Ｒ2-15d，Ｐ0-18dの７ワード
が供給され、この７ワードに対するCRCコード
Q0が形成される。したがつてこの７ワードと
CRCコードQ0とが第３図に示すように同期信号
HDで規定される１水平区間内に挿入されて伝送
される。
第１図に示す符号器に対する復号器が第２図に
示されている。VTRから再生され、同期分離回
路及び時間軸伸長回路を介されたデータが入力端
子８から供給されてCRC復号器９に供給され
る。CRC復号器９によつて各水平区間のデータ
毎に誤りが検出され、その検出結果が破線図示の
ように１ビツトの判別ビツトとして各ワードに付
加され、分配回路１０に供給される。この分配回
路１０からは、６個のPCM信号系列SL0，SR10，
SL11，SR11，SL12，SR12とパリテイ信号系列
SP10とが現れる。このパリテイ信号系列SP10を基
準として各PCM信号系列のタイミングを揃えて
元の配列順序に戻すデインターリーブ処理のため
に、符号器における遅延量をキヤンセルする遅延
回路１１ａ，１１ｆが設けられている。つまり、
遅延回路１１ａ〜１１ｆの各遅延回量は、夫々６
ｄ，５ｄ，４ｄ，３ｄ，２ｄ，ｄ（ワード時間）
とされている。このようにして元の配列順序に戻
されたPCM信号系列の６ワードとパリテイ信号
とが誤り訂正回路１２に供給される。例えばパリ
テイ信号P0とPCM信号の６ワードL0，R0，L1，
R1，L2，R2とが誤り訂正回路１２に供給され、 L0R0L1R1L2R2P0＝S0 の演算によつてシンドロームS0が形成される。全
ワードに誤りがなければ、シンドロームS0の全ビ
ツトが“０”となる。また、PCM信号のうちの
１ワードが誤つている場合には、その誤りパター
ンとシンドロームS0とが一致するから、誤つてい
ると検出されたワードにシンドロームS0を加算す
れば、これが訂正される。そして誤り訂正回路１
２で訂正されたPCM信号が混合回路１３に供給
され、混合回路１３の出力端１４Ｌ及び１４Ｒの
夫夫に左右のチヤンネルのPCM信号系列が現れ
る。
示されている。VTRから再生され、同期分離回
路及び時間軸伸長回路を介されたデータが入力端
子８から供給されてCRC復号器９に供給され
る。CRC復号器９によつて各水平区間のデータ
毎に誤りが検出され、その検出結果が破線図示の
ように１ビツトの判別ビツトとして各ワードに付
加され、分配回路１０に供給される。この分配回
路１０からは、６個のPCM信号系列SL0，SR10，
SL11，SR11，SL12，SR12とパリテイ信号系列
SP10とが現れる。このパリテイ信号系列SP10を基
準として各PCM信号系列のタイミングを揃えて
元の配列順序に戻すデインターリーブ処理のため
に、符号器における遅延量をキヤンセルする遅延
回路１１ａ，１１ｆが設けられている。つまり、
遅延回路１１ａ〜１１ｆの各遅延回量は、夫々６
ｄ，５ｄ，４ｄ，３ｄ，２ｄ，ｄ（ワード時間）
とされている。このようにして元の配列順序に戻
されたPCM信号系列の６ワードとパリテイ信号
とが誤り訂正回路１２に供給される。例えばパリ
テイ信号P0とPCM信号の６ワードL0，R0，L1，
R1，L2，R2とが誤り訂正回路１２に供給され、 L0R0L1R1L2R2P0＝S0 の演算によつてシンドロームS0が形成される。全
ワードに誤りがなければ、シンドロームS0の全ビ
ツトが“０”となる。また、PCM信号のうちの
１ワードが誤つている場合には、その誤りパター
ンとシンドロームS0とが一致するから、誤つてい
ると検出されたワードにシンドロームS0を加算す
れば、これが訂正される。そして誤り訂正回路１
２で訂正されたPCM信号が混合回路１３に供給
され、混合回路１３の出力端１４Ｌ及び１４Ｒの
夫夫に左右のチヤンネルのPCM信号系列が現れ
る。
上述のようなPCM信号伝送方法では、PCM信
号を時間的にインターリーブして伝送し、受信
（再生）側ではデインターリーブしているので、
伝送時に生じるドロツプアウト等のバースト誤り
をビツト誤り群に分散化することができ、したが
つてパリテイを構成する複数のワードのうちで２
ワード以上が誤つて訂正が不可能な事態が生じる
のを防止することができる。
号を時間的にインターリーブして伝送し、受信
（再生）側ではデインターリーブしているので、
伝送時に生じるドロツプアウト等のバースト誤り
をビツト誤り群に分散化することができ、したが
つてパリテイを構成する複数のワードのうちで２
ワード以上が誤つて訂正が不可能な事態が生じる
のを防止することができる。
ところで、水平区間に挿入される全てのデータ
に対して共通の誤り検出符号を付与しているの
で、そのデータのうちの１ワードでも誤るとき
に、他の正しいデータも誤つているものと検出さ
れれる。このことは、１水平区間内におさまるよ
うなランダムな誤りが生じるときには、誤り訂正
が不可能な場合が生じやすいことを意味する。
に対して共通の誤り検出符号を付与しているの
で、そのデータのうちの１ワードでも誤るとき
に、他の正しいデータも誤つているものと検出さ
れれる。このことは、１水平区間内におさまるよ
うなランダムな誤りが生じるときには、誤り訂正
が不可能な場合が生じやすいことを意味する。
本発明は、上述の点を考慮して、PCM信号及
び誤り訂正符号を時間的にインタリーブしてから
誤り検出符号を付加するようにしたものである。
び誤り訂正符号を時間的にインタリーブしてから
誤り検出符号を付加するようにしたものである。
第４図は、本発明の符号器の構成を示す。１５
で示すｎ個の入力端子にｎチヤンネルのPCM信
号が供給され、そのうちの（ｎ−１）個のチヤン
ネルのPCM信号系列がd1，２d1，………（ｎ−
１）d1の延量を夫々有する遅延回路に供給される
ことによつてインターリーブがなされる。これと
共に、入力端子１５に供給されるPCM信号系列
の夫々から取り出されたワードが訂正符号器１６
に供給されることで誤り訂正符号系列が形成さ
れ、これがnd1の遅延回路に供給される。このよ
うにd1，２d1，………（ｎ−１）d1，nd1と互い
に異なる時間遅延されることでインターリーブが
なされたｎ個のPCM信号系列と１個の訂正符号
系列との夫々から取り出されたものが検出符号器
１７に供給される。そして、（ｎ−１）個のPCM
信号系列がd2，２d2，………（ｎ−１）d2の遅延
量の遅延回路に供給され、誤り訂正符号系列が
nd2の遅延量の遅延回路に供給され、更に検出符
号器１７からの誤り検出符号系列が（ｎ＋１）d2
の遅延回路に供給される。遅延されてないPCM
信号系列と各遅延回路からのPCM信号系列、誤
り訂正符号系列及び誤り検出符号系列とが出力端
子１８に取り出される。
で示すｎ個の入力端子にｎチヤンネルのPCM信
号が供給され、そのうちの（ｎ−１）個のチヤン
ネルのPCM信号系列がd1，２d1，………（ｎ−
１）d1の延量を夫々有する遅延回路に供給される
ことによつてインターリーブがなされる。これと
共に、入力端子１５に供給されるPCM信号系列
の夫々から取り出されたワードが訂正符号器１６
に供給されることで誤り訂正符号系列が形成さ
れ、これがnd1の遅延回路に供給される。このよ
うにd1，２d1，………（ｎ−１）d1，nd1と互い
に異なる時間遅延されることでインターリーブが
なされたｎ個のPCM信号系列と１個の訂正符号
系列との夫々から取り出されたものが検出符号器
１７に供給される。そして、（ｎ−１）個のPCM
信号系列がd2，２d2，………（ｎ−１）d2の遅延
量の遅延回路に供給され、誤り訂正符号系列が
nd2の遅延量の遅延回路に供給され、更に検出符
号器１７からの誤り検出符号系列が（ｎ＋１）d2
の遅延回路に供給される。遅延されてないPCM
信号系列と各遅延回路からのPCM信号系列、誤
り訂正符号系列及び誤り検出符号系列とが出力端
子１８に取り出される。
上述の符号器に対する復号器が第５図に示さ
れ。入力端子１９からのPCM信号系列及び誤り
訂正信号系列が（ｎ＋１）d2，nd2，………，２
d2，d2の遅延量を夫々有する遅延回路に供給され
ることによつてデインターリーブがなされ、誤り
検出符号系列を基準とする元の配列関係に戻さ
れ、検出復号器２０によつて誤りが検出される。
この検出結果が破線で示すように各データの１ワ
ード毎に付加され、PCM信号系列がnd1，（ｎ−
１）d1，………d1の遅延量の遅延回路に供給され
ることによつてデインターリーブがなされてい
る。誤り訂正符号系列を基準とする元の配列関係
に戻された状態で訂正復号器２１に供給されて誤
りが訂正され、出力端子２２に取り出される。
れ。入力端子１９からのPCM信号系列及び誤り
訂正信号系列が（ｎ＋１）d2，nd2，………，２
d2，d2の遅延量を夫々有する遅延回路に供給され
ることによつてデインターリーブがなされ、誤り
検出符号系列を基準とする元の配列関係に戻さ
れ、検出復号器２０によつて誤りが検出される。
この検出結果が破線で示すように各データの１ワ
ード毎に付加され、PCM信号系列がnd1，（ｎ−
１）d1，………d1の遅延量の遅延回路に供給され
ることによつてデインターリーブがなされてい
る。誤り訂正符号系列を基準とする元の配列関係
に戻された状態で訂正復号器２１に供給されて誤
りが訂正され、出力端子２２に取り出される。
上述の構成の符号器及び復号器を用いることに
より、誤り検出についてもインターリーブ及びデ
インターリーブの処理がなされるので、伝送時の
１単位区間の各ワード毎に誤りを検出することが
でき、しがたつて短い長さの誤りがランダムに存
在している場合には、有効に誤りを訂正すること
ができる。
より、誤り検出についてもインターリーブ及びデ
インターリーブの処理がなされるので、伝送時の
１単位区間の各ワード毎に誤りを検出することが
でき、しがたつて短い長さの誤りがランダムに存
在している場合には、有効に誤りを訂正すること
ができる。
以下、本発明の一実施例について説明する。第
６図は、その符号器の構成を示し、第７図は、そ
の復号器の構成を示す。この例は、前述の第１図
及び第２図と同様に、ステレオオーデイオ信号を
PCM変調することにより得られる左右のチヤン
ネルのPCM信号系列SL及びSRをVTRにより記録
再生する場合である。つまり、分配回路２により
各チヤンネルが３個ずつのPCM信号系列に分配
され、各PCM信号系列から取り出された１ワー
ドが（mod.2）の加算器３に供給されることによ
つてパリテイ信号系列SP0が形成される。PCM信
号系列SR0，SL1，SR1，SL2，SR2及びパリテイ
信号系列SP0が遅延回路２３ａ〜２３ｅに供給さ
れると共に、パリテイ信号系列SP0が遅延回路２
３ｆに供給される。遅延回路２３ａ〜２３ｆの遅
延量は、単位遅延量d1を14ワード時間として定め
られおり、したがつて14、28、42、56、70、84
（ワード時間）の遅延量に選ばれている。
６図は、その符号器の構成を示し、第７図は、そ
の復号器の構成を示す。この例は、前述の第１図
及び第２図と同様に、ステレオオーデイオ信号を
PCM変調することにより得られる左右のチヤン
ネルのPCM信号系列SL及びSRをVTRにより記録
再生する場合である。つまり、分配回路２により
各チヤンネルが３個ずつのPCM信号系列に分配
され、各PCM信号系列から取り出された１ワー
ドが（mod.2）の加算器３に供給されることによ
つてパリテイ信号系列SP0が形成される。PCM信
号系列SR0，SL1，SR1，SL2，SR2及びパリテイ
信号系列SP0が遅延回路２３ａ〜２３ｅに供給さ
れると共に、パリテイ信号系列SP0が遅延回路２
３ｆに供給される。遅延回路２３ａ〜２３ｆの遅
延量は、単位遅延量d1を14ワード時間として定め
られおり、したがつて14、28、42、56、70、84
（ワード時間）の遅延量に選ばれている。
この遅延回路２３ａ〜２３ｆによつて時間的に
インターリーブされたPCM信号系列SL0，SR10，
SL11，SR11，SL12，SR12とパリテイ信号系列
SP10との夫々から取り出された７ワードがCRC
符号器５に供給されることでチエツク信号系列
SQ0が形成される。次に、遅延回路２４ａ〜２４
ｇによつてインターリーブが再び行なわれる。単
位遅延量d2が２ワード時間と選ばれており、した
がつて遅延回路２４ａ〜２４ｇの遅延量の夫々
は、２、４、６、８、10、12、14（ワード時間）
とされている。このようにインターリーブが施さ
れたPCM信号系列SL0，SR110，SL111，SR111，
SL112，SR112とパリテイ信号系列SP110とチエツ
ク信号系列SQ10とが混合回路６に供給され、出
力端子７に１チヤンネルの信号系列とされて現れ
る。
インターリーブされたPCM信号系列SL0，SR10，
SL11，SR11，SL12，SR12とパリテイ信号系列
SP10との夫々から取り出された７ワードがCRC
符号器５に供給されることでチエツク信号系列
SQ0が形成される。次に、遅延回路２４ａ〜２４
ｇによつてインターリーブが再び行なわれる。単
位遅延量d2が２ワード時間と選ばれており、した
がつて遅延回路２４ａ〜２４ｇの遅延量の夫々
は、２、４、６、８、10、12、14（ワード時間）
とされている。このようにインターリーブが施さ
れたPCM信号系列SL0，SR110，SL111，SR111，
SL112，SR112とパリテイ信号系列SP110とチエツ
ク信号系列SQ10とが混合回路６に供給され、出
力端子７に１チヤンネルの信号系列とされて現れ
る。
図示せずも符号器の出力信号系列がテレビジヨ
ン信号と同様の信号形態とされてVTRにより記
録再生される。このときの記録信号のある１水平
区間は、第８図に示すものとなる。つまり、
PCM信号系列SL0中のL0が現れるタイミングで
は、他のPCM信号系列のR-48，L-95，R-143，
L-190，R-238の各ワードが遅延回路２４ａ〜２４
ｅの出力に現れ、遅延回路２４ｆの出力にパリテ
イ信号系列P-288が現れ、遅延回路２４ｇの出力
にCRCコードQ-42が現れ、これらが混合されて
１水平区間に挿入される。
ン信号と同様の信号形態とされてVTRにより記
録再生される。このときの記録信号のある１水平
区間は、第８図に示すものとなる。つまり、
PCM信号系列SL0中のL0が現れるタイミングで
は、他のPCM信号系列のR-48，L-95，R-143，
L-190，R-238の各ワードが遅延回路２４ａ〜２４
ｅの出力に現れ、遅延回路２４ｆの出力にパリテ
イ信号系列P-288が現れ、遅延回路２４ｇの出力
にCRCコードQ-42が現れ、これらが混合されて
１水平区間に挿入される。
VTRから再生され、時間軸伸長されたデータ
が第７図に示す復号器の入力端子８に供給され、
分配回路１０に供給される。この分配回路１０か
らのPCM信号系列が遅延回路２５ａ〜２５ｆに
供給されると共に、パリテイ信号系列が遅延回路
２５ｇに供給される。遅延回路２５ａ〜２５ｇ
は、遅延回路２４ａ〜２４ｇの遅延量をキヤンセ
ルし、デインターリーブを行なうような遅延量を
有するものとされており、したがつて分配回路１
０からのチエツク信号系列と遅延回路２５ａ，２
５ｇの各出力とがCRC復号器９に供給されるこ
とで誤り検出される。その検出結果が破線図示の
ように各ワードに不加される。
が第７図に示す復号器の入力端子８に供給され、
分配回路１０に供給される。この分配回路１０か
らのPCM信号系列が遅延回路２５ａ〜２５ｆに
供給されると共に、パリテイ信号系列が遅延回路
２５ｇに供給される。遅延回路２５ａ〜２５ｇ
は、遅延回路２４ａ〜２４ｇの遅延量をキヤンセ
ルし、デインターリーブを行なうような遅延量を
有するものとされており、したがつて分配回路１
０からのチエツク信号系列と遅延回路２５ａ，２
５ｇの各出力とがCRC復号器９に供給されるこ
とで誤り検出される。その検出結果が破線図示の
ように各ワードに不加される。
また、PCM信号系列が遅延回路２６ａ〜２６
ｆの夫々に供給される。符号器（第６図）の遅延
回路２３ａ〜２３ｆの遅延量をキヤンセルしてデ
インターリーブを行なうような遅延量を遅延回路
２６ａ〜２６ｆが有しており、デインターリーブ
後にパリテイ信号によつて誤り訂正回路１２にお
いて誤りが訂正される。そして混合回路１３によ
り左右のチヤンネルのPCM信号系列に戻されて
出力端子１４Ｌ及び１４Ｒに取り出される。
ｆの夫々に供給される。符号器（第６図）の遅延
回路２３ａ〜２３ｆの遅延量をキヤンセルしてデ
インターリーブを行なうような遅延量を遅延回路
２６ａ〜２６ｆが有しており、デインターリーブ
後にパリテイ信号によつて誤り訂正回路１２にお
いて誤りが訂正される。そして混合回路１３によ
り左右のチヤンネルのPCM信号系列に戻されて
出力端子１４Ｌ及び１４Ｒに取り出される。
上述の本発明の一実施例でPCM信号系列SL0の
うちのL0が含まれる水平区間をH0として、Ｌ0+3o
が現われる水平中間をHnとしたときに、水平区
間H0，H2，………の夫々に含まれるPCM信号、
PCM信号及びCRCコードは、第９図に示すもの
となる。このようにして伝送されたデータが遅延
回路２５ａ〜２５ｇによつてデインダーリーブさ
れるので、第９図において破線で示すような
L0，R-42，L-83，R-125，L-166，R-208，P-252，
Q6がCRC復号記９に供給される。この誤り検出
の後に遅延回路２６ａ〜２６ｆによつてデインタ
ーリーブされるので、H0，H16，H32，H48，
H64，H80，H96の水平区間に含まれていたPCM信
号L0，R0，L1，R1，L2，R2とパリテイ信号P0と
が誤り訂正回路１２に供給され、誤り訂正が行な
われる。
うちのL0が含まれる水平区間をH0として、Ｌ0+3o
が現われる水平中間をHnとしたときに、水平区
間H0，H2，………の夫々に含まれるPCM信号、
PCM信号及びCRCコードは、第９図に示すもの
となる。このようにして伝送されたデータが遅延
回路２５ａ〜２５ｇによつてデインダーリーブさ
れるので、第９図において破線で示すような
L0，R-42，L-83，R-125，L-166，R-208，P-252，
Q6がCRC復号記９に供給される。この誤り検出
の後に遅延回路２６ａ〜２６ｆによつてデインタ
ーリーブされるので、H0，H16，H32，H48，
H64，H80，H96の水平区間に含まれていたPCM信
号L0，R0，L1，R1，L2，R2とパリテイ信号P0と
が誤り訂正回路１２に供給され、誤り訂正が行な
われる。
上述の一実施例の説明から理解されるように、
本発明では、第９図における斜め方向に結合する
７ワードのデータとCRCコードとを単位として
誤り検出がなされる。したがつて１水平区間毎に
誤り検出を行なうのと比較して短いバースト誤り
がランダムに存在する場合には、訂正効率をより
上げることができる。例えばL0，R-42，R-125の
３ワードが誤つた場合には、本発明に依れば、他
のL-83，L-166，R-208，P-252を正しいにも拘らず
誤つたものとして判断する。これに対し、第１図
及び第２図に示す構成の符号器及び復号器による
と、１水平区間のデータの全体に誤り検出符号を
付加するために、H0，H2，H6の水平区間に含ま
れる計18ワードのデータを正しいにも拘わらず誤
つているものと判断してしまう。このように正し
いにも拘らず誤つたものとして検出されるワード
を少なくできれば、訂正復号を行なう場合に、訂
正不可能となることをなるべく防止できることに
なり、訂正効率を向上できるのである。
本発明では、第９図における斜め方向に結合する
７ワードのデータとCRCコードとを単位として
誤り検出がなされる。したがつて１水平区間毎に
誤り検出を行なうのと比較して短いバースト誤り
がランダムに存在する場合には、訂正効率をより
上げることができる。例えばL0，R-42，R-125の
３ワードが誤つた場合には、本発明に依れば、他
のL-83，L-166，R-208，P-252を正しいにも拘らず
誤つたものとして判断する。これに対し、第１図
及び第２図に示す構成の符号器及び復号器による
と、１水平区間のデータの全体に誤り検出符号を
付加するために、H0，H2，H6の水平区間に含ま
れる計18ワードのデータを正しいにも拘わらず誤
つているものと判断してしまう。このように正し
いにも拘らず誤つたものとして検出されるワード
を少なくできれば、訂正復号を行なう場合に、訂
正不可能となることをなるべく防止できることに
なり、訂正効率を向上できるのである。
なお、誤り訂正符号としては、２ワードを全加
算してなる全加算コードを用いても良く、誤り検
出符号として、パリテイコード或いは全加算コー
ドを用いても良い。また、複数ワードのPCM信
号に対して２ワード以上の誤り訂正符号を付加す
るようにしても良い。例えば第４図におけるd1，
２d1，………，（ｎ−１）d1，nd1の遅延量を分割
して、インターリーブを更にもう一度行なうよう
になし、この新たなインターリーブのなされた
PCM信号から誤り訂正符号を形成するようにし
ても良い。更に、所定の遅延量を生じさせるのに
は、シフトレジスタ回路又はRAM（ランダムア
クセスメモリー）を用いれば良い。
算してなる全加算コードを用いても良く、誤り検
出符号として、パリテイコード或いは全加算コー
ドを用いても良い。また、複数ワードのPCM信
号に対して２ワード以上の誤り訂正符号を付加す
るようにしても良い。例えば第４図におけるd1，
２d1，………，（ｎ−１）d1，nd1の遅延量を分割
して、インターリーブを更にもう一度行なうよう
になし、この新たなインターリーブのなされた
PCM信号から誤り訂正符号を形成するようにし
ても良い。更に、所定の遅延量を生じさせるのに
は、シフトレジスタ回路又はRAM（ランダムア
クセスメモリー）を用いれば良い。
上述の如く本発明によれば、伝送すべきPCM
信号に付してまず誤り訂正符号を形成し、次にこ
れらPCM信号及び誤り訂正符号がお互いにイン
ターリーブするように第１の遅延処理を行い、こ
の第１の遅延処理が施されたPCM信号系列及び
誤り訂正符号に対し誤り検出符号を形成し、前記
第１の遅延処理が施されたPCM信号及び誤り訂
正符号とこの誤り検出符号がインターリーブする
ように第２の遅延処理を施し、この第２の遅延処
理が施されたPCM信号と誤り訂正符号と誤り検
出符号を伝送するようにしたので、伝送途中にお
いて広範囲なバーストエラーが生じることがあつ
ても復号時第２の遅延処理によつて形成されたイ
ンターリーブに基づいてこのバーストエラーをラ
ンダムエラーに置換することができるために誤り
検出能力を向上させることができ、しかも誤りが
検出されたPCM信号は第１の遅延処理によつて
形成されたインターリーブに基づいて更に拡散さ
れるために誤り訂正符号による誤り訂正能力を十
分に発揮され、従つて総合的な誤り訂正能力を相
乗的に著しく向上させることができる。また、２
重にインターリーブをかけるために伝送すべき
PCM信号に付加される一方の符号が誤りの検出
のみを行う誤り検出符号であつても誤り訂正能力
を十分に発揮させることができ、しかも誤り検出
のみを行うために誤り訂正処理を行うことに比べ
てその処理が高速に行われ、全体としての誤り訂
正処理時間が短縮される。
信号に付してまず誤り訂正符号を形成し、次にこ
れらPCM信号及び誤り訂正符号がお互いにイン
ターリーブするように第１の遅延処理を行い、こ
の第１の遅延処理が施されたPCM信号系列及び
誤り訂正符号に対し誤り検出符号を形成し、前記
第１の遅延処理が施されたPCM信号及び誤り訂
正符号とこの誤り検出符号がインターリーブする
ように第２の遅延処理を施し、この第２の遅延処
理が施されたPCM信号と誤り訂正符号と誤り検
出符号を伝送するようにしたので、伝送途中にお
いて広範囲なバーストエラーが生じることがあつ
ても復号時第２の遅延処理によつて形成されたイ
ンターリーブに基づいてこのバーストエラーをラ
ンダムエラーに置換することができるために誤り
検出能力を向上させることができ、しかも誤りが
検出されたPCM信号は第１の遅延処理によつて
形成されたインターリーブに基づいて更に拡散さ
れるために誤り訂正符号による誤り訂正能力を十
分に発揮され、従つて総合的な誤り訂正能力を相
乗的に著しく向上させることができる。また、２
重にインターリーブをかけるために伝送すべき
PCM信号に付加される一方の符号が誤りの検出
のみを行う誤り検出符号であつても誤り訂正能力
を十分に発揮させることができ、しかも誤り検出
のみを行うために誤り訂正処理を行うことに比べ
てその処理が高速に行われ、全体としての誤り訂
正処理時間が短縮される。
第１図及び第２図はPCM信号伝送方法の一例
の符号器及び復号器のブロツク図、第３図はその
伝送時の信号形態を示す図、第４図及び第５図は
本発明に使用される符号器及び復号器のブロツク
図、第６図及び第７図は本発明の一実施例に使用
される符号器及び復号器のブロツク図、第８図は
その伝送時の信号形態を示す図、第９図は本発明
の説明に用いる略線図である。 １Ｌ，１Ｒはステレオ信号の左右のチヤンネル
のPCM信号が供給される入力端子、３は
（mod.2）の加算器、５はCRC符号器、９はCRC
復号器、１２は誤り訂正回路、４ａ〜４ｆ，１１
ａ〜１１ｆ，２３ａ〜２３ｆ，２４ａ〜２４ｇ，
２５ａ〜２５ｇ，２６ａ〜２６ｆは遅延回路であ
る。
の符号器及び復号器のブロツク図、第３図はその
伝送時の信号形態を示す図、第４図及び第５図は
本発明に使用される符号器及び復号器のブロツク
図、第６図及び第７図は本発明の一実施例に使用
される符号器及び復号器のブロツク図、第８図は
その伝送時の信号形態を示す図、第９図は本発明
の説明に用いる略線図である。 １Ｌ，１Ｒはステレオ信号の左右のチヤンネル
のPCM信号が供給される入力端子、３は
（mod.2）の加算器、５はCRC符号器、９はCRC
復号器、１２は誤り訂正回路、４ａ〜４ｆ，１１
ａ〜１１ｆ，２３ａ〜２３ｆ，２４ａ〜２４ｇ，
２５ａ〜２５ｇ，２６ａ〜２６ｆは遅延回路であ
る。
Claims (1)
- １ 伝送すべきPCM信号系列から所定数のPCM
信号を順次選択し、該選択された所定数のPCM
信号に基づいて誤り訂正符号を形成し、上記所定
数のPCM信号を該誤り訂正符号がお互いにイン
ターリーブするように第１の遅延処理を施すと共
に該第１の遅延処理が施されたPCM信号及び誤
り訂正符号に基づいて誤り検出符号を形成し、更
には上記第１の遅延処理が施されたPCM信号及
び誤り訂正符号と該誤り検出符号がお互いにイン
ターリーブするように第２の遅延処理を施し、該
第２の遅延処理が施されたPCM信号と誤り訂正
符号と誤り検出符号を伝送することを特徴とする
PCM信号伝送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2711079A JPS55120250A (en) | 1979-03-08 | 1979-03-08 | Pcm signal transmitting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2711079A JPS55120250A (en) | 1979-03-08 | 1979-03-08 | Pcm signal transmitting method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55120250A JPS55120250A (en) | 1980-09-16 |
| JPS6150538B2 true JPS6150538B2 (ja) | 1986-11-05 |
Family
ID=12211932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2711079A Granted JPS55120250A (en) | 1979-03-08 | 1979-03-08 | Pcm signal transmitting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55120250A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56119550A (en) * | 1980-02-25 | 1981-09-19 | Sony Corp | Transmission method of pcm signal |
| GB2143659B (en) * | 1983-07-19 | 1986-11-05 | Sony Corp | Methods of and apparatus for correcting errors in binary data |
| JPS59224934A (ja) * | 1984-03-30 | 1984-12-17 | Hitachi Denshi Ltd | 信号処理回路 |
| JPS61203767A (ja) * | 1985-03-06 | 1986-09-09 | Nec Corp | 自動構内交換装置 |
| FR2583240B1 (fr) * | 1985-06-05 | 1994-02-04 | France Telediffusion | Procede de transmission en blocs de mots d'information numerique |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147925A (en) * | 1975-06-14 | 1976-12-18 | Fujitsu Ltd | Error correction system |
| JPS53124906A (en) * | 1977-04-07 | 1978-10-31 | Sony Corp | Transmitting method for digital signal |
-
1979
- 1979-03-08 JP JP2711079A patent/JPS55120250A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55120250A (en) | 1980-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4238852A (en) | Error correcting system | |
| US4398292A (en) | Method and apparatus for encoding digital with two error correcting codes | |
| US4281355A (en) | Digital audio signal recorder | |
| KR850000165B1 (ko) | Pcm신호 전송방법 | |
| US4356564A (en) | Digital signal transmission system with encoding and decoding sections for correcting errors by parity signals transmitted with digital information signals | |
| EP0048151A1 (en) | A PCM signal processor | |
| US4364081A (en) | Method and apparatus for processing a digital color video signal | |
| US4188616A (en) | Method and system for transmitting and receiving blocks of encoded data words to minimize error distortion in the recovery of said data words | |
| EP0029226B1 (en) | System for processing audio pcm digital signals | |
| JPS6150418B2 (ja) | ||
| JPH0420294B2 (ja) | ||
| US4748628A (en) | Method and apparatus for correcting errors in digital audio signals | |
| EP0098082B1 (en) | Methods of and apparatus for digital audio signal processing | |
| JPH0345476B2 (ja) | ||
| US4866719A (en) | System and method for performing error correction on still frame audio tape format video signals | |
| US4451920A (en) | PCM Signal processing apparatus | |
| JPH01119127A (ja) | ディジタル信号伝送装置 | |
| US4451919A (en) | Digital signal processor for use in recording and/or reproducing equipment | |
| JPS6150538B2 (ja) | ||
| JP2574740B2 (ja) | Ｐｃｍ信号再生装置 | |
| JPH0250548B2 (ja) | ||
| JPS6329347B2 (ja) | ||
| JP2702950B2 (ja) | Ｐｃｍ信号記録再生装置 | |
| JPH08212711A (ja) | データ形成方法、データ再生方法、データ形成再生方法、データ形成装置、データ再生装置およびディスク | |
| JPH02116064A (ja) | 回転ヘッド方式ディジタルオーディオ信号記録方法 |