JPH0420294B2 - - Google Patents
Info
- Publication number
- JPH0420294B2 JPH0420294B2 JP57082660A JP8266082A JPH0420294B2 JP H0420294 B2 JPH0420294 B2 JP H0420294B2 JP 57082660 A JP57082660 A JP 57082660A JP 8266082 A JP8266082 A JP 8266082A JP H0420294 B2 JPH0420294 B2 JP H0420294B2
- Authority
- JP
- Japan
- Prior art keywords
- parity
- block
- words
- data
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Photoreceptors In Electrophotography (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
この発明は、デイジタルオーデイオ信号の記録
再生に対して適用できるデータ伝送方法に関す
る。
再生に対して適用できるデータ伝送方法に関す
る。
デイジタルオーデイオ信号のエラー訂正可能な
符号構成とするひとつの方法として、クロスイン
ターリーブが提案されている。第１図は、クロス
インターリーブのための構成を示し、W0，W1，
W2，W3がオーデイオデータ系列を示している。
符号構成とするひとつの方法として、クロスイン
ターリーブが提案されている。第１図は、クロス
インターリーブのための構成を示し、W0，W1，
W2，W3がオーデイオデータ系列を示している。
このオーデイオデータ系列の夫々に含まれる４
ワードが白丸で示す（mod.2）の加算器に供給さ
れることで、第１のバリテイデータ系列Ｐが生成
される。この第１の配列状態にあるデータ系列
W0〜W3，Ｐに対してｄ，2d，3d，4d，5d（ｄブ
ロツクは、単位遅延量）の互いに異なる遅延が与
えられ、第２の配列状態とされる。データ系列の
夫々から取り出された５ワードが白丸で示す
（mod.2）の加算器に供給され、第２のバリテイ
データ系列Ｑが生成される。
ワードが白丸で示す（mod.2）の加算器に供給さ
れることで、第１のバリテイデータ系列Ｐが生成
される。この第１の配列状態にあるデータ系列
W0〜W3，Ｐに対してｄ，2d，3d，4d，5d（ｄブ
ロツクは、単位遅延量）の互いに異なる遅延が与
えられ、第２の配列状態とされる。データ系列の
夫々から取り出された５ワードが白丸で示す
（mod.2）の加算器に供給され、第２のバリテイ
データ系列Ｑが生成される。
かかるクロスインターリーブは、デイジタルオ
ーデイオ信号の各ワードが２つのバリテイ系列に
含まれるので、エラー訂正能力が高いという特徴
を有している。また、このクロスインターリーブ
によるエラー訂正符号化方法では、１ブロツク内
の例えば４ワードに関して、エラー訂正が不可能
となる確率が相違している。
ーデイオ信号の各ワードが２つのバリテイ系列に
含まれるので、エラー訂正能力が高いという特徴
を有している。また、このクロスインターリーブ
によるエラー訂正符号化方法では、１ブロツク内
の例えば４ワードに関して、エラー訂正が不可能
となる確率が相違している。
上述のように、４ワードのデイジタルデータに
対して２ワードのパリテイを付加するスロスイン
ターリーブの場合、そのパリテイ系列は、第２図
に示すように表わすことができる。第２図におい
て、黒丸は、夫々符号シンボルの１ワードを示
し、白丸を付加したS0〜S5に注目している。ま
た、第２図において縦方向の５ワードが一方のパ
リテイＰの系列であり、斜め方向の６ワードが他
方のパリテイＱの系列である。
対して２ワードのパリテイを付加するスロスイン
ターリーブの場合、そのパリテイ系列は、第２図
に示すように表わすことができる。第２図におい
て、黒丸は、夫々符号シンボルの１ワードを示
し、白丸を付加したS0〜S5に注目している。ま
た、第２図において縦方向の５ワードが一方のパ
リテイＰの系列であり、斜め方向の６ワードが他
方のパリテイＱの系列である。
伝送系をランダムとし、デコーダにおいて、パ
リテイＰを用いたＰ復合とパリテイＱを用いたＱ
複合とを交互に複数回繰り返すときに、各シンボ
ルS0〜S5の夫々に関するエラー訂正不可能になる
場合がどの程度発生するかを考える。例えばシン
ボルS0の場合、このシンボルS0を含む台形状に位
置する４シンボル（例えば（S0，S0の左横のパリ
テイＱのシンボル、S1の右横のパリテイＰのシン
ボル、S2の右横のデータW0のシンボル）が同時
にエラーワードとなると、２つのポリテイ系列の
夫々に２ワードのエラーワードが含まれることに
なつて、このエラーを訂正することができない。
このような台形パターンを数えることで、エラー
訂正が不可能となる確率を求めることができる。
また、シンボルS1，S2，S3，S4，S5については、
このシンボルを含んで平行四辺形を構成する４ワ
ードが同時に誤るときに、エラー訂正不可能とな
る。例えば（S1，S2，S2の右横のデータW0中の
シンボル、S3の右横のデータW1中のシンボル）
が同時にエラーとなると、これらのシンボルを含
むどのＰ系列、Ｑ系列中でも、２シンボルエラー
となり、訂正不可能となる。
リテイＰを用いたＰ復合とパリテイＱを用いたＱ
複合とを交互に複数回繰り返すときに、各シンボ
ルS0〜S5の夫々に関するエラー訂正不可能になる
場合がどの程度発生するかを考える。例えばシン
ボルS0の場合、このシンボルS0を含む台形状に位
置する４シンボル（例えば（S0，S0の左横のパリ
テイＱのシンボル、S1の右横のパリテイＰのシン
ボル、S2の右横のデータW0のシンボル）が同時
にエラーワードとなると、２つのポリテイ系列の
夫々に２ワードのエラーワードが含まれることに
なつて、このエラーを訂正することができない。
このような台形パターンを数えることで、エラー
訂正が不可能となる確率を求めることができる。
また、シンボルS1，S2，S3，S4，S5については、
このシンボルを含んで平行四辺形を構成する４ワ
ードが同時に誤るときに、エラー訂正不可能とな
る。例えば（S1，S2，S2の右横のデータW0中の
シンボル、S3の右横のデータW1中のシンボル）
が同時にエラーとなると、これらのシンボルを含
むどのＰ系列、Ｑ系列中でも、２シンボルエラー
となり、訂正不可能となる。
１ワードが誤る確率をPsとすると、S0〜S5の各
ワード毎にエラー訂正が不可能となる確率は、下
記に示すものとなる。
ワード毎にエラー訂正が不可能となる確率は、下
記に示すものとなる。
P0＝10Ps 4 P1＝10Ps 4
P2＝13Ps 4 P3＝14Ps 4
P4＝13Ps 4 P5＝10Ps 4
勿論、５ワード以上が同時に誤り、エラー訂正
が不可能となる場合もあるが、その確率（Ps 5以
下）については無視している。また、４ワードに
限らず、一般にｎワード２パリテイの場合も同様
の傾向にある。
が不可能となる場合もあるが、その確率（Ps 5以
下）については無視している。また、４ワードに
限らず、一般にｎワード２パリテイの場合も同様
の傾向にある。
従来のエラー訂正符号化方法では、上述のよう
に、データチヤンネルによつてエラー訂正不可能
となる確率が異なることを考慮してないので、こ
の確率が小さいS0，S1或いはS5の位置にパリテイ
データを配置していた。しかし、エラー訂正用の
パリテイより情報データの方が重要なので、
PCMデータをエラー訂正が不可能となる確率が
小さい位置に配することが望ましい。
に、データチヤンネルによつてエラー訂正不可能
となる確率が異なることを考慮してないので、こ
の確率が小さいS0，S1或いはS5の位置にパリテイ
データを配置していた。しかし、エラー訂正用の
パリテイより情報データの方が重要なので、
PCMデータをエラー訂正が不可能となる確率が
小さい位置に配することが望ましい。
第３図は、上述のシンボルS0，S1の位置にオー
デイオデータ系列W0，W1を配し、シンボルS2，
S3の位置にパリテイデータ系列Ｑ，Ｐを配し、シ
ンボルS4，S5の位置にパリテイデータ系列W2，
W3を配した場合のデータ相互の関係を示すもの
である。第３図において、黒丸で示す５ワードに
よりパリテイＰが生成され、白丸で示す６ワード
によりパリテイＱが生成される。このように、パ
リテイＰを生成する系列中に、パリテイＱと対応
するブランクが生じる。このブランクは、完結形
のクロスインターリーブの場合に問題となる。
デイオデータ系列W0，W1を配し、シンボルS2，
S3の位置にパリテイデータ系列Ｑ，Ｐを配し、シ
ンボルS4，S5の位置にパリテイデータ系列W2，
W3を配した場合のデータ相互の関係を示すもの
である。第３図において、黒丸で示す５ワードに
よりパリテイＰが生成され、白丸で示す６ワード
によりパリテイＱが生成される。このように、パ
リテイＰを生成する系列中に、パリテイＱと対応
するブランクが生じる。このブランクは、完結形
のクロスインターリーブの場合に問題となる。
完結形のクロスインターリーブは、所定ワード
数のPCMデータの単位でインターリーブが完結
するものであり、編集処理を容易とできる利点が
ある。上述と同様に、４シンボル２パリテイの場
合であれば、第４図に示すように、（４シンボル
×ｍブロツク）のマトリクス構成でもつてメモリ
ーに書込まれ、黒丸で示す４ワードが読出されて
パリテイＰが形成され、このパリテイＰがメモリ
ーに書込まれ、次に白丸で示す５ワードが読出さ
れてパリテイＱが形成される。これらのパリテイ
系列を生成する場合、パリテイ系列を示す斜め線
で、第４図の２次元配列の右側の辺からはみ出し
た部分は、第４図の左下側へ折り返す（平行移動
する）ようになされる。このパリテイＰの形成
は、（４シンボル×ｍブロツク）で完結し、パリ
テイＱの形成は、（５シンボル×ｍブロツク）で
完結する。そして、各ブロツク毎に同期信号、ブ
ロツクアドレス信号及びエラー検出用のCRCコ
ードが付加されて記録される。
数のPCMデータの単位でインターリーブが完結
するものであり、編集処理を容易とできる利点が
ある。上述と同様に、４シンボル２パリテイの場
合であれば、第４図に示すように、（４シンボル
×ｍブロツク）のマトリクス構成でもつてメモリ
ーに書込まれ、黒丸で示す４ワードが読出されて
パリテイＰが形成され、このパリテイＰがメモリ
ーに書込まれ、次に白丸で示す５ワードが読出さ
れてパリテイＱが形成される。これらのパリテイ
系列を生成する場合、パリテイ系列を示す斜め線
で、第４図の２次元配列の右側の辺からはみ出し
た部分は、第４図の左下側へ折り返す（平行移動
する）ようになされる。このパリテイＰの形成
は、（４シンボル×ｍブロツク）で完結し、パリ
テイＱの形成は、（５シンボル×ｍブロツク）で
完結する。そして、各ブロツク毎に同期信号、ブ
ロツクアドレス信号及びエラー検出用のCRCコ
ードが付加されて記録される。
このような完結形のクロスインターリーブで
は、パリテイＰを生成する系列に含まれる２ワー
ド間の距離Ｄ（ブロツク）が大きいことが望まし
い。パリテイＰによつて訂正可能なバーストエラ
ー長は、Ｄ（ブロツク）でもつて規定されるから
である。また、第４図においてD′（ブロツク）で
示す残りのブロツク数がＤより大きい必要があ
る。その理由は、Ｐ系列を表す線の第４図におけ
る右側の辺の位置からはみ出した部分を、第１ブ
ロツクの方へ平行移動した時に移動された線を構
成するシンボルであるデータW3中のシンボルと
このＰ系列のW0中のシンボルとの伝送時の間隔
がＤより小となり、バーストエラー訂正能力の低
下が生じることを防止するためである。そして、
パリテイＱを１ブロツクの中央部に配すると第４
図から明らかなように、W1とＰとの間の距離が
2D（ブロツク）となり、２シンボル間の距離Ｄ
（ブロツク）を大きくすることができない問題点
が生じる。
は、パリテイＰを生成する系列に含まれる２ワー
ド間の距離Ｄ（ブロツク）が大きいことが望まし
い。パリテイＰによつて訂正可能なバーストエラ
ー長は、Ｄ（ブロツク）でもつて規定されるから
である。また、第４図においてD′（ブロツク）で
示す残りのブロツク数がＤより大きい必要があ
る。その理由は、Ｐ系列を表す線の第４図におけ
る右側の辺の位置からはみ出した部分を、第１ブ
ロツクの方へ平行移動した時に移動された線を構
成するシンボルであるデータW3中のシンボルと
このＰ系列のW0中のシンボルとの伝送時の間隔
がＤより小となり、バーストエラー訂正能力の低
下が生じることを防止するためである。そして、
パリテイＱを１ブロツクの中央部に配すると第４
図から明らかなように、W1とＰとの間の距離が
2D（ブロツク）となり、２シンボル間の距離Ｄ
（ブロツク）を大きくすることができない問題点
が生じる。
この発明は、上述の点を考慮し、完結形のクロ
スインターリーブにおいて、エラー訂正が不能と
なる確率が大きいブロツクの中央部に一方のパリ
テイＰを配すると共に、訂正可能なパーストエラ
ー長を大きくするために、他方のパリテイＱをブ
ロツクの端部に配するようにしたものである。
スインターリーブにおいて、エラー訂正が不能と
なる確率が大きいブロツクの中央部に一方のパリ
テイＰを配すると共に、訂正可能なパーストエラ
ー長を大きくするために、他方のパリテイＱをブ
ロツクの端部に配するようにしたものである。
以下、NTSC方式のビデオ信号に付随するステ
レオオーデイオ信号をデイジタル化し、回転ヘツ
ドによつて磁気テープに記録する場合に、この発
明を適用した一実施例について説明する。
レオオーデイオ信号をデイジタル化し、回転ヘツ
ドによつて磁気テープに記録する場合に、この発
明を適用した一実施例について説明する。
第５図は、この発明の一実施例における１単位
のデータ構成を示すもので、１ワードが８ビツト
で、（ｎ＝８ワード）（ｍ＝132ブロツク）（ｎ×ｍ
＝1056ワード）とされている。サンブリング周波
数を2h（hは水平周波数）としたときのNTSC
方式の１フイールド分のデイジタルオーデイオ信
号は、1050ワードであうから、６ワード（ID0，
ID1，……ID5）のコントロールデータが付加さ
れることになる。つまり、１フイールドが262.5
ラインからなるので、2fhでサンプリングした時
には、左右のチヤンネルで、（262.5×２×２＝
1050ワード）のデイジタルオーデイオ信号が発生
する。つまり、（L0，R0，L1，R1，L2，R2……
L522，R522，L523，R523）と連続する１フイール
ド分のデイジタルオーデイオ信号の先頭に上述の
６ワードのコントロールデータが付加される。
のデータ構成を示すもので、１ワードが８ビツト
で、（ｎ＝８ワード）（ｍ＝132ブロツク）（ｎ×ｍ
＝1056ワード）とされている。サンブリング周波
数を2h（hは水平周波数）としたときのNTSC
方式の１フイールド分のデイジタルオーデイオ信
号は、1050ワードであうから、６ワード（ID0，
ID1，……ID5）のコントロールデータが付加さ
れることになる。つまり、１フイールドが262.5
ラインからなるので、2fhでサンプリングした時
には、左右のチヤンネルで、（262.5×２×２＝
1050ワード）のデイジタルオーデイオ信号が発生
する。つまり、（L0，R0，L1，R1，L2，R2……
L522，R522，L523，R523）と連続する１フイール
ド分のデイジタルオーデイオ信号の先頭に上述の
６ワードのコントロールデータが付加される。
このコントロールデータのうちで、ID0がマー
カーワード、ID1〜ID4はタイムコードであつて、
ID1（時）、ID2（分）、ID3（秒）、ID4（フイールド）
を示す。ID5は、その８ビツト（a0〜a7）の各ビ
ツトが次の情報を有する。a0は、このコントロー
ルデータが有効かどうかを示し、a1，a2は、デイ
ジタルオーデイオ信号の種類（モノラル、ステレ
オ、バイリンガルなどの区別）を示し、a3は、一
方のチヤンネルに関し、オーデイオ情報か、他の
表示用の情報かを区別し、a4は、他方のチヤンネ
ルに関する同様の区別のものであり、a5，a6は、
記録開始時及び記録終了時に高レベルとされるビ
ツトで、a7は、ダビング防止用のビツトである。
カーワード、ID1〜ID4はタイムコードであつて、
ID1（時）、ID2（分）、ID3（秒）、ID4（フイールド）
を示す。ID5は、その８ビツト（a0〜a7）の各ビ
ツトが次の情報を有する。a0は、このコントロー
ルデータが有効かどうかを示し、a1，a2は、デイ
ジタルオーデイオ信号の種類（モノラル、ステレ
オ、バイリンガルなどの区別）を示し、a3は、一
方のチヤンネルに関し、オーデイオ情報か、他の
表示用の情報かを区別し、a4は、他方のチヤンネ
ルに関する同様の区別のものであり、a5，a6は、
記録開始時及び記録終了時に高レベルとされるビ
ツトで、a7は、ダビング防止用のビツトである。
また、コントロールデータID0〜ID5を含む
1056ワードは、２ワード毎に、横方向に44ブロツ
クずつの間隔をあけて配置される。ハードウエア
では、RAMのアドレス制御によつて44ブロツク
ずつ離れたアドレスに書込まれる。コントロール
データ又はバリテイデータを別にすると、（Li，
Ri）の２ワードが横方向に並ぶことになる。この
ように、横方向を３分割してデイジタルオーデイ
オ信号をインターリーブするのは、補正例えば平
均値補間可能なバーストエラー長を長くするため
である。特に、（Li，Ri）と横方向に配置するこ
とにより、これを縦方向に配するのと比べて、補
正長をより長くすることができる。
1056ワードは、２ワード毎に、横方向に44ブロツ
クずつの間隔をあけて配置される。ハードウエア
では、RAMのアドレス制御によつて44ブロツク
ずつ離れたアドレスに書込まれる。コントロール
データ又はバリテイデータを別にすると、（Li，
Ri）の２ワードが横方向に並ぶことになる。この
ように、横方向を３分割してデイジタルオーデイ
オ信号をインターリーブするのは、補正例えば平
均値補間可能なバーストエラー長を長くするため
である。特に、（Li，Ri）と横方向に配置するこ
とにより、これを縦方向に配するのと比べて、補
正長をより長くすることができる。
この１フイールド分のデイジタルオーデイオ信
号とコントロールデータに対して、２つのパリテ
イ例えば偶数パリテイが付加される。上述のマト
リクス構成の各行のオーデイオデータ系列をW0，
W1……W7とすると、第６図に示すように、14ブ
ロツク又は15ブロツクずつの横方向の距離を隔て
た各データ系列に属する８ワードから第１のパリ
テイ系列Ｐが形成される。第６図では、このパリ
テイ系列Ｐに含まれるワードが黒丸でもつて表わ
されている。
号とコントロールデータに対して、２つのパリテ
イ例えば偶数パリテイが付加される。上述のマト
リクス構成の各行のオーデイオデータ系列をW0，
W1……W7とすると、第６図に示すように、14ブ
ロツク又は15ブロツクずつの横方向の距離を隔て
た各データ系列に属する８ワードから第１のパリ
テイ系列Ｐが形成される。第６図では、このパリ
テイ系列Ｐに含まれるワードが黒丸でもつて表わ
されている。
第１のパリテイ系列Ｐの２シンボル間の距離を
全て14ブロツクとしても良いが、その場合には、
１箇所の距離D′が20ブロツクのように長くなる
ので、そのうちの６ブロツク分を用いて、15ブロ
ツクの距離を６箇所に生じさせ、バーストエラー
の訂正能力を一層向上させている。
全て14ブロツクとしても良いが、その場合には、
１箇所の距離D′が20ブロツクのように長くなる
ので、そのうちの６ブロツク分を用いて、15ブロ
ツクの距離を６箇所に生じさせ、バーストエラー
の訂正能力を一層向上させている。
また、オーデイオデータ系列W0〜W7とパリテ
イ系列Ｐとの計９個の系列の夫々から、12ブロツ
クずつの距離を隔てて取り出した９ワードから第
２のパリテイ系列Ｑが形成される。第６図では、
このパリテイ系列に含まれるワードが白丸でもつ
て表わされている。このパリテイ系列Ｑにおける
２シンボル間の距離が12ブロツクで一定であり、
パリテイ系列Ｐにおける２シンボル間の距離が14
ブロツク又は15ブロツクであるので、これらの２
つの系列の各２シンボル間の距離の間には、２ブ
ロツク又は３ブロツクの差がある。この差をパリ
テイ系列間の距離と称することにする。
イ系列Ｐとの計９個の系列の夫々から、12ブロツ
クずつの距離を隔てて取り出した９ワードから第
２のパリテイ系列Ｑが形成される。第６図では、
このパリテイ系列に含まれるワードが白丸でもつ
て表わされている。このパリテイ系列Ｑにおける
２シンボル間の距離が12ブロツクで一定であり、
パリテイ系列Ｐにおける２シンボル間の距離が14
ブロツク又は15ブロツクであるので、これらの２
つの系列の各２シンボル間の距離の間には、２ブ
ロツク又は３ブロツクの差がある。この差をパリ
テイ系列間の距離と称することにする。
そして、第１のパリテイ系列Ｐは、１ブロツク
内の中央に配され、第２のパリテイ系列Ｑは、１
ブロツク内の端部に配されている。つまり、前述
のように、１ブロツク内の中央部の位置のデータ
は、エラー訂正不能となる確率が高いので、オー
デイオデータに比して重要度が低いパリテイ系列
Ｐを配すると共に、このパリテイ系列Ｐを生成す
る２ワード間の距離を最大とするためにパリテイ
系列Ｑを１ブロツクの端部に配するようにしてい
る。
内の中央に配され、第２のパリテイ系列Ｑは、１
ブロツク内の端部に配されている。つまり、前述
のように、１ブロツク内の中央部の位置のデータ
は、エラー訂正不能となる確率が高いので、オー
デイオデータに比して重要度が低いパリテイ系列
Ｐを配すると共に、このパリテイ系列Ｐを生成す
る２ワード間の距離を最大とするためにパリテイ
系列Ｑを１ブロツクの端部に配するようにしてい
る。
132ブロツクの各ブロツクには、８ワードのデ
イジタルオーデイオ信号と２ワードのパリテイデ
ータとが含まれ、この各ブロツクのデータに対し
てエラー検出用の例えば16ビツトのCRCコード
が付加され、また、ブロツク同期信号及びブロツ
クアドレス信号が付加されて磁気テープに記録さ
れる。例えば第１ブロツクのデータを取り出す
と、第７図に示すものとなる。この後に、第２ブ
ロツク、第３ブロツク……第132ブロツクと続く
ことになる。
イジタルオーデイオ信号と２ワードのパリテイデ
ータとが含まれ、この各ブロツクのデータに対し
てエラー検出用の例えば16ビツトのCRCコード
が付加され、また、ブロツク同期信号及びブロツ
クアドレス信号が付加されて磁気テープに記録さ
れる。例えば第１ブロツクのデータを取り出す
と、第７図に示すものとなる。この後に、第２ブ
ロツク、第３ブロツク……第132ブロツクと続く
ことになる。
第８図は、この発明の一実施例の構成を示すも
ので、１で示す入力端子に記録オーデイオ信号が
供給され、Ａ／Ｄコンバータ２によりデイジタル
化される。第８図における実線矢印は、記録時の
信号の方向を示し、破線矢印は、再生時の信号の
方向を示している。
ので、１で示す入力端子に記録オーデイオ信号が
供給され、Ａ／Ｄコンバータ２によりデイジタル
化される。第８図における実線矢印は、記録時の
信号の方向を示し、破線矢印は、再生時の信号の
方向を示している。
Ａ／Ｄコンバータ２からのデイジタルオーデイ
オ信号がRAM３又はRAM４に書込まれる。こ
のRAM３及びRAM４の夫々は、１フイールド
分のデイジタルオーデイオ信号を記憶できるもの
で、入力データが一方のRAMに書込まれている
間に、前のフイールドのデータが他方のRAMか
ら読出されてＰ，Ｑエンコーダ／デコーダ６に供
給され、２つのパリテイが形成され、このパリテ
イが他方のRAMに書込まれる。このRAM３及
びRAM４の夫々のメモリー領域に、第５図及び
第６図に示すように、所定のデータを書込むと共
に、インターリーブして読出すために、アドレス
発生回路５が設けられている。このアドレス発生
回路５は、アドレスカウンタ、ROM及びアダー
によつて所定のブロツクアドレスを発生するもの
である。
オ信号がRAM３又はRAM４に書込まれる。こ
のRAM３及びRAM４の夫々は、１フイールド
分のデイジタルオーデイオ信号を記憶できるもの
で、入力データが一方のRAMに書込まれている
間に、前のフイールドのデータが他方のRAMか
ら読出されてＰ，Ｑエンコーダ／デコーダ６に供
給され、２つのパリテイが形成され、このパリテ
イが他方のRAMに書込まれる。このRAM３及
びRAM４の夫々のメモリー領域に、第５図及び
第６図に示すように、所定のデータを書込むと共
に、インターリーブして読出すために、アドレス
発生回路５が設けられている。このアドレス発生
回路５は、アドレスカウンタ、ROM及びアダー
によつて所定のブロツクアドレスを発生するもの
である。
また、RAM３又はRAM４から読出されたデ
イジタルオーデイオ信号及びパリテイデータが加
算器７に供給され、ブロツクアドレス発生器８か
らのブロツクアドレスが付加される。そして、加
算器７の出力が並列直列変換器９により直列化さ
れ、CRCエンコーダ／デコーダ１０に供給され
る。
イジタルオーデイオ信号及びパリテイデータが加
算器７に供給され、ブロツクアドレス発生器８か
らのブロツクアドレスが付加される。そして、加
算器７の出力が並列直列変換器９により直列化さ
れ、CRCエンコーダ／デコーダ１０に供給され
る。
CRCエンコーダ／デコーダ１０は、例えば
（x16＋x12＋x5＋１）を生成多項式とするもので、
16ビツトのCRCコードを発生して各ブロツクに
付加する。このCRCエンコーダ／デコーダ１０
の動作がCRCタイミング発生器１１によつて制
御される。この例では、FM変調方式を用いてい
るので、CRCエンコーダ／デコーダ１０の出力
がFMエンコーダ／デコーダ１２に供給される。
（x16＋x12＋x5＋１）を生成多項式とするもので、
16ビツトのCRCコードを発生して各ブロツクに
付加する。このCRCエンコーダ／デコーダ１０
の動作がCRCタイミング発生器１１によつて制
御される。この例では、FM変調方式を用いてい
るので、CRCエンコーダ／デコーダ１０の出力
がFMエンコーダ／デコーダ１２に供給される。
更に、加算器１３において同期信号発生器１４
からのブロツク同期信号が付加され、出力端子１
５に取り出される。この出力端子１５に取り出さ
れたデイジタル信号が回転ヘツドにより磁気テー
プに記録される。
からのブロツク同期信号が付加され、出力端子１
５に取り出される。この出力端子１５に取り出さ
れたデイジタル信号が回転ヘツドにより磁気テー
プに記録される。
また、磁気テープから再生されたデイジタル信
号が入力端子１６に供給され、同期検出回路１７
を介してFMエンコーダ／デコーダ１２に供給さ
れ、FM復調される。このFM復調された再生デ
ータがCRCエンコーダ／デコーダ１０に供給さ
れ、各ブロツク毎にCRCコードによりエラーチ
エツクされ、その結果が１ビツトのエラーポイン
タとして取り出される。このエラーポインタがポ
インタRAM１８及び１９に記憶される。このポ
インタRAM１８及び１９は、RAM３及び４と
対応しており、その（10×132＝1320ブロツク）
の各アドレスにエラーポインタが書込まれる。つ
まり、アドレス発生回路５から、RAM３及び４
と共通のブロツクアドレスがポインタRAM１８
及び１９に供給される。
号が入力端子１６に供給され、同期検出回路１７
を介してFMエンコーダ／デコーダ１２に供給さ
れ、FM復調される。このFM復調された再生デ
ータがCRCエンコーダ／デコーダ１０に供給さ
れ、各ブロツク毎にCRCコードによりエラーチ
エツクされ、その結果が１ビツトのエラーポイン
タとして取り出される。このエラーポインタがポ
インタRAM１８及び１９に記憶される。このポ
インタRAM１８及び１９は、RAM３及び４と
対応しており、その（10×132＝1320ブロツク）
の各アドレスにエラーポインタが書込まれる。つ
まり、アドレス発生回路５から、RAM３及び４
と共通のブロツクアドレスがポインタRAM１８
及び１９に供給される。
また、再生データは、パツフア２０と直列並列
変換器２１とを介してRAM３及び４に供給され
る。このバツフア２０は、CRCチエツクの結果
であるエラーポインタが形成されるまで、再生デ
ータを遅延させるものである。
変換器２１とを介してRAM３及び４に供給され
る。このバツフア２０は、CRCチエツクの結果
であるエラーポインタが形成されるまで、再生デ
ータを遅延させるものである。
RAM３とRAM４とは、記録時と同様に、そ
の一方に対して再生データが書込まれているフイ
ールドでは、その他方から読出された再生データ
のエラー訂正がなされるように動作する。この
RAM３又はRAM４に対する再生データの書込
時に、エラーポインタによつて示されるエラーワ
ードが書込まれないようにされる。このため、ポ
インタRAM１８及び１９から読出されたエラー
ポインタがタイミング発生器２２に供給され、こ
れからRAM３又は４に対する制御信号を発生し
ている。
の一方に対して再生データが書込まれているフイ
ールドでは、その他方から読出された再生データ
のエラー訂正がなされるように動作する。この
RAM３又はRAM４に対する再生データの書込
時に、エラーポインタによつて示されるエラーワ
ードが書込まれないようにされる。このため、ポ
インタRAM１８及び１９から読出されたエラー
ポインタがタイミング発生器２２に供給され、こ
れからRAM３又は４に対する制御信号を発生し
ている。
RAM３又は４から読出された再生データが
Ｐ，Ｑエンコーダ／デコーダ６に供給され、パリ
テイを用いたエラー訂正が行なわれ、エラー訂正
されたデータが再びRAM３又は４に書込まれ
る。このエラー訂正の際に、エラーワードは、こ
れがエラーであるという情報さえあれば良く、し
たがつて、上述のように、エラーワード自体の
RAM３又は４に対する書込は、行なわれない。
また、ひとつのパリテイ生成系列に２ワード以上
のエラーワードが含まれるとエラー訂正できない
が、パリテイＰの系列を用いたエラー訂正とパリ
テイＱの系列を用いたエラー訂正とを交互に繰り
返して行なうことにより、エラー訂正不能となる
ワード数が減少する。
Ｐ，Ｑエンコーダ／デコーダ６に供給され、パリ
テイを用いたエラー訂正が行なわれ、エラー訂正
されたデータが再びRAM３又は４に書込まれ
る。このエラー訂正の際に、エラーワードは、こ
れがエラーであるという情報さえあれば良く、し
たがつて、上述のように、エラーワード自体の
RAM３又は４に対する書込は、行なわれない。
また、ひとつのパリテイ生成系列に２ワード以上
のエラーワードが含まれるとエラー訂正できない
が、パリテイＰの系列を用いたエラー訂正とパリ
テイＱの系列を用いたエラー訂正とを交互に繰り
返して行なうことにより、エラー訂正不能となる
ワード数が減少する。
このRAM３及びRAM４から読出されたエラ
ー訂正後の再生データが補正回路２３に供給さ
れ、エラー訂正不能なワードが平均値補間の処理
を受ける。そして、この補正回路２３の出力が
Ｄ／Ａコンバータ２４によりアナログ化され、出
力端子２５に再生オーデイオ信号が取り出され
る。なお、２チヤンネルの信号と対応して、Ａ／
Ｄコンバータ２及びＤ／Ａコンバータ２４が設け
られている。
ー訂正後の再生データが補正回路２３に供給さ
れ、エラー訂正不能なワードが平均値補間の処理
を受ける。そして、この補正回路２３の出力が
Ｄ／Ａコンバータ２４によりアナログ化され、出
力端子２５に再生オーデイオ信号が取り出され
る。なお、２チヤンネルの信号と対応して、Ａ／
Ｄコンバータ２及びＤ／Ａコンバータ２４が設け
られている。
第９図は、この発明をCCIR方式のビデオ信号
に付随するオーデイオ信号の処理に適用した場合
の他の実施例の符号構成を示す。
に付随するオーデイオ信号の処理に適用した場合
の他の実施例の符号構成を示す。
CCIR方式の場合では、１フイールドのオーデ
イオ信号を2hのサンプリング周波数でもつてサ
ンプリングすると、1250サンプルとなる。そし
て、第９図において、ID0〜ID5で示す前述の一
実施例と同様のコントロールデータを付加し、
（ｎ×ｍ）の構成として、（８×157＝1256ワード）
のものを実現している。
イオ信号を2hのサンプリング周波数でもつてサ
ンプリングすると、1250サンプルとなる。そし
て、第９図において、ID0〜ID5で示す前述の一
実施例と同様のコントロールデータを付加し、
（ｎ×ｍ）の構成として、（８×157＝1256ワード）
のものを実現している。
そして、このコントロールデータを含むデイジ
タルデータの２ワード毎を横方向に52ブロツクず
つの間隔をおいて配するインターリーブを行な
う。（ｍ＝157ブロツク）と奇数であるため、余つ
た１ブロツクに１ワードが配されるため、各ブロ
ツクには、ステレオ信号の左右のデータが交互に
含まれることになる。
タルデータの２ワード毎を横方向に52ブロツクず
つの間隔をおいて配するインターリーブを行な
う。（ｍ＝157ブロツク）と奇数であるため、余つ
た１ブロツクに１ワードが配されるため、各ブロ
ツクには、ステレオ信号の左右のデータが交互に
含まれることになる。
また、各データ系列から17ブロツクずつの距離
をおいて取り出された８ワードによりパリテイ系
列Ｐが形成される。これと共に、各データ系列か
ら14ブロツクずつの距離をおいて取り出された９
ワードによりパリテイ系列Ｑが形成される。この
２つのパリテイ系列同士の距離は３ブロツクとな
る。前述の一実施例と同様に、パリテイ系列Ｑが
１ブロツクの端部に配置され、パリテイ系列Ｐが
１ブロツクの中央部に配置されている。
をおいて取り出された８ワードによりパリテイ系
列Ｐが形成される。これと共に、各データ系列か
ら14ブロツクずつの距離をおいて取り出された９
ワードによりパリテイ系列Ｑが形成される。この
２つのパリテイ系列同士の距離は３ブロツクとな
る。前述の一実施例と同様に、パリテイ系列Ｑが
１ブロツクの端部に配置され、パリテイ系列Ｐが
１ブロツクの中央部に配置されている。
前述のこの発明の一実施例（ｎ＝８，ｍ＝132，
ｋ＝１）と異なり、第４図に示すように、パリテ
イＱの系列を中央部に位置させると、（Ｄ＝13ブ
ロツク）となる。また、パリテイＰとパリテイＱ
との２つの系列間の距離は、２ブロツクを単位と
したものとされる。このように、この発明と異な
り、Ｐ及びＱの系列を共に中央部に配置したため
に、（Ｄ＝13ブロツク）とされる符号構成に関し
て、復合を行つた場合、第１０図において、白丸
を結合した破線で示すようなバーストエラー訂正
能力が得られる。
ｋ＝１）と異なり、第４図に示すように、パリテ
イＱの系列を中央部に位置させると、（Ｄ＝13ブ
ロツク）となる。また、パリテイＰとパリテイＱ
との２つの系列間の距離は、２ブロツクを単位と
したものとされる。このように、この発明と異な
り、Ｐ及びＱの系列を共に中央部に配置したため
に、（Ｄ＝13ブロツク）とされる符号構成に関し
て、復合を行つた場合、第１０図において、白丸
を結合した破線で示すようなバーストエラー訂正
能力が得られる。
第１０図の横軸は、デコードの様態を示し、
Pi，Qiの夫々は、パリテイＰ，Ｑを用いたｉ番目
のエラー訂正動作を表わしており、その縦軸は、
訂正可能なバーストエラー長のブロツク数を示し
ている。このブロツク数は、エラー訂正動作を繰
り返して行なうことによつて増大し、上述の（Ｄ
＝13ブロツク）の場合には、最大22ブロツクまで
のバーストエラーを訂正することができる。
Pi，Qiの夫々は、パリテイＰ，Ｑを用いたｉ番目
のエラー訂正動作を表わしており、その縦軸は、
訂正可能なバーストエラー長のブロツク数を示し
ている。このブロツク数は、エラー訂正動作を繰
り返して行なうことによつて増大し、上述の（Ｄ
＝13ブロツク）の場合には、最大22ブロツクまで
のバーストエラーを訂正することができる。
また、（Ｄ＝14，15ブロツク）のこの発明の一
実施例は、第１０図において、四角形を結合した
実線で示すようなエラー訂正能力を有しており、
最大で24ブロツクまでのバーストエラーを訂正す
ることができる。更に、パリテイＱを端部に配す
ると共に、パリテイＤを中央部に配し、（Ｄ＝14
ブロツク）一定とした場合には、第１０図におい
て、三角形を結合した一点鎮線で示すようなエラ
ー訂正能力が得られ、最大で23ブロツクまでのバ
ーストエラーを訂正することができる。
実施例は、第１０図において、四角形を結合した
実線で示すようなエラー訂正能力を有しており、
最大で24ブロツクまでのバーストエラーを訂正す
ることができる。更に、パリテイＱを端部に配す
ると共に、パリテイＤを中央部に配し、（Ｄ＝14
ブロツク）一定とした場合には、第１０図におい
て、三角形を結合した一点鎮線で示すようなエラ
ー訂正能力が得られ、最大で23ブロツクまでのバ
ーストエラーを訂正することができる。
また、第１１図において横軸は、第１０図と同
様にデコードの態様を示し、その縦軸は、訂正で
きないで残つているエラーワード数を示す。
様にデコードの態様を示し、その縦軸は、訂正で
きないで残つているエラーワード数を示す。
そして、22ブロツク、23ブロツク、24ブロツ
ク、25ブロツクのバーストエラーを与えた場合
に、この発明に依れば、第１１図において、実線
で示すように、パリテイＰ，Ｑを用いたエラー訂
正を繰り返すことで、エラーワード数が次第に減
少し、24ブロツクまでは、訂正可能な長さである
ため、エラーワード数が最終的に０となる。
ク、25ブロツクのバーストエラーを与えた場合
に、この発明に依れば、第１１図において、実線
で示すように、パリテイＰ，Ｑを用いたエラー訂
正を繰り返すことで、エラーワード数が次第に減
少し、24ブロツクまでは、訂正可能な長さである
ため、エラーワード数が最終的に０となる。
一方、（Ｄ＝13ブロツク）の従来のデータ構成
の場合には、第１１図において破線で示すよう
に、22ブロツクのみがエラーワード数を０とで
き、これより長いバーストエラーのときは、エラ
ーワード数を０とできない。
の場合には、第１１図において破線で示すよう
に、22ブロツクのみがエラーワード数を０とで
き、これより長いバーストエラーのときは、エラ
ーワード数を０とできない。
この第１０図及び第１１図から明かなように、
この発明に依れば、従来よりエラー訂正能力を向
上させることができる。また、この発明は、従来
と比べてハードウエアが殆ど複雑とならない利点
がある。
この発明に依れば、従来よりエラー訂正能力を向
上させることができる。また、この発明は、従来
と比べてハードウエアが殆ど複雑とならない利点
がある。
なお、パリテイデータＱは、１ブロツクの上側
の端部に限らず下側の端部に位置させるようにし
ても良い。また、エラー訂正用の符号として、隣
接符号や、リードソロモン符号を用いることがで
き、異なる符号を組合わせるようにもできる。こ
れらの符号の場合では、２個以上の冗長コードが
用いられる。
の端部に限らず下側の端部に位置させるようにし
ても良い。また、エラー訂正用の符号として、隣
接符号や、リードソロモン符号を用いることがで
き、異なる符号を組合わせるようにもできる。こ
れらの符号の場合では、２個以上の冗長コードが
用いられる。
第１図はクロスインターリーブを用いたエラー
訂正符号化回路の構成を示すブロツク図、第２
図、第３図及び第４図はこのエラー訂正符号化の
説明に用いる略線図、第５図、第６図及び第７図
はこの発明の一実施例におけるデータ構成の説明
に用いる略線図、第８図はこの発明の一実施例の
構成を示すブロツク図、第９図はこの発明の他の
実施例におけるデータ構成の説明に用いる略線
図、第１０図及び第１１図はこの発明のエラー訂
正能力の説明に用いるグラフである。 １……オーデイオ信号の入力端子、３，４……
RAM、６……Ｐ，Ｑエンコーダ／デコーダ、１
０……CRCエンコーダ／デコーダ、１５……記
録信号の出力端子、１６……再生信号の入力端
子、１８，１９……ポインタRAM、２３……補
正回路、２５……再生オーデイオ信号の出力端
子。
訂正符号化回路の構成を示すブロツク図、第２
図、第３図及び第４図はこのエラー訂正符号化の
説明に用いる略線図、第５図、第６図及び第７図
はこの発明の一実施例におけるデータ構成の説明
に用いる略線図、第８図はこの発明の一実施例の
構成を示すブロツク図、第９図はこの発明の他の
実施例におけるデータ構成の説明に用いる略線
図、第１０図及び第１１図はこの発明のエラー訂
正能力の説明に用いるグラフである。 １……オーデイオ信号の入力端子、３，４……
RAM、６……Ｐ，Ｑエンコーダ／デコーダ、１
０……CRCエンコーダ／デコーダ、１５……記
録信号の出力端子、１６……再生信号の入力端
子、１８，１９……ポインタRAM、２３……補
正回路、２５……再生オーデイオ信号の出力端
子。
Claims (1)
- １ デイジタル情報信号を（ｎシンボル×ｍブロ
ツク）の単位の２次元配列でもつてエラー訂正符
号化のためのインターリーブが完結するようにな
されたデータ伝送方法において、略｛ｍ／（ｎ＋
ｋ）｝（但し、ｋは第１のエラー訂正用の冗長シン
ボル数）で表される２シンボル間の距離Ｄをおい
てｎ個のシンボルを選定し、上記ｋ個の冗長シン
ボルを有する第１のエラー訂正符号系列を生成
し、上記（ｎ＋ｋ）個のシンボルに対して上記距
離Ｄより小なる距離をおいて１個の冗長シンボル
を有する第２のエラー訂正符号系列を生成し、上
記デイジタル情報信号の各ブロツクのシンボルが
互いに異なる第１及び第２のエラー訂正符号系列
に含まれるようになし、上記（ｎシンボル×ｍブ
ロツク）の単位のデイジタル情報信号と上記第１
のエラー訂正符号系列のｋ個の冗長シンボルと上
記第２のエラー訂正符号系列の１個の冗長シンボ
ルとを記憶手段に書き込み、上記記憶手段からの
読み出しデータ中で、上記デイジタル情報信号の
各ブロツクの中央位置の近傍に上記ｋ個の冗長シ
ンボルが位置すると共に、上記各ブロツクの端部
に上記１個の冗長シンボルが位置するようにした
ことを特徴とするデータ伝送方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082660A JPS58198935A (ja) | 1982-05-15 | 1982-05-15 | デ−タ伝送方法 |
| US06/494,325 US4562578A (en) | 1982-05-15 | 1983-05-13 | Method for data transmission |
| CA000428171A CA1212756A (en) | 1982-05-15 | 1983-05-13 | Method for data transmission |
| KR1019830002146A KR910007858B1 (ko) | 1982-05-15 | 1983-05-14 | 데이타 전송방법 |
| EP83104820A EP0094671B1 (en) | 1982-05-15 | 1983-05-16 | Method for data transmission |
| AT83104820T ATE57036T1 (de) | 1982-05-15 | 1983-05-16 | Datenuebertragungsverfahren. |
| AU14558/83A AU560284B2 (en) | 1982-05-15 | 1983-05-16 | Data transmission |
| DE8383104820T DE3381900D1 (de) | 1982-05-15 | 1983-05-16 | Datenuebertragungsverfahren. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082660A JPS58198935A (ja) | 1982-05-15 | 1982-05-15 | デ−タ伝送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58198935A JPS58198935A (ja) | 1983-11-19 |
| JPH0420294B2 true JPH0420294B2 (ja) | 1992-04-02 |
Family
ID=13780585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57082660A Granted JPS58198935A (ja) | 1982-05-15 | 1982-05-15 | デ−タ伝送方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4562578A (ja) |
| EP (1) | EP0094671B1 (ja) |
| JP (1) | JPS58198935A (ja) |
| KR (1) | KR910007858B1 (ja) |
| AT (1) | ATE57036T1 (ja) |
| AU (1) | AU560284B2 (ja) |
| CA (1) | CA1212756A (ja) |
| DE (1) | DE3381900D1 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601673A (ja) * | 1983-06-17 | 1985-01-07 | Sony Corp | 誤り検出方法 |
| JPS60142430A (ja) * | 1983-12-28 | 1985-07-27 | Fujitsu Ltd | 誤り訂正・検出装置 |
| JPH0770177B2 (ja) * | 1984-01-25 | 1995-07-31 | 株式会社日立製作所 | ディジタル信号再生装置 |
| US4727547A (en) * | 1984-07-18 | 1988-02-23 | Willi Studer | Method and apparatus for decoding |
| JPS6151669A (ja) * | 1984-08-20 | 1986-03-14 | Akai Electric Co Ltd | マルチトラツクデイジタル記録再生装置におけるインタ−リ−ブ回路 |
| JPS6169286A (ja) * | 1984-09-13 | 1986-04-09 | Sony Corp | ドロツプアウト補正装置 |
| JPH061605B2 (ja) * | 1985-02-08 | 1994-01-05 | 株式会社日立製作所 | デイジタル信号記録伝送方法 |
| US4670876A (en) * | 1985-05-15 | 1987-06-02 | Honeywell Inc. | Parity integrity check logic |
| JPS6246357A (ja) * | 1985-08-23 | 1987-02-28 | Hitachi Vlsi Eng Corp | 半導体記憶装置 |
| JPS6253522A (ja) * | 1985-09-03 | 1987-03-09 | Sony Corp | Ｐｃｍ信号の記録再生方法 |
| US4706250A (en) * | 1985-09-27 | 1987-11-10 | International Business Machines Corporation | Method and apparatus for correcting multibyte errors having improved two-level code structure |
| JP2604713B2 (ja) * | 1985-10-22 | 1997-04-30 | ソニー株式会社 | 誤り訂正方法 |
| JPS62119773A (ja) * | 1985-11-19 | 1987-06-01 | Sanyo Electric Co Ltd | 誤り訂正方法 |
| JPS62120670A (ja) * | 1985-11-20 | 1987-06-01 | Sony Corp | デ−タの誤り訂正方法 |
| CA1264091A (en) * | 1986-01-10 | 1989-12-27 | Yoichiro Sako | Generator for error correcting code and decoder for the code |
| AU594995B2 (en) * | 1986-01-24 | 1990-03-22 | Sony Corporation | Data transmission method suitable for a disc |
| JPS62177768A (ja) * | 1986-01-31 | 1987-08-04 | Sony Corp | エラ−訂正装置 |
| US4703485A (en) * | 1986-02-10 | 1987-10-27 | International Business Machines Corporation | Method and apparatus for computing and implementing error detection check bytes |
| JP2590821B2 (ja) * | 1986-05-23 | 1997-03-12 | ソニー株式会社 | 磁気記録再生装置 |
| US4914655A (en) * | 1986-06-20 | 1990-04-03 | American Telephone And Telegraph Company | Multiplexing arrangement for a digital transmission system |
| JPS63257395A (ja) * | 1987-04-14 | 1988-10-25 | Sony Corp | カラ−映像信号及び音声信号の記録装置 |
| JP2945007B2 (ja) * | 1987-09-29 | 1999-09-06 | ソニー株式会社 | データ伝送方法 |
| JPH0193933A (ja) * | 1987-10-06 | 1989-04-12 | Sony Corp | エラー訂正符号化装置 |
| NL8901631A (nl) * | 1989-06-28 | 1991-01-16 | Philips Nv | Inrichting voor het bufferen van data voor de duur van cyclisch repeterende buffertijden. |
| JPH05182368A (ja) * | 1992-01-07 | 1993-07-23 | Pioneer Electron Corp | 記録媒体演奏装置における情報データの有無検出装置 |
| JP2840511B2 (ja) * | 1992-12-10 | 1998-12-24 | 富士通株式会社 | 磁気テープ装置を用いたサブシステムのエラー回復処理装置及び方法 |
| EP0686973B1 (en) | 1993-12-18 | 2002-10-16 | Sony Corporation | Data reproducing device and data recording medium |
| US5719885A (en) * | 1995-12-28 | 1998-02-17 | Emc Corporation | Storage reliability method and apparatus |
| US10116336B2 (en) * | 2014-06-13 | 2018-10-30 | Sandisk Technologies Llc | Error correcting code adjustment for a data storage device |
| CN117762350B (zh) * | 2024-01-18 | 2024-08-13 | 四川和恩泰半导体有限公司 | 一种固态硬盘数据读取方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2977047A (en) * | 1957-12-13 | 1961-03-28 | Honeywell Regulator Co | Error detecting and correcting apparatus |
| JPS5380105A (en) * | 1976-12-24 | 1978-07-15 | Sony Corp | Digital signal transmission method |
| US4281355A (en) * | 1978-02-01 | 1981-07-28 | Matsushita Electric Industrial Co., Ltd. | Digital audio signal recorder |
| US4211997A (en) * | 1978-11-03 | 1980-07-08 | Ampex Corporation | Method and apparatus employing an improved format for recording and reproducing digital audio |
| JPS5661873A (en) * | 1979-10-25 | 1981-05-27 | Sony Corp | Digital video signal processor |
| DE3040004A1 (de) * | 1979-10-24 | 1981-05-07 | Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka | Verfahren und vorrichtung zum codieren von pruefworten geringer redundanz aus ursprungsdaten |
| JPS56119550A (en) * | 1980-02-25 | 1981-09-19 | Sony Corp | Transmission method of pcm signal |
| GB2075728B (en) * | 1980-05-01 | 1984-02-01 | Sony Corp | Processing binary data |
| JPS5750307A (en) * | 1980-09-05 | 1982-03-24 | Sony Corp | Time base correcting device |
| JPS5760576A (en) * | 1980-09-26 | 1982-04-12 | Hitachi Ltd | Pcm recorder |
| JPS5758210A (en) * | 1980-09-26 | 1982-04-07 | Hitachi Ltd | Error correction range controlling circuit |
| US4467373A (en) * | 1980-10-09 | 1984-08-21 | Micro Consultants Limited | Storage and retrieval of digital data on video tape recorders |
| US4414666A (en) * | 1981-04-30 | 1983-11-08 | National Semiconductor Corporation | Error checking and correcting apparatus |
-
1982
- 1982-05-15 JP JP57082660A patent/JPS58198935A/ja active Granted
-
1983
- 1983-05-13 CA CA000428171A patent/CA1212756A/en not_active Expired
- 1983-05-13 US US06/494,325 patent/US4562578A/en not_active Expired - Lifetime
- 1983-05-14 KR KR1019830002146A patent/KR910007858B1/ko not_active Expired
- 1983-05-16 DE DE8383104820T patent/DE3381900D1/de not_active Expired - Lifetime
- 1983-05-16 AT AT83104820T patent/ATE57036T1/de not_active IP Right Cessation
- 1983-05-16 AU AU14558/83A patent/AU560284B2/en not_active Expired
- 1983-05-16 EP EP83104820A patent/EP0094671B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA1212756A (en) | 1986-10-14 |
| JPS58198935A (ja) | 1983-11-19 |
| DE3381900D1 (de) | 1990-10-31 |
| US4562578A (en) | 1985-12-31 |
| AU560284B2 (en) | 1987-04-02 |
| EP0094671A3 (en) | 1986-07-16 |
| EP0094671A2 (en) | 1983-11-23 |
| KR910007858B1 (ko) | 1991-10-02 |
| AU1455883A (en) | 1983-11-17 |
| EP0094671B1 (en) | 1990-09-26 |
| KR840004965A (ko) | 1984-10-31 |
| ATE57036T1 (de) | 1990-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0420294B2 (ja) | ||
| US5151905A (en) | Data recording method | |
| US4748628A (en) | Method and apparatus for correcting errors in digital audio signals | |
| US4598403A (en) | Encoding method for error correction | |
| JPS6342888B2 (ja) | ||
| JPS62177768A (ja) | エラ−訂正装置 | |
| US4972416A (en) | Error detection and correction method | |
| JPH0634313B2 (ja) | エラ−訂正方法 | |
| JPH0147943B2 (ja) | ||
| JPS58168346A (ja) | エラ−訂正符号化方法 | |
| EP0411835A2 (en) | Decoder apparatus | |
| JP3304217B2 (ja) | 誤り訂正符号化回路、誤り訂正復号化回路、誤り訂正符号化・復号化回路、および、それを用いたディジタル装置 | |
| JPH0473334B2 (ja) | ||
| JPS58199409A (ja) | ディジタル情報信号の処理方法 | |
| JPS6338897B2 (ja) | ||
| JPS6150538B2 (ja) | ||
| JPH0628343B2 (ja) | 積符号の復号方法 | |
| JPS61237522A (ja) | 誤り訂正方法 | |
| JPS6231070A (ja) | 誤り検出訂正方式 | |
| JPH0756735B2 (ja) | 誤り訂正符号の復号方法 | |
| JPH07288477A (ja) | 符号化方法，符号化装置，及び符号化復号化装置 | |
| JPS6224716A (ja) | 誤り訂正方法 | |
| JPS62221223A (ja) | デ−タ伝送方法 | |
| JPS60256230A (ja) | デイジタル情報伝送方法 | |
| JPH0834438B2 (ja) | 誤り検出訂正方法 |