JPS615384A - 二次元視覚認識装置 - Google Patents
二次元視覚認識装置Info
- Publication number
- JPS615384A JPS615384A JP59126201A JP12620184A JPS615384A JP S615384 A JPS615384 A JP S615384A JP 59126201 A JP59126201 A JP 59126201A JP 12620184 A JP12620184 A JP 12620184A JP S615384 A JPS615384 A JP S615384A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- horizontal scanning
- scanning line
- picture element
- black picture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Input (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
- Character Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の技術分野〉
本発明は、静止若しくは移動中の被認識物体を画像化し
て入力パターンを求め、この入力パターンを標準パター
ンと照合して、被認識物体を認識する二次元視覚認識装
置に関連し、殊に本発明は、パターン照合に際し、標準
パターンに対する入力パターンの位置ずれ量を高速検知
する新規位置ずれ検出方式を提供する。
て入力パターンを求め、この入力パターンを標準パター
ンと照合して、被認識物体を認識する二次元視覚認識装
置に関連し、殊に本発明は、パターン照合に際し、標準
パターンに対する入力パターンの位置ずれ量を高速検知
する新規位置ずれ検出方式を提供する。
〈発明の背醍〉
一般に二次元視覚認識装置は、入力パターンと標準パタ
ーンとを画像上で重ね合わせ、両パターンの重合一致度
合を検出して、被認識物体を認識するものである。従っ
てパターン照合に際しては、両パターンを正確に位置合
わせする必要があり、従来はＸＹステージ等を用いて被
認識物体を所定停止位置に位置決めした後、これをテレ
ビカメラで撮像して入力パターンを求め、この入力パタ
ーンにつき標準パターンと照合処理を行なっている。と
ころがこの種方式の場合、被認識物体の位置決め機構が
必要であるから、装置全体の構造が複雑化し、また位置
決め操作の時間分だけパターン照合に時間がかかる不利
がある。而もこの方式の場合、物体を位置決め停止させ
るから、コンペーア上を流れる移動中の物体の認識には
不向きである等、実用上幾多の問題があった。
ーンとを画像上で重ね合わせ、両パターンの重合一致度
合を検出して、被認識物体を認識するものである。従っ
てパターン照合に際しては、両パターンを正確に位置合
わせする必要があり、従来はＸＹステージ等を用いて被
認識物体を所定停止位置に位置決めした後、これをテレ
ビカメラで撮像して入力パターンを求め、この入力パタ
ーンにつき標準パターンと照合処理を行なっている。と
ころがこの種方式の場合、被認識物体の位置決め機構が
必要であるから、装置全体の構造が複雑化し、また位置
決め操作の時間分だけパターン照合に時間がかかる不利
がある。而もこの方式の場合、物体を位置決め停止させ
るから、コンペーア上を流れる移動中の物体の認識には
不向きである等、実用上幾多の問題があった。
〈発明の目的〉
本発明は、標準パターンに対する入力パターン＃≠手赤
轟の位置ずれ量を高速検知して、パターン間の位置修正
をデータ上で実施可能とすることによって、入力パター
ンが位置ずれしても、迅速且つ容易に物体暉識を行ない
得る二次元視覚認識装置を提供することを目的とする。
轟の位置ずれ量を高速検知して、パターン間の位置修正
をデータ上で実施可能とすることによって、入力パター
ンが位置ずれしても、迅速且つ容易に物体暉識を行ない
得る二次元視覚認識装置を提供することを目的とする。
〈発明の構成および効果〉
上記目的を達成するため、本発明では、標準パターンお
よび入力パターンを夫々第１．第２の各メモリに格納し
、パターン間の位置ずれ検出に際し、各メモリのパター
ン格納領域を順次２分割する水平走査ラインを設定しつ
つ夫々パターンにおける先頭の黒画素列を検出した後、
先頭の黒画素列までの距離を計測することにより、標準
パターンに対する入力パターンの位置ずれ量を算出する
ようにした。
よび入力パターンを夫々第１．第２の各メモリに格納し
、パターン間の位置ずれ検出に際し、各メモリのパター
ン格納領域を順次２分割する水平走査ラインを設定しつ
つ夫々パターンにおける先頭の黒画素列を検出した後、
先頭の黒画素列までの距離を計測することにより、標準
パターンに対する入力パターンの位置ずれ量を算出する
ようにした。
本発明によれば、データ上でパターン相互間の位置ずれ
修正を実施でき、被認識物体を所定停止位置に位置決め
する等の必要がないから、特別な位置決め機構が不要で
あり、装置全体を簡易化でき、また位置決め操作に要す
る時間を節約し得、物体認識処理の効率を向上できる。
修正を実施でき、被認識物体を所定停止位置に位置決め
する等の必要がないから、特別な位置決め機構が不要で
あり、装置全体を簡易化でき、また位置決め操作に要す
る時間を節約し得、物体認識処理の効率を向上できる。
また物体を位置決め停止させないから、コンベヤ上を流
れる物体を認識する装置に好適であり。
れる物体を認識する装置に好適であり。
而も各メモリのパターン格納領域を順次２分割する水平
走青ラインをもって、先頭黒画素列を検出して、各パタ
ーン位置を算出するから、処理が大幅に迅速化され、処
理効率の向上に貢献する等、発明目的を達成した顕著な
効果を奏する。
走青ラインをもって、先頭黒画素列を検出して、各パタ
ーン位置を算出するから、処理が大幅に迅速化され、処
理効率の向上に貢献する等、発明目的を達成した顕著な
効果を奏する。
〈実施例の説明〉
第１図は本発明にかかる二次元視覚認識装置の回路構成
例を示す。図中テレビカメラ１は、例えばコンベヤ上を
流れる物体２を例えば上方 −より撮像し、飛越
走査にかかる画像出力（第３図（１）に示す）を同期分
離回路３へ送出する。同期分離回路３は、前記画像出力
より水平同期信号ＨＤ、垂直同期信号ＶＤ、奇数フィー
ルド信号ＯＤ（第３図（２）に示す）、クロック信号Ｃ
Ｋ（第３図（４）に示す）等を分離し、ビデオ信号ＶＤ
ｉを２値化回路４へ出力する。２値化回路４は、第３図
（３）に示す如く、ビデオ信号ＶＤｉに対し一定のスレ
シュホールドレベルＴＨを設定シ、ビデオ信号ＶＤｉの
奇数フィールドにつき白黒２値化して２値パターンを形
成出力する。２値化回路４には、モード切換スイッチＳ
Ｗ１を介して基準メモリ５およびバッファメモリ６が接
続されており、モード切換スイッチＳＷ１を学習モード
側ａにセットして標準モデルを撮像するとき。
例を示す。図中テレビカメラ１は、例えばコンベヤ上を
流れる物体２を例えば上方 −より撮像し、飛越
走査にかかる画像出力（第３図（１）に示す）を同期分
離回路３へ送出する。同期分離回路３は、前記画像出力
より水平同期信号ＨＤ、垂直同期信号ＶＤ、奇数フィー
ルド信号ＯＤ（第３図（２）に示す）、クロック信号Ｃ
Ｋ（第３図（４）に示す）等を分離し、ビデオ信号ＶＤ
ｉを２値化回路４へ出力する。２値化回路４は、第３図
（３）に示す如く、ビデオ信号ＶＤｉに対し一定のスレ
シュホールドレベルＴＨを設定シ、ビデオ信号ＶＤｉの
奇数フィールドにつき白黒２値化して２値パターンを形
成出力する。２値化回路４には、モード切換スイッチＳ
Ｗ１を介して基準メモリ５およびバッファメモリ６が接
続されており、モード切換スイッチＳＷ１を学習モード
側ａにセットして標準モデルを撮像するとき。
基準メモリ５に例えば第２図（１）に示す標準パターン
Ｐ（図中、斜線部分は黒画素である）が格納され、また
モード切換スイッチＳＷｌを認識モード側すにセットし
て被認識物体を撮像するとき、バッファメモリ６に例え
ば第２図（２）に示す入力パターンＰｉ（図中、斜線部
分は黒画素である）が格納される。本実施例の場合、各
パターンは縦横２５６ビツトの画素範囲に格納され、第
２図［１） ［２）に示す例では、入力パターンＰｉ
は標準パターンＰに対し右上方向へ位置ずれしている。
Ｐ（図中、斜線部分は黒画素である）が格納され、また
モード切換スイッチＳＷｌを認識モード側すにセットし
て被認識物体を撮像するとき、バッファメモリ６に例え
ば第２図（２）に示す入力パターンＰｉ（図中、斜線部
分は黒画素である）が格納される。本実施例の場合、各
パターンは縦横２５６ビツトの画素範囲に格納され、第
２図［１） ［２）に示す例では、入力パターンＰｉ
は標準パターンＰに対し右上方向へ位置ずれしている。
尚第１図中、水平カウンタ７．９および垂直カウンタ８
，１０は、標準パターンＰや入力パターンＰｉの読み書
きに・際し、夫々メモリ内の画素位置をアドレス指定す
る。またゲート回路１１．１２および１３．１４は、奇
数フィールド信号ＯＤやクロック信号ＣＫで開閉制御さ
れ、有効画素範囲を規定する信号Ｗやリセット信号ｋを
各メモリ５，６へ供給する。更にゲート回路１５は奇数
フィールド信号ＯＤで開閉制御され、クロック信号ＣＫ
を水平カウンタ７．９および垂直カウンタ８，１０へ夫
々供給する。
，１０は、標準パターンＰや入力パターンＰｉの読み書
きに・際し、夫々メモリ内の画素位置をアドレス指定す
る。またゲート回路１１．１２および１３．１４は、奇
数フィールド信号ＯＤやクロック信号ＣＫで開閉制御さ
れ、有効画素範囲を規定する信号Ｗやリセット信号ｋを
各メモリ５，６へ供給する。更にゲート回路１５は奇数
フィールド信号ＯＤで開閉制御され、クロック信号ＣＫ
を水平カウンタ７．９および垂直カウンタ８，１０へ夫
々供給する。
上記各メモリ５，６の続出し側には、前記スイッチＳＷ
１と連動するモード切換えスイッチＳＷ２が接続され、
このスイッチＳＷ２はｌ１０（Ｉｎｐｕｔ １０ｕｔｐ
ｕｔ ）ポート１６を介してマイクロコンピュータのＣ
Ｐ Ｕ （Ｃｅｎｔｒａｌ ＰｒｏｃｅｓｓｉｎｇＵｎ
ｉｔ） １７に接続されている。ＣＰＵ１７は、各メモ
リ５，６に対するパターンの読み書き、標準パターンＰ
に対する入力パターンＰｉの位置ずれ検出、両パターン
の照合等、物体認識にかかる一連の演算処理を実行する
ものであり、図中、ＰＲＯＭ （Ｐｒｏｇｒａｒｒｍａ
ｂｌｅ Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）１８には
、位置ずれ検出等のプログラムが、またＲＡＭ（Ｒａｎ
ｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ）１９には各種
データが夫々格納される。尚図中、ゲート回路２０はＣ
ＰＵ１７に対し割込み信号ＩＮＴ を発生させる回路で
ある。
１と連動するモード切換えスイッチＳＷ２が接続され、
このスイッチＳＷ２はｌ１０（Ｉｎｐｕｔ １０ｕｔｐ
ｕｔ ）ポート１６を介してマイクロコンピュータのＣ
Ｐ Ｕ （Ｃｅｎｔｒａｌ ＰｒｏｃｅｓｓｉｎｇＵｎ
ｉｔ） １７に接続されている。ＣＰＵ１７は、各メモ
リ５，６に対するパターンの読み書き、標準パターンＰ
に対する入力パターンＰｉの位置ずれ検出、両パターン
の照合等、物体認識にかかる一連の演算処理を実行する
ものであり、図中、ＰＲＯＭ （Ｐｒｏｇｒａｒｒｍａ
ｂｌｅ Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）１８には
、位置ずれ検出等のプログラムが、またＲＡＭ（Ｒａｎ
ｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ）１９には各種
データが夫々格納される。尚図中、ゲート回路２０はＣ
ＰＵ１７に対し割込み信号ＩＮＴ を発生させる回路で
ある。
’４４ 図（１） （２１は標準パターンＰおよび入力
パターンＰｉ における先頭黒画素列の検出原理を示し
ている。第４図（１）では、まず基準メモリ５の領域を
上下２分割する水平走査ラインｌｌ 上に標準パター
ンＰの先頭黒画素列が存在するか否かをチェックし、つ
ぎに上半分の領域を更に上下２分割する水平走査ライン
１２ につき同様にチェックを行ない、以下先頭黒画
素列の方向を定めて水平走査ラインｉｓ ＋ ｌａ ｔ
ｉｓ ｒ ｌｓを順次設定しつつ、同様のチェックを
進行させている。
パターンＰｉ における先頭黒画素列の検出原理を示し
ている。第４図（１）では、まず基準メモリ５の領域を
上下２分割する水平走査ラインｌｌ 上に標準パター
ンＰの先頭黒画素列が存在するか否かをチェックし、つ
ぎに上半分の領域を更に上下２分割する水平走査ライン
１２ につき同様にチェックを行ない、以下先頭黒画
素列の方向を定めて水平走査ラインｉｓ ＋ ｌａ ｔ
ｉｓ ｒ ｌｓを順次設定しつつ、同様のチェックを
進行させている。
また第４図（２）においても、水平走査ライン１１＋１
２ ＋ ｌ！ａ ＋ ｌ！４ 、ｆｓ ＋ １６ の
順にチェックが実施され、その結果、両パターンＰ 、
Ｐｉ の先頭黒画素列は水平走査ラインＩ！６ ｒ
ｌ′６上で検出されている。
２ ＋ ｌ！ａ ＋ ｌ！４ 、ｆｓ ＋ １６ の
順にチェックが実施され、その結果、両パターンＰ 、
Ｐｉ の先頭黒画素列は水平走査ラインＩ！６ ｒ
ｌ′６上で検出されている。
尚図中、Ａ 、 Ａ’は各パターンＰ、Ｐ ｉ につい
ての先頭黒画素、Ｘｌ、Ｘ２．Ｙｌ、Ｙ２は各黒画素Ａ
、 Ａ’の位置データを夫々示しており、一方の黒画
素Ａ′は他の黒画素Ａｌ に対し水平方向にΔＸ垂直方
向にΔＹだけ位置ずれしている。
ての先頭黒画素、Ｘｌ、Ｘ２．Ｙｌ、Ｙ２は各黒画素Ａ
、 Ａ’の位置データを夫々示しており、一方の黒画
素Ａ′は他の黒画素Ａｌ に対し水平方向にΔＸ垂直方
向にΔＹだけ位置ずれしている。
然してモード切換スイッチＳＷ１．ＳＷ２ を学習モ
ード側ａに設定した後、テレビカメラ１により標準モデ
ルを撮像すると、ビデオ信号ＶＤｉの最初の奇数フィー
ルドにつき２値化処理が実行され、標準パターンＰが基
準メモリ５に書込み形成される。そして続く偶数フィー
ルド番こおける垂直同期信号ＶＤの時間タイミングで、
８ＣＰＵ１７に対し割込み信号ＩＮＴが
発生し、ＣＰＵ１７はこの垂直同期期間において、第５
図に示すパターン位置（先頭黒画素位置）検出処理を実
行する。
ード側ａに設定した後、テレビカメラ１により標準モデ
ルを撮像すると、ビデオ信号ＶＤｉの最初の奇数フィー
ルドにつき２値化処理が実行され、標準パターンＰが基
準メモリ５に書込み形成される。そして続く偶数フィー
ルド番こおける垂直同期信号ＶＤの時間タイミングで、
８ＣＰＵ１７に対し割込み信号ＩＮＴが
発生し、ＣＰＵ１７はこの垂直同期期間において、第５
図に示すパターン位置（先頭黒画素位置）検出処理を実
行する。
尚第５図および後記第６図のフローチャートは、説明を
簡易化するため、第７図に示す縦横各８ビット構成の画
像メモリを想定して各ステップを組み立てである。
簡易化するため、第７図に示す縦横各８ビット構成の画
像メモリを想定して各ステップを組み立てである。
まずＣＰＵｌ７は、第５図のステップ３１において、基
準メモリ５の垂直カウンタ８に中央の水平走査ラインｌ
！ｌを規定する位置データｙｌをセットする。つぎのス
テップ３２で、ＲＡＭ１９のワークエリアＸ＋ （第８
図に示す）に初期値「１」をセットした後、ステップ３
３で、基準メモリ５の水平カウンタ７にワークエリアＸ
ｌの内容（＝１）をセットする。ついでＣＰＵ１７は、
水平および垂直カウンタ７．８でアドレス指定された基
準メモリ５の画素内容を読み出し、それが黒画素か否か
を判定する。もし白画素の場合、ステップ３５の判定が
Ｎｏ”となり、ステップ３６でワークエリアＸｌの内容
に「１」加算し、つぎのステップ３７で１７−クニリア
Ｘ１の内容が１行分の画素数（８個）を越えたか否かを
判定する。この場合ステップ３７の判定は”Ｎｏ”とな
るから、ステップ３３へ戻り、水平カウンタ７に前記ワ
ークエリアｘ１の内容がセットされ。
準メモリ５の垂直カウンタ８に中央の水平走査ラインｌ
！ｌを規定する位置データｙｌをセットする。つぎのス
テップ３２で、ＲＡＭ１９のワークエリアＸ＋ （第８
図に示す）に初期値「１」をセットした後、ステップ３
３で、基準メモリ５の水平カウンタ７にワークエリアＸ
ｌの内容（＝１）をセットする。ついでＣＰＵ１７は、
水平および垂直カウンタ７．８でアドレス指定された基
準メモリ５の画素内容を読み出し、それが黒画素か否か
を判定する。もし白画素の場合、ステップ３５の判定が
Ｎｏ”となり、ステップ３６でワークエリアＸｌの内容
に「１」加算し、つぎのステップ３７で１７−クニリア
Ｘ１の内容が１行分の画素数（８個）を越えたか否かを
判定する。この場合ステップ３７の判定は”Ｎｏ”とな
るから、ステップ３３へ戻り、水平カウンタ７に前記ワ
ークエリアｘ１の内容がセットされ。
同様の処理が実行される。
かくて標準パターンＰにおける黒画素が読み出されると
、ステップ３５の「黒画素か？」の判定がＹＥＳ”とな
り、つぎのステップ３８で、ワークエリアＸ１の内容が
他のワークエリアＸ′に移され、更にステップ３９で、
垂直カウンタ８につぎの位置データｙ３がセットされる
。この位置データｙ３ は、上半分の領域を更に２分
割する水平走査ライン１３ を規定するものであり、
つぎのステップ４０で前記ステップ３２〜３８と同様の
サブルーチンが呼び出され、水平走査ライン１３ 上
に黒画素が存在するか否かがチェックされる。もしこの
ライン１３ 上に黒画素が存在した場合、つぎにステ
ップ４１で、更にその上の水平走査ライン１！７ を
規定する位置データｙ７が垂直カウンタ８にセットされ
、同様に前記のサブルーチンが呼び出されて、水平走査
ライン１７ 上に黒画素が存在するか否かがチェック
される（ステップ４２）。もしこのラインｌフ上に黒画
素が存在していない場合、前記水平走査ライン／！３上
に入力パターンＰｉにおける先頭黒画素列が位置すると
判断され、ＲＡＭ１９のワークエリアＹ、に位置データ
ｙ３がセットされ、更にステップ４０中でセットされた
ワークエリアＸ：の内容がワークエリアＸｌへ移される
（ステップ４３．４４）。
、ステップ３５の「黒画素か？」の判定がＹＥＳ”とな
り、つぎのステップ３８で、ワークエリアＸ１の内容が
他のワークエリアＸ′に移され、更にステップ３９で、
垂直カウンタ８につぎの位置データｙ３がセットされる
。この位置データｙ３ は、上半分の領域を更に２分
割する水平走査ライン１３ を規定するものであり、
つぎのステップ４０で前記ステップ３２〜３８と同様の
サブルーチンが呼び出され、水平走査ライン１３ 上
に黒画素が存在するか否かがチェックされる。もしこの
ライン１３ 上に黒画素が存在した場合、つぎにステ
ップ４１で、更にその上の水平走査ライン１！７ を
規定する位置データｙ７が垂直カウンタ８にセットされ
、同様に前記のサブルーチンが呼び出されて、水平走査
ライン１７ 上に黒画素が存在するか否かがチェック
される（ステップ４２）。もしこのラインｌフ上に黒画
素が存在していない場合、前記水平走査ライン／！３上
に入力パターンＰｉにおける先頭黒画素列が位置すると
判断され、ＲＡＭ１９のワークエリアＹ、に位置データ
ｙ３がセットされ、更にステップ４０中でセットされた
ワークエリアＸ：の内容がワークエリアＸｌへ移される
（ステップ４３．４４）。
一方前記ステップ４０で水平走査ライン１３上に黒画素
が存在しないと判断されたとき、つぎにステップ４５に
おいて、更に中間の水平走査ライン１６を規定する位置
データｙ６が垂直カウンタ８にセットされ、同様の前記
サブルーチンが実行されて、水平走査ライン１６上に黒
画素が存在するか否かがチェックされる（ステップ４６
）。もしこのラインｌａ上に黒画素が存在するとき、こ
の水平走査ラインｌｅ上に先頭黒画素列が位置すると判
断され、ＲＡＭ１９のワークエリアＹ１に位置データｙ
６がセットされ、更にステップ４６中でセットされたワ
ークエリアＸ′ｌ の内容がワークエリアＸ１へ移さ
れる（ステップ４７．４８）。一方水平走査ライン１６
上に黒画素が存在しないとき、前記水平走査ラインｌｈ
上に先頭黒画素列が位置すると判断され、ワークエリア
Ｙｌに位置データｙ！がセットされ、更にステップ３８
中でセットされたワークエリアＸ′ｌ の内容がワー
クエリアＸへ移される（ステップ４９．５０）。
が存在しないと判断されたとき、つぎにステップ４５に
おいて、更に中間の水平走査ライン１６を規定する位置
データｙ６が垂直カウンタ８にセットされ、同様の前記
サブルーチンが実行されて、水平走査ライン１６上に黒
画素が存在するか否かがチェックされる（ステップ４６
）。もしこのラインｌａ上に黒画素が存在するとき、こ
の水平走査ラインｌｅ上に先頭黒画素列が位置すると判
断され、ＲＡＭ１９のワークエリアＹ１に位置データｙ
６がセットされ、更にステップ４６中でセットされたワ
ークエリアＸ′ｌ の内容がワークエリアＸ１へ移さ
れる（ステップ４７．４８）。一方水平走査ライン１６
上に黒画素が存在しないとき、前記水平走査ラインｌｈ
上に先頭黒画素列が位置すると判断され、ワークエリア
Ｙｌに位置データｙ！がセットされ、更にステップ３８
中でセットされたワークエリアＸ′ｌ の内容がワー
クエリアＸへ移される（ステップ４９．５０）。
尚ステップ３２乃至３８において、水平走査ラインｇ＋
上に黒画素が検出されなかったとき、或いはステップ４
２において、水平走査ライ°ン１７上に黒画素が検出さ
れたとき、標準パターンの設定ミスとしてエラー処理が
行なわれるもので（ステップ５１）、最後に垂直カウン
タ８および水平カウンタ７を初期値「１」に戻して、
。
上に黒画素が検出されなかったとき、或いはステップ４
２において、水平走査ライ°ン１７上に黒画素が検出さ
れたとき、標準パターンの設定ミスとしてエラー処理が
行なわれるもので（ステップ５１）、最後に垂直カウン
タ８および水平カウンタ７を初期値「１」に戻して、
。
標準パターンＰに関する一連の処理を完了する。
つぎに被認識物体の認識処理を実行する場合、モード切
換スイッチｓｗ１ 、 ｓｗ２を認識モード側すに設定
した後、同様の撮像操作を実行する。
換スイッチｓｗ１ 、 ｓｗ２を認識モード側すに設定
した後、同様の撮像操作を実行する。
この場合入力パターンＰｉ はバッファメモリ６に格
納されることになり、前記同様に奇数フィールドの時間
タイミングで入力パターンＰｉ の書込みが実行され
、また続く（＾数フィールドにおける垂直同期信号ＶＤ
の時間タイミングでＣＰＵ１７ｉこ対し割込み信号ＩＮ
Ｔ が発生し、ｃｒｔｒ１７はこの垂直同期期間におい
て、第６図に示すパターン位置（先頭黒画素位置）検出
処理並びにパターン間の位置ずれ検出処理を実行する。
納されることになり、前記同様に奇数フィールドの時間
タイミングで入力パターンＰｉ の書込みが実行され
、また続く（＾数フィールドにおける垂直同期信号ＶＤ
の時間タイミングでＣＰＵ１７ｉこ対し割込み信号ＩＮ
Ｔ が発生し、ｃｒｔｒ１７はこの垂直同期期間におい
て、第６図に示すパターン位置（先頭黒画素位置）検出
処理並びにパターン間の位置ずれ検出処理を実行する。
第６ 図（１１（２）に示すフローチャートにおいて、
ステップ６１乃至ステップ９８は入力パターンＰｉ
における先頭黒画素列の位置を検出する処理フローであ
り、その検出原理は第５図で説明したのと同様である。
ステップ６１乃至ステップ９８は入力パターンＰｉ
における先頭黒画素列の位置を検出する処理フローであ
り、その検出原理は第５図で説明したのと同様である。
同図をこおいて、ステップ６１乃至６８は第７図の水平
走査ラインＩ！ｌ上に黒画素が存在するか否かをチェッ
クするフロー□ であり、このうちステップ６２乃
至ステップ６８は水平走査ラインをチェックする毎にサ
ブルーチン（ステップ７０，７２，７６．８３，８５．
８７，８９．９５）として呼び出されて実行される。以
下、ステップ６９．７０は水平走査ライン１１ につ
いて、ステップ７１．７２は水平走査ライン１１につい
て５ステップ７５．７６は水平走査ライン１６について
、ステップ８２゜８３は水平走査ラインＩ！３について
、ステップ８４．８５は水平走査ラインＩ６について、
ステップ８６．８７は水平走査ライン１２について、ス
テップ８８．８９は水平走査ライン１！５について、ス
テップ９４．９５は水平走査ライン１４について、夫々
黒画素の存在有無がチェックされている。その結果、ス
テップ７３．７４では、水平走査ライン１３上に先頭黒
画素列が存在する旨の位置データ格納処理が実行され、
同様にステップ７７．７８では水平走査ライン１６、ス
テップ７９．８０では水平走査ライン１１、ステップ９
０．９１では水平走査ライン１５、ステップ９２゜９３
では水平走査ラインＩ！２、ステップ９６．９７では水
平走査ラインＡ’４上に夫々先頭黒画素列が存在する旨
の位置データ格納処理が実行され、またステップ８１．
９８では入力パターンの設定ミスとしてエラー処理が実
行される。
走査ラインＩ！ｌ上に黒画素が存在するか否かをチェッ
クするフロー□ であり、このうちステップ６２乃
至ステップ６８は水平走査ラインをチェックする毎にサ
ブルーチン（ステップ７０，７２，７６．８３，８５．
８７，８９．９５）として呼び出されて実行される。以
下、ステップ６９．７０は水平走査ライン１１ につ
いて、ステップ７１．７２は水平走査ライン１１につい
て５ステップ７５．７６は水平走査ライン１６について
、ステップ８２゜８３は水平走査ラインＩ！３について
、ステップ８４．８５は水平走査ラインＩ６について、
ステップ８６．８７は水平走査ライン１２について、ス
テップ８８．８９は水平走査ライン１！５について、ス
テップ９４．９５は水平走査ライン１４について、夫々
黒画素の存在有無がチェックされている。その結果、ス
テップ７３．７４では、水平走査ライン１３上に先頭黒
画素列が存在する旨の位置データ格納処理が実行され、
同様にステップ７７．７８では水平走査ライン１６、ス
テップ７９．８０では水平走査ライン１１、ステップ９
０．９１では水平走査ライン１５、ステップ９２゜９３
では水平走査ラインＩ！２、ステップ９６．９７では水
平走査ラインＡ’４上に夫々先頭黒画素列が存在する旨
の位置データ格納処理が実行され、またステップ８１．
９８では入力パターンの設定ミスとしてエラー処理が実
行される。
上記先頭黒画素列の検出が完了すると、つぎにステップ
９９，１００において、標準パターンＰに対する入力パ
ターンＰｉ の位置ずれ量ΔＸ、ΔＹが各ワークエリ
アＸｌ、Ｘ２．Ｙｌ、Ｙ２の内容を参照して次式より算
出される。
９９，１００において、標準パターンＰに対する入力パ
ターンＰｉ の位置ずれ量ΔＸ、ΔＹが各ワークエリ
アＸｌ、Ｘ２．Ｙｌ、Ｙ２の内容を参照して次式より算
出される。
ΔＸ ＝ Ｘｌ−Ｘ２
ΔＹ ： Ｙｌ−Ｙ２
そしてステップ１０１．１０２において、上記位置ずれ
量ΔＸが水平カウンタ９に、位置ずれ量ΔＹが垂直カウ
ンタ１０に夫々バイアスとしてプリセットして、パター
ン間の位置ずれ検出処理を完了する。
量ΔＸが水平カウンタ９に、位置ずれ量ΔＹが垂直カウ
ンタ１０に夫々バイアスとしてプリセットして、パター
ン間の位置ずれ検出処理を完了する。
上記位置ずれ検出処理後、同じ１馬数フイールドの期間
において、水平および垂直カウンタ７．８にて基準メモ
リ５を、また水平および垂直カウンタ９，１０にてバッ
ファメモリ６を、夫々アドレス指定して、標準パターン
Ｐおよび入力パターンＰｉ を同時に読み出すとき、
両パターンＰ、Ｐｉは位置ずれが修正されて、データ的
に市なり合い、各画素データの一致度合を判定すること
により、両パターンを正しく照合し得る。
において、水平および垂直カウンタ７．８にて基準メモ
リ５を、また水平および垂直カウンタ９，１０にてバッ
ファメモリ６を、夫々アドレス指定して、標準パターン
Ｐおよび入力パターンＰｉ を同時に読み出すとき、
両パターンＰ、Ｐｉは位置ずれが修正されて、データ的
に市なり合い、各画素データの一致度合を判定すること
により、両パターンを正しく照合し得る。
第１図は本発明にかかる二次元視覚認識装置の回路ブロ
ック図、第２図（１１（２）は基準メモリ中の標準パタ
ーンおよびバッファメモリ中の入力パターンを示す説明
図、第３図は第１図に示す回路構成例の信号波形を示す
タイミングチャート、第４図（１） ＋２）は標準パタ
ーンに対する入力パターンの位置ずれ検出処理を示す説
明図、第５図は学習モードにおける割込み処理動作を示
すフローチャート、第６図は認識モードにおける割込み
処理動作を示すフローチャート、第７図は第５図および
第６図を説明するのに用いた画像メモリのモデルを示す
説明図、第８図はＲＡＭに設定されるワークエリアのデ
ータ内容を示す説明図である。 １・・・テレビカメラ、４・・・２値化回路、５・・・
基準メモリ、６・・・バッファメモリ、２０・・・ＣＰ
Ｕ→４フ （２） 一二二Ｌ ゴ Ｍｑ 図 ンｌ テ １５ 口乙
ック図、第２図（１１（２）は基準メモリ中の標準パタ
ーンおよびバッファメモリ中の入力パターンを示す説明
図、第３図は第１図に示す回路構成例の信号波形を示す
タイミングチャート、第４図（１） ＋２）は標準パタ
ーンに対する入力パターンの位置ずれ検出処理を示す説
明図、第５図は学習モードにおける割込み処理動作を示
すフローチャート、第６図は認識モードにおける割込み
処理動作を示すフローチャート、第７図は第５図および
第６図を説明するのに用いた画像メモリのモデルを示す
説明図、第８図はＲＡＭに設定されるワークエリアのデ
ータ内容を示す説明図である。 １・・・テレビカメラ、４・・・２値化回路、５・・・
基準メモリ、６・・・バッファメモリ、２０・・・ＣＰ
Ｕ→４フ （２） 一二二Ｌ ゴ Ｍｑ 図 ンｌ テ １５ 口乙
Claims (1)
- （１）被認識物体の画像を白黒２値化して入力パターン
を求めた後、入力パターンを標準パターンと照合して被
認識物体を認識する装置において、前記標準パターンを
格納する第１のメモリと、入力パターンを格納する第２
のメモリと、各メモリのパターン格納領域を順次２分割
する水平走査ラインを設定しつつ夫々パターンにおける
先頭の黒画素列を検出すると共に先頭の黒画素列までの
距離を計測して標準パターンに対する入力パターンの位
置ずれ量を算出する演算処理装置とを具備して成る二次
元視覚認識装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126201A JPS615384A (ja) | 1984-06-18 | 1984-06-18 | 二次元視覚認識装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126201A JPS615384A (ja) | 1984-06-18 | 1984-06-18 | 二次元視覚認識装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS615384A true JPS615384A (ja) | 1986-01-11 |
| JPH0581949B2 JPH0581949B2 (ja) | 1993-11-16 |
Family
ID=14929205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59126201A Granted JPS615384A (ja) | 1984-06-18 | 1984-06-18 | 二次元視覚認識装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS615384A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57111781A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Pattern location detecting method |
| JPS58217084A (ja) * | 1982-06-11 | 1983-12-16 | Fujitsu Ltd | ロボツト用視覚装置 |
-
1984
- 1984-06-18 JP JP59126201A patent/JPS615384A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57111781A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Pattern location detecting method |
| JPS58217084A (ja) * | 1982-06-11 | 1983-12-16 | Fujitsu Ltd | ロボツト用視覚装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0581949B2 (ja) | 1993-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101770582B (zh) | 图像匹配系统及方法 | |
| US7024041B2 (en) | Pattern inspection apparatus and method | |
| JPS6121578A (ja) | 二次元視覚認識装置 | |
| JPS62285004A (ja) | 対象パタ−ンの回転角検出方式 | |
| JPH1096613A (ja) | 欠陥検出方法及びその装置 | |
| JPS615384A (ja) | 二次元視覚認識装置 | |
| JPS61879A (ja) | 二次元視覚認識装置 | |
| JP3187252B2 (ja) | パターン外形検査装置 | |
| JPS60262288A (ja) | 二次元視覚認識装置 | |
| JPS61292507A (ja) | 回転ずれ検出装置 | |
| JPS62154076A (ja) | 画像処理方法 | |
| JPS619773A (ja) | 二次元視覚認識装置 | |
| JPS6121579A (ja) | 二次元視覚認識装置 | |
| JP3262030B2 (ja) | 欠陥検出装置 | |
| JPS6136882A (ja) | パタ−ン判別装置 | |
| JPH0129643Y2 (ja) | ||
| JPS60263274A (ja) | 二次元視覚認識装置 | |
| JPH0410074A (ja) | 画像パターン傾き検出方法 | |
| JPS61294306A (ja) | 回転ずれ検出装置 | |
| JPS60262287A (ja) | 二次元視覚認識装置 | |
| JPS63250787A (ja) | 文字切出し方法 | |
| JPH0418684A (ja) | 画像処理装置 | |
| JPS6365347A (ja) | 画像処理による特異点検出方法 | |
| JPS6116376A (ja) | 二次元視覚認識装置 | |
| JPS615385A (ja) | 二次元視覚認識装置 |