JPH0581949B2 - - Google Patents
Info
- Publication number
- JPH0581949B2 JPH0581949B2 JP59126201A JP12620184A JPH0581949B2 JP H0581949 B2 JPH0581949 B2 JP H0581949B2 JP 59126201 A JP59126201 A JP 59126201A JP 12620184 A JP12620184 A JP 12620184A JP H0581949 B2 JPH0581949 B2 JP H0581949B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- pattern
- scanning line
- input pattern
- horizontal scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Input (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
- Character Input (AREA)
Description
【発明の詳細な説明】
＜発明の技術分野＞
本発明は、静止若しくは移動中の被認識物体を
画像化して入力パターンを求め、この入力パター
ンを標準パターンと照合して、被認識物体を認識
する二次元視覚認識装置に関連し、殊に本発明
は、パターン照合に際し、標準パターンに対する
入力パターンの位置ずれ量を高速に算出できる二
次元視覚認識装置に関する。
画像化して入力パターンを求め、この入力パター
ンを標準パターンと照合して、被認識物体を認識
する二次元視覚認識装置に関連し、殊に本発明
は、パターン照合に際し、標準パターンに対する
入力パターンの位置ずれ量を高速に算出できる二
次元視覚認識装置に関する。
＜発明の背景＞
一般に二次元視覚認識装置は、入力パターンと
標準パターンとを画像上で重ね合わせ、両パター
ンの重合一致度合を検出して、被認識物体を認識
するものである。従つてパターン照合に際して
は、両パターンを正確に位置合わせする必要があ
り、従来はXYステージ等を用いて被認識物体を
所定停止位置に位置決めした後、これをテレビカ
メラで撮像して入力パターンを求め、この入力パ
ターンにつき標準パターンと照合処理を行なつて
いる。ところがこの種方式の場合、被認識物体の
位置決め機構が必要であるから、装置全体の構造
が複雑化し、また位置決め操作の時間分だけパタ
ーン照合に時間がかかる不利がある。而もこの方
式の場合、物体を位置決め停止させるから、コン
ベア上を流れる移動中の物体の認識には不向きで
ある等、実用上幾多の問題があつた。
標準パターンとを画像上で重ね合わせ、両パター
ンの重合一致度合を検出して、被認識物体を認識
するものである。従つてパターン照合に際して
は、両パターンを正確に位置合わせする必要があ
り、従来はXYステージ等を用いて被認識物体を
所定停止位置に位置決めした後、これをテレビカ
メラで撮像して入力パターンを求め、この入力パ
ターンにつき標準パターンと照合処理を行なつて
いる。ところがこの種方式の場合、被認識物体の
位置決め機構が必要であるから、装置全体の構造
が複雑化し、また位置決め操作の時間分だけパタ
ーン照合に時間がかかる不利がある。而もこの方
式の場合、物体を位置決め停止させるから、コン
ベア上を流れる移動中の物体の認識には不向きで
ある等、実用上幾多の問題があつた。
＜発明の目的＞
本発明は、標準パターンに対する入力パターン
の位置ずれ量を高速検知して、パターン間の位置
修正をデータ上で実施可能とすることによつて、
入力パターンが位置ずれしても、迅速且つ容易に
物体認識を行ない得る二次元視覚認識装置を提供
することを目的とする。
の位置ずれ量を高速検知して、パターン間の位置
修正をデータ上で実施可能とすることによつて、
入力パターンが位置ずれしても、迅速且つ容易に
物体認識を行ない得る二次元視覚認識装置を提供
することを目的とする。
＜発明の構成および効果＞
本発明は、被認識物体の画像を白黒２値化して
入力パターンを求めた後、入力パターンを標準パ
ターンと照合して被認識物体を認識する二次元視
覚認識装置において、前記標準パターンが格納さ
れる第１のメモリと、前記入力パターンが格納さ
れる第２のメモリと、第２のメモリに格納された
入力パターンの先頭画素を検出してその先頭画素
位置と第１のメモリに格納された標準パターンの
先頭画素位置とから標準パターンに対する入力パ
ターンの位置ずれ量を算出する演算処理装置とを
具備して成る。前記演算処理装置は、第２のメモ
リのパターン格納領域に設定された水平走査ライ
ンを走査して入力パターンの構成画素および先頭
画素を探索する画素探索手段と、前記画素探索手
段による水平走査ラインの設定位置を決定する走
査ライン位置決定手段とを備えており、前記走査
ライン位置決定手段は、前記画素探索手段の走査
により入力パターンの構成画素が探索されたと
き、走査された水平走査ラインを下限域として前
記パターン格納領域を２分割する位置に水平走査
ラインの設定位置を決定し、前記画素探索手段の
走査により入力パターンの構成画素が探索されな
かつたとき、走査された水平走査ラインを上限域
として前記パターン格納領域を２分割する位置に
水平走査ラインの設定位置を決定すると共に、前
記画素探索手段の走査により入力パターンの先頭
画素が探索されるまで、水平走査ラインの設定位
置を繰り返し決定するようにしている。
入力パターンを求めた後、入力パターンを標準パ
ターンと照合して被認識物体を認識する二次元視
覚認識装置において、前記標準パターンが格納さ
れる第１のメモリと、前記入力パターンが格納さ
れる第２のメモリと、第２のメモリに格納された
入力パターンの先頭画素を検出してその先頭画素
位置と第１のメモリに格納された標準パターンの
先頭画素位置とから標準パターンに対する入力パ
ターンの位置ずれ量を算出する演算処理装置とを
具備して成る。前記演算処理装置は、第２のメモ
リのパターン格納領域に設定された水平走査ライ
ンを走査して入力パターンの構成画素および先頭
画素を探索する画素探索手段と、前記画素探索手
段による水平走査ラインの設定位置を決定する走
査ライン位置決定手段とを備えており、前記走査
ライン位置決定手段は、前記画素探索手段の走査
により入力パターンの構成画素が探索されたと
き、走査された水平走査ラインを下限域として前
記パターン格納領域を２分割する位置に水平走査
ラインの設定位置を決定し、前記画素探索手段の
走査により入力パターンの構成画素が探索されな
かつたとき、走査された水平走査ラインを上限域
として前記パターン格納領域を２分割する位置に
水平走査ラインの設定位置を決定すると共に、前
記画素探索手段の走査により入力パターンの先頭
画素が探索されるまで、水平走査ラインの設定位
置を繰り返し決定するようにしている。
本発明によれば、データ上でパターン相互間の
位置ずれ修正を実施でき、被認識物体を所定停止
位置に位置決めする等の必要がないから、特別な
位置決め機構が不要であり、装置全体を簡易化で
き、また位置決め操作に要する時間を節約し得、
物体認識処理の効率を向上できる。また物体を位
置決め停止させないから、コンベヤ上を流れる物
体を認識する装置に好適であり、而も第２のメモ
リのパターン格納領域を順次２分割する水平走査
ラインをもつて、入力パターンの先頭画素を探索
して、標準パターンに対する入力パターンの位置
ずれ量を算出するから、処理が大幅に迅速化さ
れ、処理効率の向上に貢献する等、発明目的を達
成した顕著な効果を奏する。
位置ずれ修正を実施でき、被認識物体を所定停止
位置に位置決めする等の必要がないから、特別な
位置決め機構が不要であり、装置全体を簡易化で
き、また位置決め操作に要する時間を節約し得、
物体認識処理の効率を向上できる。また物体を位
置決め停止させないから、コンベヤ上を流れる物
体を認識する装置に好適であり、而も第２のメモ
リのパターン格納領域を順次２分割する水平走査
ラインをもつて、入力パターンの先頭画素を探索
して、標準パターンに対する入力パターンの位置
ずれ量を算出するから、処理が大幅に迅速化さ
れ、処理効率の向上に貢献する等、発明目的を達
成した顕著な効果を奏する。
＜実施例の説明＞
第１図は本発明にかかる二次元視覚認識装置の
回路構成例を示す。図中テレビカメラ１は、例え
ばコンベヤ上を流れる物体２を例えば上方より撮
像し、飛越走査にかかる画像出力（第３図(1)に示
す）を同期分離回路３へ送出する。同期分離回路
３は、前記画像出力より水平同期信号HD、垂直
同期信号VD、奇数フイールド信号OD（第３図(2)
に示す）、クロツク信号CK（第３図(4)に示す）等
を分離し、ビデオ信号VDiを２値化回路４へ出力
する。２値化回路４は、第３図(3)に示す如く、ビ
デオ信号VDiに対し一定のスレシヨルドレベル
THを設定し、ビデオ信号VDiの奇数フイールド
につき白黒２値化して２値パターンを形成出力す
る。２値化回路４には、モード切換スイツチSW1
を介して基準メモリ５およびバツフアメモリ６が
接続されており、モード切換スイツチSW1を学習
モード側ａにセツトして標準モデルを撮像すると
き、基準メモリ５に例えば第２図(1)に示す標準パ
ターンＰ（図中、斜線部分は黒画素領域である）
が格納され、またモード切換スイツイSW1を認識
モード側ｂにセツトして被認識物体を撮像すると
き、バツフアメモリ６に例えば第２図(2)に示す入
力パターンPi（図中、斜線部分は黒画素領域であ
る）が格納される。本実施例の場合、各パターン
は縦横256ビツトの画素範囲に格納され、第２図
(1)，(2)に示す例では、入力パターンPiは標準パタ
ーンＰに対し右上方向へ位置ずれしている。
回路構成例を示す。図中テレビカメラ１は、例え
ばコンベヤ上を流れる物体２を例えば上方より撮
像し、飛越走査にかかる画像出力（第３図(1)に示
す）を同期分離回路３へ送出する。同期分離回路
３は、前記画像出力より水平同期信号HD、垂直
同期信号VD、奇数フイールド信号OD（第３図(2)
に示す）、クロツク信号CK（第３図(4)に示す）等
を分離し、ビデオ信号VDiを２値化回路４へ出力
する。２値化回路４は、第３図(3)に示す如く、ビ
デオ信号VDiに対し一定のスレシヨルドレベル
THを設定し、ビデオ信号VDiの奇数フイールド
につき白黒２値化して２値パターンを形成出力す
る。２値化回路４には、モード切換スイツチSW1
を介して基準メモリ５およびバツフアメモリ６が
接続されており、モード切換スイツチSW1を学習
モード側ａにセツトして標準モデルを撮像すると
き、基準メモリ５に例えば第２図(1)に示す標準パ
ターンＰ（図中、斜線部分は黒画素領域である）
が格納され、またモード切換スイツイSW1を認識
モード側ｂにセツトして被認識物体を撮像すると
き、バツフアメモリ６に例えば第２図(2)に示す入
力パターンPi（図中、斜線部分は黒画素領域であ
る）が格納される。本実施例の場合、各パターン
は縦横256ビツトの画素範囲に格納され、第２図
(1)，(2)に示す例では、入力パターンPiは標準パタ
ーンＰに対し右上方向へ位置ずれしている。
尚第１図中、水平カウンタ７，９および垂直カ
ウンタ８，１０は、標準パターンＰや入力パター
ンPiの読み書きに際し、夫々メモリ内の画素位置
をアドレス指定する。またゲート回路１１，１２
および１３，１４は、奇数フイールド信号ODや
クロツク信号CKで開閉制御され、有効画素範囲
を規定する信号Ｗやリセツト信号Ｒを各メモリ
５，６へ供給する。更にゲート回路１５は奇数フ
イールド信号ODで開閉制御され、クロツク信号
CKを水平カウンタ７，９および垂直カウンタ８，
１０へ夫々供給する。
ウンタ８，１０は、標準パターンＰや入力パター
ンPiの読み書きに際し、夫々メモリ内の画素位置
をアドレス指定する。またゲート回路１１，１２
および１３，１４は、奇数フイールド信号ODや
クロツク信号CKで開閉制御され、有効画素範囲
を規定する信号Ｗやリセツト信号Ｒを各メモリ
５，６へ供給する。更にゲート回路１５は奇数フ
イールド信号ODで開閉制御され、クロツク信号
CKを水平カウンタ７，９および垂直カウンタ８，
１０へ夫々供給する。
上記各メモリ５，６の読出し側には、前記スイ
ツチSW1と連動するモード切換えスイツチSW2が
接続され、このスイツチSW2はＩ／Ｏ（Input／
Output）ポート１６を介してマイクロコンピユ
ータのCPU（Central Processing Unit）１７に
接続されている。CPU１７は、各メモリ５，６
に対するパターンの読み書き、標準パターンＰに
対する入力パターンPiの位置ずれ検出、両パター
ンの照合等、物体認識にかかる一連の演算処理を
実行するものであり、図中、PROM
（Programmable Read Only Memory）１８に
は、位置ずれ検出等のプログラムが、またRAM
（Random Access Memory）１９には各種デー
タが夫々格納される。尚図中、ゲート回路２０は
CPU１７に対し割込み信号INTを発生させる回
路である。
ツチSW1と連動するモード切換えスイツチSW2が
接続され、このスイツチSW2はＩ／Ｏ（Input／
Output）ポート１６を介してマイクロコンピユ
ータのCPU（Central Processing Unit）１７に
接続されている。CPU１７は、各メモリ５，６
に対するパターンの読み書き、標準パターンＰに
対する入力パターンPiの位置ずれ検出、両パター
ンの照合等、物体認識にかかる一連の演算処理を
実行するものであり、図中、PROM
（Programmable Read Only Memory）１８に
は、位置ずれ検出等のプログラムが、またRAM
（Random Access Memory）１９には各種デー
タが夫々格納される。尚図中、ゲート回路２０は
CPU１７に対し割込み信号INTを発生させる回
路である。
第４図１，２は標準パターンＰおよび入力パタ
ーンPiにおける先頭黒画素列の検出原理を示して
いる。第４図(1)では、まず基準メモリ５の領域を
上下２分割する水平走査ラインl1上に標準パター
ンＰの先頭黒画素列が存在するか否かをチエツク
し、つぎに上半分の領域を更に上下２分割する水
平走査ラインl2につき同様にチエツクを行ない、
以下先頭黒画素列の方向を定めて水平走査ライン
l3，l4，l5，l6を順次設定しつつ、同様のチエツク
を進行させている。また第４図(2)においても、水
平走査ラインl1，l2，l3，l4，l5，l6の順にチエツ
クが実施され、その結果、両パターンＰ，Piの先
頭黒画素列は水平走査ラインl6，l′6上で検出され
ている。
ーンPiにおける先頭黒画素列の検出原理を示して
いる。第４図(1)では、まず基準メモリ５の領域を
上下２分割する水平走査ラインl1上に標準パター
ンＰの先頭黒画素列が存在するか否かをチエツク
し、つぎに上半分の領域を更に上下２分割する水
平走査ラインl2につき同様にチエツクを行ない、
以下先頭黒画素列の方向を定めて水平走査ライン
l3，l4，l5，l6を順次設定しつつ、同様のチエツク
を進行させている。また第４図(2)においても、水
平走査ラインl1，l2，l3，l4，l5，l6の順にチエツ
クが実施され、その結果、両パターンＰ，Piの先
頭黒画素列は水平走査ラインl6，l′6上で検出され
ている。
尚図中、Ａ，A′は各パターンＰ，Piについての
先頭黒画素、X1，X2，Y1，Y2は各黒画素Ａ，
A′の位置データを夫々示しており、一方の黒画
素A′は他の黒画素A′に対し水平方向にΔX垂直方
向にΔYだけ位置ずれしている。
先頭黒画素、X1，X2，Y1，Y2は各黒画素Ａ，
A′の位置データを夫々示しており、一方の黒画
素A′は他の黒画素A′に対し水平方向にΔX垂直方
向にΔYだけ位置ずれしている。
然してモード切換スイツチSW1，SW2を学習モ
ード側ａに設定した後、テレビカメラ１により標
準モデルを撮像すると、ビデオ信号VDiの最初の
奇数フイールドにつき２値化処理が実行され、標
準パターンＰが基準メモリ５に書込み形成され
る。そして続く偶数フイールドにおける垂直同期
信号VDの時間タイミングで、CPU１７に対し割
込み信号INTが発生し、CPU１７はこの垂直同
期期間において、第５図に示すパターン位置（先
頭黒画素位置）検出処理を実行する。
ード側ａに設定した後、テレビカメラ１により標
準モデルを撮像すると、ビデオ信号VDiの最初の
奇数フイールドにつき２値化処理が実行され、標
準パターンＰが基準メモリ５に書込み形成され
る。そして続く偶数フイールドにおける垂直同期
信号VDの時間タイミングで、CPU１７に対し割
込み信号INTが発生し、CPU１７はこの垂直同
期期間において、第５図に示すパターン位置（先
頭黒画素位置）検出処理を実行する。
尚第５図および後記第６図のフローチヤート
は、説明を簡易化するため、第７図に示す縦横各
８ビツト構成の画像メモリを想定して各ステツプ
を組み立ててある。
は、説明を簡易化するため、第７図に示す縦横各
８ビツト構成の画像メモリを想定して各ステツプ
を組み立ててある。
まずCPU１７は、第５図のステツプ31におい
て、基準メモリ５の垂直カウンタ８に中央の水平
走査ラインl1を規定する位置データy1をセツトす
る。つぎのステツプ32で、RAM１９のワークエ
リアX1（第８図に示す）に初期値「１」をセツト
した後、ステツプ33で、基準メモリ５の水平カウ
ンタ７にワークエリアX1の内容（＝１）をセツ
トする。ついでCPU１７は、水平および垂直カ
ウンタ７，８でアドレス指定された基準メモリ５
の画素内容を読み出し、それが黒画素か否かを判
定する。もし白画素の場合、ステツプ35の判定が
“NO”となり、ステツプ36でワークエリアX1の
内容に「１」加算し、つぎのステツプ37でワーク
エリアX1の内容が１行分の画素数（８個）を越
えたか否かを判定する。この場合ステツプ37の判
定は“NO”となるから、ステツプ33へ戻り、水
平カウンタ７に前記ワークエリアX1の内容がセ
ツトされ、同様の処理が実行される。
て、基準メモリ５の垂直カウンタ８に中央の水平
走査ラインl1を規定する位置データy1をセツトす
る。つぎのステツプ32で、RAM１９のワークエ
リアX1（第８図に示す）に初期値「１」をセツト
した後、ステツプ33で、基準メモリ５の水平カウ
ンタ７にワークエリアX1の内容（＝１）をセツ
トする。ついでCPU１７は、水平および垂直カ
ウンタ７，８でアドレス指定された基準メモリ５
の画素内容を読み出し、それが黒画素か否かを判
定する。もし白画素の場合、ステツプ35の判定が
“NO”となり、ステツプ36でワークエリアX1の
内容に「１」加算し、つぎのステツプ37でワーク
エリアX1の内容が１行分の画素数（８個）を越
えたか否かを判定する。この場合ステツプ37の判
定は“NO”となるから、ステツプ33へ戻り、水
平カウンタ７に前記ワークエリアX1の内容がセ
ツトされ、同様の処理が実行される。
かくて標準パターンＰにおける黒画素が読み出
されると、ステツプ35の「黒画素か？」の判定が
“YES”となり、つぎのステツプ38で、ワークエ
リアX1の内容が他のワークエリアX′に移され、
更にステツプ39で、垂直カウンタ８につぎの位置
データy3がセツトされる。この位置データy3は、
上半分の領域を更に垂直方向に２分割する水平走
査ラインl3を規定するものであり、つぎのステツ
プ40で前記ステツプ32〜38と同様のサブルーチン
が呼び出され、水平走査ラインl3上に黒画素が存
在するか否かがチエツクされる。もしこのライン
l3上に黒画素が存在した場合、つぎにステツプ41
で、更にその上の水平走査ラインl7を規定する位
置データy7が垂直カウンタ８にセツトされ、同様
に前記サブルーチンが呼び出されて、水平走査ラ
インl7上に黒画素が存在するか否かがチエツクさ
れる（ステツプ42）。もしこのラインl7上に黒画
素が存在していない場合、前記水平走査ラインl3
上に入力パターンPiにおける先頭黒画素列が位置
すると判断され、RAM１９のワークエリアY1に
位置データy3がセツトされ、更にステツプ40中で
セツトされたワークエリアX′1の内容がワークエ
リアX1へ移される（ステツプ43，44）。
されると、ステツプ35の「黒画素か？」の判定が
“YES”となり、つぎのステツプ38で、ワークエ
リアX1の内容が他のワークエリアX′に移され、
更にステツプ39で、垂直カウンタ８につぎの位置
データy3がセツトされる。この位置データy3は、
上半分の領域を更に垂直方向に２分割する水平走
査ラインl3を規定するものであり、つぎのステツ
プ40で前記ステツプ32〜38と同様のサブルーチン
が呼び出され、水平走査ラインl3上に黒画素が存
在するか否かがチエツクされる。もしこのライン
l3上に黒画素が存在した場合、つぎにステツプ41
で、更にその上の水平走査ラインl7を規定する位
置データy7が垂直カウンタ８にセツトされ、同様
に前記サブルーチンが呼び出されて、水平走査ラ
インl7上に黒画素が存在するか否かがチエツクさ
れる（ステツプ42）。もしこのラインl7上に黒画
素が存在していない場合、前記水平走査ラインl3
上に入力パターンPiにおける先頭黒画素列が位置
すると判断され、RAM１９のワークエリアY1に
位置データy3がセツトされ、更にステツプ40中で
セツトされたワークエリアX′1の内容がワークエ
リアX1へ移される（ステツプ43，44）。
一方前記ステツプ40で水平走査ラインl3上に黒
画素が存在しないと判断されたとき、つぎにステ
ツプ45において、更に中間の水平走査ラインl6を
規定する位置データy6が垂直カウンタ８にセツト
され、同様の前記サブルーチンが実行されて、水
平走査ラインl6上に黒画素が存在するか否かがチ
エツクされる（ステツプ46）。もしこのラインl6
上に黒画素が存在するとき、この水平走査ライン
l6上に先頭黒画素列が位置すると判断され、
RAM１９のワークエリアY1に位置データy6がセ
ツトされ、更にステツプ46中でセツトされたワー
クエリアX′1の内容がワークエリアX1へ移される
（ステツプ47，48）。一方水平走査ラインl6上に黒
画素が存在しないとき、前記水平走査ラインl1上
に先頭黒画素列が位置すると判断され、ワークエ
リアY1に位置データy1がセツトされ、更にステ
ツプ38中でセツトされたワークエリアX′1の内容
がワークエリアＸへ移される（ステツプ49，50）。
画素が存在しないと判断されたとき、つぎにステ
ツプ45において、更に中間の水平走査ラインl6を
規定する位置データy6が垂直カウンタ８にセツト
され、同様の前記サブルーチンが実行されて、水
平走査ラインl6上に黒画素が存在するか否かがチ
エツクされる（ステツプ46）。もしこのラインl6
上に黒画素が存在するとき、この水平走査ライン
l6上に先頭黒画素列が位置すると判断され、
RAM１９のワークエリアY1に位置データy6がセ
ツトされ、更にステツプ46中でセツトされたワー
クエリアX′1の内容がワークエリアX1へ移される
（ステツプ47，48）。一方水平走査ラインl6上に黒
画素が存在しないとき、前記水平走査ラインl1上
に先頭黒画素列が位置すると判断され、ワークエ
リアY1に位置データy1がセツトされ、更にステ
ツプ38中でセツトされたワークエリアX′1の内容
がワークエリアＸへ移される（ステツプ49，50）。
尚ステツプ32乃至38において、水平走査ライン
l1上に黒画素が検出されなかつたとき、或いはス
テツプ42において、水平走査ラインl7上に黒画素
が検出されたとき、標準パターンの設定ミスとし
てエラー処理が行なわれるもので（ステツプ51）、
最後のステツプ52で垂直カウンタ８および水平カ
ウンタ７を初期値「１」に戻して、標準パターン
Ｐに関する一連の処理を完了する。
l1上に黒画素が検出されなかつたとき、或いはス
テツプ42において、水平走査ラインl7上に黒画素
が検出されたとき、標準パターンの設定ミスとし
てエラー処理が行なわれるもので（ステツプ51）、
最後のステツプ52で垂直カウンタ８および水平カ
ウンタ７を初期値「１」に戻して、標準パターン
Ｐに関する一連の処理を完了する。
つぎに被認識物体の認識処理を実行する場合、
モード切換スイツチSW1，SW2を認識モード側ｂ
に設定した後、同様の撮像操作を実行する。この
場合入力パターンPiはバツフアメモリ６に格納さ
れることになり、前記同様に奇数フイールドの時
間タイミングで入力パターンPiの書込みが実行さ
れ、また続く偶数フイールドにおける垂直同期信
号VDの時間タイミングでCPU１７に対し割込み
信号INTが発生し、CPU１７はこの垂直同期期
間において、第６図に示すパターン位置（先頭黒
画素位置）検出処理並びにパターン間の位置ずれ
検出処理を実行する。
モード切換スイツチSW1，SW2を認識モード側ｂ
に設定した後、同様の撮像操作を実行する。この
場合入力パターンPiはバツフアメモリ６に格納さ
れることになり、前記同様に奇数フイールドの時
間タイミングで入力パターンPiの書込みが実行さ
れ、また続く偶数フイールドにおける垂直同期信
号VDの時間タイミングでCPU１７に対し割込み
信号INTが発生し、CPU１７はこの垂直同期期
間において、第６図に示すパターン位置（先頭黒
画素位置）検出処理並びにパターン間の位置ずれ
検出処理を実行する。
第６図(1)，(2)に示すフローチヤートにおいて、
ステツプ61乃至ステツプ98およびステツプ103，
104は入力パターンPiにおける先頭黒画素列の位
置を検出する処理フローであり、その検出原理は
第５図で説明したのと同様である。同図におい
て、ステツプ61乃至68は第７図の水平走査ライン
l1上に黒画素が存在するか否かをチエツクするフ
ローであり、このうちステツプ62乃至ステツプ68
は水平走査ラインをチエツクする毎にサブルーチ
ン（ステツプ70，72，76，83，85，87，89，95）
として呼び出されて実行される。以下、ステツプ
69，70は水平走査ラインl3について、ステツプ
71，72は水平走査ラインl7について、ステツプ
75，76は水平走査ラインl6について、ステツプ
82，83は水平走査ラインl3について、ステツプ
84，85は水平走査ラインl6について、ステツプ
86，87は水平走査ラインl2について、ステツプ
88，89は水平走査ラインl5について、ステツプ
94，95は水平走査ラインl4について、夫々黒画素
の存在有無がチエツクされている。その結果、ス
テツプ73，74では、水平走査ラインl3上に先頭黒
画素列が存在する旨の位置データ格納処置が実行
され、同様にステツプS77，78では水平走査ライ
ンl6、ステツプ79，80では水平走査ラインl1、ス
テツプ90，91では水平走査ラインl5、ステツプ
92，93では水平走査ラインl2、ステツプ96，97で
は水平走査ラインl4、ステツプ103，104では水平
走査ラインl6上に、夫々先頭黒画素列が存在する
旨の位置データ格納処理が実行され、またステツ
プ81，98では入力パターンの設定ミスとしてエラ
ー処理が実行される。
ステツプ61乃至ステツプ98およびステツプ103，
104は入力パターンPiにおける先頭黒画素列の位
置を検出する処理フローであり、その検出原理は
第５図で説明したのと同様である。同図におい
て、ステツプ61乃至68は第７図の水平走査ライン
l1上に黒画素が存在するか否かをチエツクするフ
ローであり、このうちステツプ62乃至ステツプ68
は水平走査ラインをチエツクする毎にサブルーチ
ン（ステツプ70，72，76，83，85，87，89，95）
として呼び出されて実行される。以下、ステツプ
69，70は水平走査ラインl3について、ステツプ
71，72は水平走査ラインl7について、ステツプ
75，76は水平走査ラインl6について、ステツプ
82，83は水平走査ラインl3について、ステツプ
84，85は水平走査ラインl6について、ステツプ
86，87は水平走査ラインl2について、ステツプ
88，89は水平走査ラインl5について、ステツプ
94，95は水平走査ラインl4について、夫々黒画素
の存在有無がチエツクされている。その結果、ス
テツプ73，74では、水平走査ラインl3上に先頭黒
画素列が存在する旨の位置データ格納処置が実行
され、同様にステツプS77，78では水平走査ライ
ンl6、ステツプ79，80では水平走査ラインl1、ス
テツプ90，91では水平走査ラインl5、ステツプ
92，93では水平走査ラインl2、ステツプ96，97で
は水平走査ラインl4、ステツプ103，104では水平
走査ラインl6上に、夫々先頭黒画素列が存在する
旨の位置データ格納処理が実行され、またステツ
プ81，98では入力パターンの設定ミスとしてエラ
ー処理が実行される。
上記先頭黒画素列の検出が完了すると、つぎに
ステツプ99，100において、標準パターンＰに対
する入力パターンPiの位置ずれ量ΔX，ΔYが各
ワークエリアX1，X2，Y1，Y2の内容を参照して
次式より算出される。
ステツプ99，100において、標準パターンＰに対
する入力パターンPiの位置ずれ量ΔX，ΔYが各
ワークエリアX1，X2，Y1，Y2の内容を参照して
次式より算出される。
ΔX＝X1−X2
ΔY＝Y1−Y2
そしてステツプ101，102において、上記位置ず
れ量ΔXが水平カウンタ９に、位置ずれ量ΔYが
垂直カウンタ１０に夫々バイアスとしてプリセツ
トして、パターン間の位置ずれ検出処理を完了す
る。
れ量ΔXが水平カウンタ９に、位置ずれ量ΔYが
垂直カウンタ１０に夫々バイアスとしてプリセツ
トして、パターン間の位置ずれ検出処理を完了す
る。
上記位置ずれ検出処理後、同じ偶数フイールド
の期間において、水平および垂直カウンタ７，８
にて基準メモリ５を、また水平および垂直カウン
タ９，１０にてバツフアメモリ６を、夫々アドレ
ス指定して、標準パターンＰおよび入力パターン
Piを同時に読み出すとき、両パターンＰ，Piは位
置ずれが修正されて、データ的に重なり合い、各
画素データの一致度合を判定することにより、両
パターンを正しく照合し得る。
の期間において、水平および垂直カウンタ７，８
にて基準メモリ５を、また水平および垂直カウン
タ９，１０にてバツフアメモリ６を、夫々アドレ
ス指定して、標準パターンＰおよび入力パターン
Piを同時に読み出すとき、両パターンＰ，Piは位
置ずれが修正されて、データ的に重なり合い、各
画素データの一致度合を判定することにより、両
パターンを正しく照合し得る。
第１図は本発明にかかる二次元視覚認識装置の
回路ブロツク図、第２図１，２は基準メモリ中の
標準パターンおよびバツフアメモリ中の入力パタ
ーンを示す説明図、第３図は第１図に示す回路構
成例の信号波形を示すタイミングチヤート、第４
図１，２は標準パターンに対する入力パターンの
位置ずれ検出処理を示す説明図、第５図は学習モ
ードにおける割込み処理動作を示すフローチヤー
ト、第６図は認識モードにおける割込み処理動作
を示すフローチヤート、第７図は第５図および第
６図を説明するのに用いた画像メモリのモデルを
示す説明図、第８図はRAMに設定されるワーク
エリアのデータ内容を示す説明図である。 １……テレビカメラ、４……２値化回路、５…
…基準メモリ、６……バツフアメモリ、２０……
CPU。
回路ブロツク図、第２図１，２は基準メモリ中の
標準パターンおよびバツフアメモリ中の入力パタ
ーンを示す説明図、第３図は第１図に示す回路構
成例の信号波形を示すタイミングチヤート、第４
図１，２は標準パターンに対する入力パターンの
位置ずれ検出処理を示す説明図、第５図は学習モ
ードにおける割込み処理動作を示すフローチヤー
ト、第６図は認識モードにおける割込み処理動作
を示すフローチヤート、第７図は第５図および第
６図を説明するのに用いた画像メモリのモデルを
示す説明図、第８図はRAMに設定されるワーク
エリアのデータ内容を示す説明図である。 １……テレビカメラ、４……２値化回路、５…
…基準メモリ、６……バツフアメモリ、２０……
CPU。
Claims (1)
- 【特許請求の範囲】 １ 被認識物体の画像を白黒２値化して入力パタ
ーンを求めた後、入力パターンを標準パターンと
照合して被認識物体を認識する二次元視覚認識装
置において、 前記標準パターンが格納される第１のメモリ
と、前記入力パターンが格納される第２のメモリ
と、第２のメモリに格納された入力パターンの先
頭画素を検出してその先頭画素位置と第１のメモ
リに格納された標準パターンの先頭画素位置とか
ら標準パターンに対する入力パターンの位置ずれ
量を算出する演算処理装置とを具備して成り、 前記演算処理装置は、 第２のメモリのパターン格納領域に設定された
水平走査ラインを走査して入力パターンの構成画
素および先頭画素を探索する画素探索手段と、 前記画素探索手段による水平走査ラインの設定
位置を決定する走査ライン位置決定手段とを備え
ており、 前記走査ライン位置決定手段は、 前記画素探索手段の走査により入力パターンの
構成画素が探索されたとき、走査された水平走査
ラインを下限域として前記パターン格納領域を２
分割する位置に水平走査ラインの設定位置を決定
し、前記画素探索手段の走査により入力パターン
の構成画素が探索されなかつたとき、走査された
水平走査ラインを上限域として前記パターン格納
領域を２分割する位置に水平走査ラインの設定位
置を決定すると共に、前記画素探索手段の走査に
より入力パターンの先頭画素が探索されるまで、
水平走査ラインの設定位置を繰り返し決定するよ
うにした二次元視覚認識装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126201A JPS615384A (ja) | 1984-06-18 | 1984-06-18 | 二次元視覚認識装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126201A JPS615384A (ja) | 1984-06-18 | 1984-06-18 | 二次元視覚認識装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS615384A JPS615384A (ja) | 1986-01-11 |
| JPH0581949B2 true JPH0581949B2 (ja) | 1993-11-16 |
Family
ID=14929205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59126201A Granted JPS615384A (ja) | 1984-06-18 | 1984-06-18 | 二次元視覚認識装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS615384A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57111781A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Pattern location detecting method |
| JPS58217084A (ja) * | 1982-06-11 | 1983-12-16 | Fujitsu Ltd | ロボツト用視覚装置 |
-
1984
- 1984-06-18 JP JP59126201A patent/JPS615384A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS615384A (ja) | 1986-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4272756A (en) | Method of pattern recognition and apparatus thereof | |
| US4136332A (en) | Device for detecting displacement between patterns | |
| JPH0644292B2 (ja) | 二次元視覚認識装置 | |
| JPH0546591B2 (ja) | ||
| JPH0581949B2 (ja) | ||
| JPS61879A (ja) | 二次元視覚認識装置 | |
| JPS60262288A (ja) | 二次元視覚認識装置 | |
| JPS6121579A (ja) | 二次元視覚認識装置 | |
| JPS6116376A (ja) | 二次元視覚認識装置 | |
| JPS615385A (ja) | 二次元視覚認識装置 | |
| JPS616776A (ja) | 二次元視覚認識装置 | |
| JPS6136882A (ja) | パタ−ン判別装置 | |
| JPS63282889A (ja) | 画像処理方法 | |
| JPS61292507A (ja) | 回転ずれ検出装置 | |
| JPS619771A (ja) | 二次元視覚認識装置 | |
| JPS60263274A (ja) | 二次元視覚認識装置 | |
| JPS61239147A (ja) | 画像処理による欠け検査方法 | |
| JPH0385681A (ja) | 画像処理装置 | |
| JP2573972B2 (ja) | パターン整合装置 | |
| JPS61161582A (ja) | パタ−ン認識装置 | |
| JPS6120179A (ja) | 二次元視覚認識装置 | |
| JPS603676B2 (ja) | 交差点抽出方式 | |
| JPS61294306A (ja) | 回転ずれ検出装置 | |
| JPH0418684A (ja) | 画像処理装置 | |
| JPS60262289A (ja) | 二次元視覚認識装置 |