JPS615385A - 二次元視覚認識装置 - Google Patents
二次元視覚認識装置Info
- Publication number
- JPS615385A JPS615385A JP12620284A JP12620284A JPS615385A JP S615385 A JPS615385 A JP S615385A JP 12620284 A JP12620284 A JP 12620284A JP 12620284 A JP12620284 A JP 12620284A JP S615385 A JPS615385 A JP S615385A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- black
- address
- counter
- input pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の技術分野〉
本発明は、静止若しくは移動中の被認識物体を画像化し
て入力パターンを求め、この入力パターンを標準パター
ンと対比して、被認識物体を認識する二次元視覚認識装
置に関連し、殊に本発明は、パターン間の比較に際し、
標準パターンに対する入力パターンの位置ずれ量を高速
検知する新規位置ずれ検出方式を提供する。
て入力パターンを求め、この入力パターンを標準パター
ンと対比して、被認識物体を認識する二次元視覚認識装
置に関連し、殊に本発明は、パターン間の比較に際し、
標準パターンに対する入力パターンの位置ずれ量を高速
検知する新規位置ずれ検出方式を提供する。
〈発明の背景〉
一般に二次元視覚認識装置は、入力パターンと標準パタ
ーンとを画像上で重ね合わせ、両パターンの重合一致度
合を検出して、被認識物体を認識するものである。従っ
てパターン照合に際しては、両パターンを正確に位置合
わせする必要があり、従来はＸＹステージ等を用いて被
認識物体を所定停止位置に位置決めした後、これをテレ
ビカメラで撮像して入力パターンを求め、この入力パタ
ーンにつき標準パターンと照合処理を行なっている。と
ころかこの種方式の場合、被認識物体の位置決め機構が
必要であるから、装置全体の構造が複雑化し、また位置
決め操作の時間分だけパターン帖１合に時間がかかる不
利がある。而もこの方式の場合、物体を位置決め停止さ
せるから、コンベア上を流れる移動中の物体の認識には
不向きであり、更にパタ−ン照合するための大容量の画
像メモリが必要であるから、装置コストが高くなる等、
実用上幾多の問題があった。
ーンとを画像上で重ね合わせ、両パターンの重合一致度
合を検出して、被認識物体を認識するものである。従っ
てパターン照合に際しては、両パターンを正確に位置合
わせする必要があり、従来はＸＹステージ等を用いて被
認識物体を所定停止位置に位置決めした後、これをテレ
ビカメラで撮像して入力パターンを求め、この入力パタ
ーンにつき標準パターンと照合処理を行なっている。と
ころかこの種方式の場合、被認識物体の位置決め機構が
必要であるから、装置全体の構造が複雑化し、また位置
決め操作の時間分だけパターン帖１合に時間がかかる不
利がある。而もこの方式の場合、物体を位置決め停止さ
せるから、コンベア上を流れる移動中の物体の認識には
不向きであり、更にパタ−ン照合するための大容量の画
像メモリが必要であるから、装置コストが高くなる等、
実用上幾多の問題があった。
〈発明の目的〉
本発明は、大容量の画像メモリを用いることなく、標準
パターンに対する入力パターンａ猛水。
パターンに対する入力パターンａ猛水。
主力溝の位置ずれ量を高速検知する新規方式を提案する
もので、入力パターンが位置ずれしても、パターン間の
位置修正をデータ上で実施し、もって迅速且つ容易に物
体認識を行ない得る装置コストの安価な二次元視覚認識
装置を提供することを目的とする。
もので、入力パターンが位置ずれしても、パターン間の
位置修正をデータ上で実施し、もって迅速且つ容易に物
体認識を行ない得る装置コストの安価な二次元視覚認識
装置を提供することを目的とする。
〈発明の構成および効果〉
上記目的を達成するため、本発明では、物体画像を白黒
２値化して標準パターンや入力パターンを求め、各パタ
ーンを構成する黒画素の数を水平走査ライン毎に計数し
て、標準パターンおよび入力パターンの各黒画素計数デ
ータを各水平走査ラインに対丸・させたメモリの各番地
に順次格納した後、両パターンにつき黒画素計数データ
が格納された先頭番地を検出し、先頭番地の差からパタ
ーン間の位置ずれ量を算出して、データ上でパターン相
互の位置すれ修正を実施可能とした。
２値化して標準パターンや入力パターンを求め、各パタ
ーンを構成する黒画素の数を水平走査ライン毎に計数し
て、標準パターンおよび入力パターンの各黒画素計数デ
ータを各水平走査ラインに対丸・させたメモリの各番地
に順次格納した後、両パターンにつき黒画素計数データ
が格納された先頭番地を検出し、先頭番地の差からパタ
ーン間の位置ずれ量を算出して、データ上でパターン相
互の位置すれ修正を実施可能とした。
本発明によれば、被認識物体を所定停止位置に位置決め
する等の必要がないから、特別な位置決め機構が不要で
あり、装置全体を簡易化でき、また位置決め操作に要す
る時間を節約し得、物体認識処理の効率を向上できる。
する等の必要がないから、特別な位置決め機構が不要で
あり、装置全体を簡易化でき、また位置決め操作に要す
る時間を節約し得、物体認識処理の効率を向上できる。
また物体を位置決め停止させないから、コンベヤ上を流
れる移動物体を認識する装置に好適であり、而もパター
ン照合用の大容量の画像メモリを必要としないから、装
置の簡易化や装置コストの低減に貢献する等、発明目的
を達成した顕著な効果を奏する。
れる移動物体を認識する装置に好適であり、而もパター
ン照合用の大容量の画像メモリを必要としないから、装
置の簡易化や装置コストの低減に貢献する等、発明目的
を達成した顕著な効果を奏する。
〈実施例の説明〉
第１図は本発明にかかる二次元視覚認識装置の回路構成
例を示す。図中テレビカメラ１は、例えばコンベヤ上を
流れる物体２を例えば上方より撮像し、飛越走査にかか
る画像出力（第３図（１）に示す）を同期分離回路３へ
送出する。同期分離回路３は、前記画像出力より水平同
期信号ＨＤ、垂直同期信号ＶＤ、奇数フィールド信号Ｏ
Ｄ（第３図（２）に示す）、クロック信号ＣＫ（第３図
（４）に示す）等を分離し、ビデオ信号ＶＤｉを２値化
回路４へ出力する。２値化回路４は、第３図（３）に示
す如く、ビデオ信号ＶＤｉに対し一定のスレシュホール
ドレベルＴＨを設定し、ビデオ信号ＶＤｉの奇数フィー
ルドにつき白黒２値化して２値パターンを形成出力する
。
例を示す。図中テレビカメラ１は、例えばコンベヤ上を
流れる物体２を例えば上方より撮像し、飛越走査にかか
る画像出力（第３図（１）に示す）を同期分離回路３へ
送出する。同期分離回路３は、前記画像出力より水平同
期信号ＨＤ、垂直同期信号ＶＤ、奇数フィールド信号Ｏ
Ｄ（第３図（２）に示す）、クロック信号ＣＫ（第３図
（４）に示す）等を分離し、ビデオ信号ＶＤｉを２値化
回路４へ出力する。２値化回路４は、第３図（３）に示
す如く、ビデオ信号ＶＤｉに対し一定のスレシュホール
ドレベルＴＨを設定し、ビデオ信号ＶＤｉの奇数フィー
ルドにつき白黒２値化して２値パターンを形成出力する
。
第２図は２値パターン例を示し、第２図（１）は標準パ
ターンＰを、第２図（２）は入力パターンＰｉを夫々示
す。尚図中、斜線部分が黒画素、斜線以外の部分が白画
素を示し、本実施例の場合、いずれのパターンも縦横２
５６ビツトの画素をもって組立て構成される。
ターンＰを、第２図（２）は入力パターンＰｉを夫々示
す。尚図中、斜線部分が黒画素、斜線以外の部分が白画
素を示し、本実施例の場合、いずれのパターンも縦横２
５６ビツトの画素をもって組立て構成される。
前記２値化回路４には、各パターンにおける黒画素を検
知する黒画素検知回路５が接続され、更に黒画素検知回
路５には検知出力を水平走査ライン毎に計数する画素カ
ウンタ６が接続されている。この画素カウンタ６は、■
１０ボート７を介してマイクロコンピュータ（Ｄ ＣＰ
Ｕ（ＣｅｎＬｒａｌＰｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ
） ８に接続され、ｃｐｕ Ｂは画素カウンタ６の黒画
素計数データを取り込み、この取り込んだデータ等を用
いて、標準パターンに対する入力パターンの位置ずれ検
出、両パターンの照合等、物体認識にかかる一連の演算
や各種処理を実行する。このＣ，ＰＵ ８には、位置
ずれ検出等のプログラムを格納するＦＲＯＭ（Ｐｒｏｇ
ｒａｍｍａｂｌｅ Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ
） ９ 、標準パターンについての黒画素計数データ
を格納する第１のＲＡＭ （Ｒｅａｄ ０ｎｌｙ Ｍｅ
ｍｏｒｙ ） １０ 、大刀パターンについての黒画素
計数データを格納すル＄ ２ （７） ＲＡＭ １１
カ夫々接続され、ＲＡＭｌ０１１１には水平走査ライン
数（本実施例では２５６）に相当するデータ格納領域を
設けて、各水平走査ライン毎の黒画素計数データを対応
する番地領域に格納する。尚図中、オア回路１２は画素
カウンタ６をリセットする回路、ゲート回路１３はＣＰ
Ｕ ８に対し割込み信号ＩＮＴを発生させる回路、スイ
ッチＳＷはモード切換スイッチである。
知する黒画素検知回路５が接続され、更に黒画素検知回
路５には検知出力を水平走査ライン毎に計数する画素カ
ウンタ６が接続されている。この画素カウンタ６は、■
１０ボート７を介してマイクロコンピュータ（Ｄ ＣＰ
Ｕ（ＣｅｎＬｒａｌＰｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ
） ８に接続され、ｃｐｕ Ｂは画素カウンタ６の黒画
素計数データを取り込み、この取り込んだデータ等を用
いて、標準パターンに対する入力パターンの位置ずれ検
出、両パターンの照合等、物体認識にかかる一連の演算
や各種処理を実行する。このＣ，ＰＵ ８には、位置
ずれ検出等のプログラムを格納するＦＲＯＭ（Ｐｒｏｇ
ｒａｍｍａｂｌｅ Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ
） ９ 、標準パターンについての黒画素計数データ
を格納する第１のＲＡＭ （Ｒｅａｄ ０ｎｌｙ Ｍｅ
ｍｏｒｙ ） １０ 、大刀パターンについての黒画素
計数データを格納すル＄ ２ （７） ＲＡＭ １１
カ夫々接続され、ＲＡＭｌ０１１１には水平走査ライン
数（本実施例では２５６）に相当するデータ格納領域を
設けて、各水平走査ライン毎の黒画素計数データを対応
する番地領域に格納する。尚図中、オア回路１２は画素
カウンタ６をリセットする回路、ゲート回路１３はＣＰ
Ｕ ８に対し割込み信号ＩＮＴを発生させる回路、スイ
ッチＳＷはモード切換スイッチである。
第４図＋１１ ＋２１は、標準パターンＰおよび入力パ
ターンＰｉの構成例およびパターン間の位置関係を示す
。同図中、Ａ、Ａ’は各パターンＰ、Ｐｉにおける先頭
黒画素、Ｘよ＋ Ｙ１＋ Ｘ２１ ”２は各黒画素Ａ。
ターンＰｉの構成例およびパターン間の位置関係を示す
。同図中、Ａ、Ａ’は各パターンＰ、Ｐｉにおける先頭
黒画素、Ｘよ＋ Ｙ１＋ Ｘ２１ ”２は各黒画素Ａ。
Ａ′の位置データを夫々示し、一方の黒画素Ａ′は他の
黒画素Ａに対し水平および垂直の各方向にΔＸ、ΔＹだ
け位置ずれしている。また第４図（１）（２７で示すヒ
ストグラムＨ１，Ｈ２は、水平走査ライン位置に対する
黒画素数Ｎ、、Ｎ２の大きさを示しており、また夫々Ｒ
ＡＭ １０．１１の領域図は黒画素計数データの格納範
囲（図中、斜線部分）を示している。
黒画素Ａに対し水平および垂直の各方向にΔＸ、ΔＹだ
け位置ずれしている。また第４図（１）（２７で示すヒ
ストグラムＨ１，Ｈ２は、水平走査ライン位置に対する
黒画素数Ｎ、、Ｎ２の大きさを示しており、また夫々Ｒ
ＡＭ １０．１１の領域図は黒画素計数データの格納範
囲（図中、斜線部分）を示している。
然してモード切換スイッチＳＷを学習モード側３に設定
した後、テレビカメラ１により標準モデルを撮像すると
、ビデオ信号ＶＤｉの最初の奇数フィールドにつき２値
化処理が実行されて標準パターンが形成され、画素カウ
ンタ６によって水平走査ライン毎の黒画素数が計数され
る。
した後、テレビカメラ１により標準モデルを撮像すると
、ビデオ信号ＶＤｉの最初の奇数フィールドにつき２値
化処理が実行されて標準パターンが形成され、画素カウ
ンタ６によって水平走査ライン毎の黒画素数が計数され
る。
そして奇数フィールドにおける水平同期信号器の各時間
タイミングで、ＣＰＵ ８に対し割込み信号ＩＮＴが発
生せられ、ＣＰＵ３はこの水平同期期間において、画素
カウンタ８の黒画素計数データを取り込んでＲＡＭ １
０に格納する。
タイミングで、ＣＰＵ ８に対し割込み信号ＩＮＴが発
生せられ、ＣＰＵ３はこの水平同期期間において、画素
カウンタ８の黒画素計数データを取り込んでＲＡＭ １
０に格納する。
第５図はｃｐｕ Ｂの上記割込み処理動作を示し、まず
ｃｐｕ Ｂは、ステップ２１において、ＲＡＭ １０の
ワークエリアに設定された行カウンタＹを初期設定（Ｙ
＝１）Ｌ、た後、っぎのステップ２２で、黒画素数Ｎよ
（第４図＋１１の例ではゼリを画素カウンタ６より読み
出す。つぎにＣＰＵ８は、黒画素数Ｎよとしきい値ＴＨ
工（第４図＋１１ ＋２１に示す）との大小を比較し、
Ｎ工＜ＴＨ工のとき、ステップ２３が” Ｎ Ｏ’とな
り、ＲＡＭｌ０の現水平走査ラインに対応する番地のデ
ータ格納領域にデータ「０」を格納し、更にＲＡＭｌ０
のワークエリアに設定されたフラグエリアにフラグＦ（
＝Ｏ）をセットする（ステップ２４．２５）。つぎにス
、。
ｃｐｕ Ｂは、ステップ２１において、ＲＡＭ １０の
ワークエリアに設定された行カウンタＹを初期設定（Ｙ
＝１）Ｌ、た後、っぎのステップ２２で、黒画素数Ｎよ
（第４図＋１１の例ではゼリを画素カウンタ６より読み
出す。つぎにＣＰＵ８は、黒画素数Ｎよとしきい値ＴＨ
工（第４図＋１１ ＋２１に示す）との大小を比較し、
Ｎ工＜ＴＨ工のとき、ステップ２３が” Ｎ Ｏ’とな
り、ＲＡＭｌ０の現水平走査ラインに対応する番地のデ
ータ格納領域にデータ「０」を格納し、更にＲＡＭｌ０
のワークエリアに設定されたフラグエリアにフラグＦ（
＝Ｏ）をセットする（ステップ２４．２５）。つぎにス
、。
テップ２６でＲＡＭ １０のアドレスカウンタを歩進し
て、つぎの水平走査ラインについてのデータ格納領域を
番地指定した後、つぎのステップ２７で行カウンタＹの
内容が水平走査行数ｒ２５６Ｊに達したか否かをチェッ
クする。この場合ステップ２７の判定は’ＮＯ“となる
から、割込みスタート時点に戻り、つぎの水平同期期間
における割込み処理に待機する。
て、つぎの水平走査ラインについてのデータ格納領域を
番地指定した後、つぎのステップ２７で行カウンタＹの
内容が水平走査行数ｒ２５６Ｊに達したか否かをチェッ
クする。この場合ステップ２７の判定は’ＮＯ“となる
から、割込みスタート時点に戻り、つぎの水平同期期間
における割込み処理に待機する。
かくて各水平同期期間の割込み処理毎に行カウンタＹを
１加算しつつ、画素カウンタ６より黒画素数Ｎ１を読み
出し、ステップ２３のチェックを実施する。その結果、
ステップ２３のｌ’−Ｎ１≧ＴＨＩＪがはじめて−ＹＥ
Ｓ”となったとき、つぎにステップ２８で、前記フラグ
Ｆの内容がチェックされた後（この場合ステップ２８は
’ＹＥＳ＃）、ステップ２９におイテ、ＲＡＭｌ０に設
定されたデータエリアＹエヘ行カウンタＹの内容が書き
込まれる。そ１して続くステップ３゜で、ＲＡＭ １０
の現水平走査ラインに対応する計数データ格納領域に黒
画素数Ｎ工が格納され、更にステップ３１で、フラグＦ
にｒｌＪがセットされる。このフラグ設定があると、以
後の水平走査ラインについての処理フローでは、ステッ
プ２８のｒ Ｆ＝ＯＪの判定が１ＮＯ＃となり、ステッ
プ２９の処理を経ることなく、ステップ３ｏの黒画素数
Ｎ工の格納処理が実施される。
１加算しつつ、画素カウンタ６より黒画素数Ｎ１を読み
出し、ステップ２３のチェックを実施する。その結果、
ステップ２３のｌ’−Ｎ１≧ＴＨＩＪがはじめて−ＹＥ
Ｓ”となったとき、つぎにステップ２８で、前記フラグ
Ｆの内容がチェックされた後（この場合ステップ２８は
’ＹＥＳ＃）、ステップ２９におイテ、ＲＡＭｌ０に設
定されたデータエリアＹエヘ行カウンタＹの内容が書き
込まれる。そ１して続くステップ３゜で、ＲＡＭ １０
の現水平走査ラインに対応する計数データ格納領域に黒
画素数Ｎ工が格納され、更にステップ３１で、フラグＦ
にｒｌＪがセットされる。このフラグ設定があると、以
後の水平走査ラインについての処理フローでは、ステッ
プ２８のｒ Ｆ＝ＯＪの判定が１ＮＯ＃となり、ステッ
プ２９の処理を経ることなく、ステップ３ｏの黒画素数
Ｎ工の格納処理が実施される。
上記一連の処理は、行カウンタＹの内容がｒ２．５６Ｊ
に達するまで繰り返し実行され、ステップ２７の［Ｙ＝
２５６Ｊ の判定が’ＹＥＳ”となったとき、ステッ
プ３２で行カウンタＹが、っぎのステップ３３でＲＡＭ
１０のアドレスカウンタが夫々クリアされ、標準パタ
ーンに関する一連の処理が完了する。
に達するまで繰り返し実行され、ステップ２７の［Ｙ＝
２５６Ｊ の判定が’ＹＥＳ”となったとき、ステッ
プ３２で行カウンタＹが、っぎのステップ３３でＲＡＭ
１０のアドレスカウンタが夫々クリアされ、標準パタ
ーンに関する一連の処理が完了する。
つぎに被認識物体の認識処理を実行する場合、モード切
換スイッチＳＷを認識モード側すに設定した後、同様の
撮像操作および２値化処理を実行して、入力パターンＰ
ｉを求める。そして前記同様に奇数フィールドにおける
水平同期信号ＨＤおよび続く偶数フィールドにおける垂
直同期信号ＶＤの各時間タイミングで、ｃｐｕ Ｂに対
し割込み信号ＩＮＴが発生せられ、ＣＰＵ ８は前記水
平同期期間において画素カウンタ６の黒画素計数データ
の取込みやＲＡＭＩＩへの格納を実行し、また垂直同期
期間において標準パターンＰに対する入力パターンＰｉ
の位置ずれ量の検出、位置ずれ修正、更にはパターン比
較処理を実行する。
換スイッチＳＷを認識モード側すに設定した後、同様の
撮像操作および２値化処理を実行して、入力パターンＰ
ｉを求める。そして前記同様に奇数フィールドにおける
水平同期信号ＨＤおよび続く偶数フィールドにおける垂
直同期信号ＶＤの各時間タイミングで、ｃｐｕ Ｂに対
し割込み信号ＩＮＴが発生せられ、ＣＰＵ ８は前記水
平同期期間において画素カウンタ６の黒画素計数データ
の取込みやＲＡＭＩＩへの格納を実行し、また垂直同期
期間において標準パターンＰに対する入力パターンＰｉ
の位置ずれ量の検出、位置ずれ修正、更にはパターン比
較処理を実行する。
第６図ｆｌ） （２４はＣＰＵ ８の上記割込み処理
動作を示す。同図において、ステップ４１からステップ
５２へ至る処理フローは前記第５図と同様であり、ステ
ップ４４．５０ては各水平走査ライン毎の黒画素数Ｎ２
（但しＮ２＜Ｔ’Ｈ，のときはゼロ）がＲＡＭ１１の対
応する計数データ格納領域に格納され、またステップ４
９では、ステップ４３の［Ｎ、≧ＴＨＩＪの判定がはじ
めて”ＹＥＳ’となったときの行カウンタＹの内容がＲ
ＡＭ １１のデータエリアＹ、へ書き込まれる。
動作を示す。同図において、ステップ４１からステップ
５２へ至る処理フローは前記第５図と同様であり、ステ
ップ４４．５０ては各水平走査ライン毎の黒画素数Ｎ２
（但しＮ２＜Ｔ’Ｈ，のときはゼロ）がＲＡＭ１１の対
応する計数データ格納領域に格納され、またステップ４
９では、ステップ４３の［Ｎ、≧ＴＨＩＪの判定がはじ
めて”ＹＥＳ’となったときの行カウンタＹの内容がＲ
ＡＭ １１のデータエリアＹ、へ書き込まれる。
上記の処理後、つぎのステップ５３．５４において、Ｒ
ＡＭ １０のアドレスカウンタに標準パターンにかかる
データエリアＹ１の内容を、ＲＡＭ１１ のアドレスカ
ウンタに入力パターンにかかるデータエリアＹ、の内容
を、夫々セットする。
ＡＭ １０のアドレスカウンタに標準パターンにかかる
データエリアＹ１の内容を、ＲＡＭ１１ のアドレスカ
ウンタに入力パターンにかかるデータエリアＹ、の内容
を、夫々セットする。
そしてつぎのステップ５５でＲＡＭｌ０のアドレスカウ
ンタが指定する番地領域の黒画素数Ｎ１を読み出し、更
にステップ５６でＲＡＭ １１のアドレスカウンタが指
定する番地領域の黒画素数Ｎ。
ンタが指定する番地領域の黒画素数Ｎ１を読み出し、更
にステップ５６でＲＡＭ １１のアドレスカウンタが指
定する番地領域の黒画素数Ｎ。
を読み出して、両データを比較するとき、両パターンは
前記位置ずれ量ΔＹが修正された状態でパターン照合さ
れることになる。その結果、ｃｐｕ Ｂは、両者の差
（Ｎ］−Ｎ２）から不一致画素数ΔＮを算出し、つきの
ステップ５８で、不一致画素数ΔＮとしきい値ＴＨ２と
の大小を比較する。もしステップ５８の「ΔＮ＜ＴＨ２
Ｊの判定が”ＹＥＳ”のとき、ステップ５９て不一致画
素数ΔＮの累積加算値ＮＴを計算し、然る後火々ＲＡＭ
ｌ０１１１ のアドレスカウンタを歩進して、各ＲＡＭ
ＩＱ、１１ のつぎの番地領域を指定する（ステップ６
０．６１）。
前記位置ずれ量ΔＹが修正された状態でパターン照合さ
れることになる。その結果、ｃｐｕ Ｂは、両者の差
（Ｎ］−Ｎ２）から不一致画素数ΔＮを算出し、つきの
ステップ５８で、不一致画素数ΔＮとしきい値ＴＨ２と
の大小を比較する。もしステップ５８の「ΔＮ＜ＴＨ２
Ｊの判定が”ＹＥＳ”のとき、ステップ５９て不一致画
素数ΔＮの累積加算値ＮＴを計算し、然る後火々ＲＡＭ
ｌ０１１１ のアドレスカウンタを歩進して、各ＲＡＭ
ＩＱ、１１ のつぎの番地領域を指定する（ステップ６
０．６１）。
上記一連の処理は、ＲＡＭｌ０，１１のアドレスカウン
タがｒ ２５６ Ｊに達するまで繰り返され、その結果
、累積加算値ＮＴがしきい値ＴＨ８より小さい値であっ
たとき、ステップ６４の判定が“Ｙ Ｅ Ｓ ”となり
、つぎのステップ６５でｃｉ’ｕＢは一致出力を出す。
タがｒ ２５６ Ｊに達するまで繰り返され、その結果
、累積加算値ＮＴがしきい値ＴＨ８より小さい値であっ
たとき、ステップ６４の判定が“Ｙ Ｅ Ｓ ”となり
、つぎのステップ６５でｃｉ’ｕＢは一致出力を出す。
一方繰返し処理過程において、しきい値ＴＨ２Ｈ２以上
一致画素数ΔＮが算出されたとき、ステップ５８が’Ｎ
Ｏ’となり、また累積加算値２丁がしきい値ＴＨ８以上
に達したとき、ステップ６４が’ＮＯ’ となり、いず
れの場合もＣＰＵ ８は不一致出力を出す（ステップ６
６）。
一致画素数ΔＮが算出されたとき、ステップ５８が’Ｎ
Ｏ’となり、また累積加算値２丁がしきい値ＴＨ８以上
に達したとき、ステップ６４が’ＮＯ’ となり、いず
れの場合もＣＰＵ ８は不一致出力を出す（ステップ６
６）。
第１図は本発明にかかる二次元視覚認識装置の回路ブロ
ック図、第２図（１１（２１は標準パターンおよび入力
パターンを示す説明図、第３図は第１図に示す回路構成
例の信号波形を示すタイミングチャート、第４図＋１１
＋２１は標準パターンに対する入力パターンの位置ず
れ検出原理を示す説明図、第５図は学習モードにおける
割込み処理動作を示すフローチャート、第６図（１１（
２１は認識モードにおける割込み処理動作を示すフロー
チャートである。 １・・・・・・テレビカメラ ４・・・・・・２値化回
路手・・・・・・画素カウンタ ８・・・・・・ＣＩ）
Ｕｌｏ、１１・・・・・・ＲＡＭ
ック図、第２図（１１（２１は標準パターンおよび入力
パターンを示す説明図、第３図は第１図に示す回路構成
例の信号波形を示すタイミングチャート、第４図＋１１
＋２１は標準パターンに対する入力パターンの位置ず
れ検出原理を示す説明図、第５図は学習モードにおける
割込み処理動作を示すフローチャート、第６図（１１（
２１は認識モードにおける割込み処理動作を示すフロー
チャートである。 １・・・・・・テレビカメラ ４・・・・・・２値化回
路手・・・・・・画素カウンタ ８・・・・・・ＣＩ）
Ｕｌｏ、１１・・・・・・ＲＡＭ
Claims (1)
- 物体画像を白黒２値化して標準パターンおよび入力パタ
ーンを求める手段と、各パターンを構成する黒画素の数
を水平走査ライン毎に計数する手段と、標準パターンお
よび入力パターンの各黒画素計数データを各水平走査ラ
イン毎に対応させた番地領域に順次格納する手段と、両
パターンにつき黒画素計数データが格納された先頭番地
を検出すると共に先頭番地の差によりパターン間の位置
ずれ量を算出する手段とを具備して成る二次元視覚認識
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12620284A JPS615385A (ja) | 1984-06-18 | 1984-06-18 | 二次元視覚認識装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12620284A JPS615385A (ja) | 1984-06-18 | 1984-06-18 | 二次元視覚認識装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS615385A true JPS615385A (ja) | 1986-01-11 |
Family
ID=14929233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12620284A Pending JPS615385A (ja) | 1984-06-18 | 1984-06-18 | 二次元視覚認識装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS615385A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0551602U (ja) * | 1991-12-18 | 1993-07-09 | 新ダイワ工業株式会社 | 携帯用集塵丸鋸の可動ガード開閉機構 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57111781A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Pattern location detecting method |
| JPS57113182A (en) * | 1980-12-29 | 1982-07-14 | Fujitsu Ltd | Segmenting method for character |
| JPS58217084A (ja) * | 1982-06-11 | 1983-12-16 | Fujitsu Ltd | ロボツト用視覚装置 |
-
1984
- 1984-06-18 JP JP12620284A patent/JPS615385A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57111781A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Pattern location detecting method |
| JPS57113182A (en) * | 1980-12-29 | 1982-07-14 | Fujitsu Ltd | Segmenting method for character |
| JPS58217084A (ja) * | 1982-06-11 | 1983-12-16 | Fujitsu Ltd | ロボツト用視覚装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0551602U (ja) * | 1991-12-18 | 1993-07-09 | 新ダイワ工業株式会社 | 携帯用集塵丸鋸の可動ガード開閉機構 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0644292B2 (ja) | 二次元視覚認識装置 | |
| CN112330618A (zh) | 图像偏移检测方法、设备及存储介质 | |
| JPS616776A (ja) | 二次元視覚認識装置 | |
| JPH06274788A (ja) | ナンバープレート読み取り装置 | |
| JPH051508B2 (ja) | ||
| JPS61879A (ja) | 二次元視覚認識装置 | |
| JPH0581949B2 (ja) | ||
| JPS6116376A (ja) | 二次元視覚認識装置 | |
| JP3511534B2 (ja) | 領域抽出装置 | |
| JPS63282889A (ja) | 画像処理方法 | |
| JPS60263274A (ja) | 二次元視覚認識装置 | |
| JPH0129643Y2 (ja) | ||
| JPH0633361Y2 (ja) | 画像読取装置 | |
| JPH0410074A (ja) | 画像パターン傾き検出方法 | |
| JPS60262289A (ja) | 二次元視覚認識装置 | |
| JPS61880A (ja) | 二次元視覚認識装置 | |
| JPS60262288A (ja) | 二次元視覚認識装置 | |
| JPH01298479A (ja) | 傾き角度検出装置 | |
| JPS60263273A (ja) | 二次元視覚認識装置 | |
| CN112581506A (zh) | 人脸跟踪方法、系统及计算机可读存储介质 | |
| JPS5824971A (ja) | 画像マスク装置 | |
| JPS61294306A (ja) | 回転ずれ検出装置 | |
| JPH0498376A (ja) | パターン認識装置 | |
| JPS6145438B2 (ja) | ||
| JPH03231384A (ja) | パターンマッチング方法 |