JPS6154650A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6154650A JPS6154650A JP59176913A JP17691384A JPS6154650A JP S6154650 A JPS6154650 A JP S6154650A JP 59176913 A JP59176913 A JP 59176913A JP 17691384 A JP17691384 A JP 17691384A JP S6154650 A JPS6154650 A JP S6154650A
- Authority
- JP
- Japan
- Prior art keywords
- film
- point metal
- melting point
- ti2si3
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6316—Formation by nitridation, e.g. nitridation of the substrate
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体装置の製造方法、特に、電極あるい
は配線層の形成方法に関するものである。
は配線層の形成方法に関するものである。
半導体装置においては、現在、その高速高密度性を一層
向上させるために、従来のポリシリコンの代シに、低抵
抗の高融点金属のシリサイド膜をゲート電極等の電極ま
たは配線層として使用しようとする開発が進められてい
る。中でも、チタンおよびタンタルのシリサイド膜は低
シート抵抗で１０００℃以上の高温に耐え、かつ付着強
度が強くドライエツｔング特性が良い等電極配線層とし
て要求される特性をほぼ満足している。
向上させるために、従来のポリシリコンの代シに、低抵
抗の高融点金属のシリサイド膜をゲート電極等の電極ま
たは配線層として使用しようとする開発が進められてい
る。中でも、チタンおよびタンタルのシリサイド膜は低
シート抵抗で１０００℃以上の高温に耐え、かつ付着強
度が強くドライエツｔング特性が良い等電極配線層とし
て要求される特性をほぼ満足している。
ところが、通常のＶＬＳＩプロセスでは、各種熱処理工
程の前などに、ウェハのクリーニングや不要な酸化膜の
除去のためにフッ酸等の薬品による処理が行なわれるが
、上述したチタンおよびタンタル等の高融点金属のシリ
サイド膜は、フッ酸等の薬品に溶けやすく、例えばチタ
ンシリサイド膜の場合で５０＝１フツ酸溶液に対し１２
００〜１３００ム／分程度もの大きなエツチング速度を
示し、当該処理の後では膜抵抗、コンタクト抵抗等が増
大して素子特性が劣化してしまう。このため、このよう
な高融点金属のシリサイドによって電極配線層を形成す
る技術は通常のＶＬＳＩプロセスには適用することがで
きなかった。
程の前などに、ウェハのクリーニングや不要な酸化膜の
除去のためにフッ酸等の薬品による処理が行なわれるが
、上述したチタンおよびタンタル等の高融点金属のシリ
サイド膜は、フッ酸等の薬品に溶けやすく、例えばチタ
ンシリサイド膜の場合で５０＝１フツ酸溶液に対し１２
００〜１３００ム／分程度もの大きなエツチング速度を
示し、当該処理の後では膜抵抗、コンタクト抵抗等が増
大して素子特性が劣化してしまう。このため、このよう
な高融点金属のシリサイドによって電極配線層を形成す
る技術は通常のＶＬＳＩプロセスには適用することがで
きなかった。
本発明はこのような事情に鑑みてなされたもので、その
目的は、高融点金属のシリサイドを用いて低抵抗で、し
かもフッ酸等の薬品に溶けにくい電極配線層を形成する
ことにある。
目的は、高融点金属のシリサイドを用いて低抵抗で、し
かもフッ酸等の薬品に溶けにくい電極配線層を形成する
ことにある。
このような目的を達成するために、本発明は、シリコン
との直接反応により高融点金属とのシリサイドを形成す
る際に、当該直接反応を窒素雰囲気中での熱処理で行な
うことにより、シリサイド膜と同時にその表面に当該高
融点金属の窒化膜を形成するようにしたものである。
との直接反応により高融点金属とのシリサイドを形成す
る際に、当該直接反応を窒素雰囲気中での熱処理で行な
うことにより、シリサイド膜と同時にその表面に当該高
融点金属の窒化膜を形成するようにしたものである。
次に、高融点金属としてチタンを用いた場合について、
本発明の一実施例を図面を用いて説明する。
本発明の一実施例を図面を用いて説明する。
第１図に示すように、シリコン１０表面上に例えばスパ
ッタリング法により１２０ＯＡのチタン膜２を形成する
。次に、これを、ランプアニール法により７００℃で６
０秒間熱処理するが、その際窒素雰囲気中で行なうこと
により、第２図に示したようにシリコン１上に２２００
Ａ程度のチタンシリサイド膜３と５００Ａ程度の窒化チ
タン膜４とが同時に形成された。
ッタリング法により１２０ＯＡのチタン膜２を形成する
。次に、これを、ランプアニール法により７００℃で６
０秒間熱処理するが、その際窒素雰囲気中で行なうこと
により、第２図に示したようにシリコン１上に２２００
Ａ程度のチタンシリサイド膜３と５００Ａ程度の窒化チ
タン膜４とが同時に形成された。
窒化チタン膜４は、耐薬品性に優れ、例えば１０：１フ
ツ酸溶液で５分間エツチングしても安定で、チタンシリ
サイド膜３に対する保護特性は非常に優れていることが
わかった。また、このようにして形成した窒化チタン／
チタンシリサイド膜のシート抵抗は０．８Ω／口程度で
、チタンシリサイド膜のみの場合とほぼ同程度の低抵抗
の膜が得られた。
ツ酸溶液で５分間エツチングしても安定で、チタンシリ
サイド膜３に対する保護特性は非常に優れていることが
わかった。また、このようにして形成した窒化チタン／
チタンシリサイド膜のシート抵抗は０．８Ω／口程度で
、チタンシリサイド膜のみの場合とほぼ同程度の低抵抗
の膜が得られた。
以上、チタンシリサイド膜を本来の電極配線層用の導電
体膜として用いる場合について説明したが、タンタル等
信の高融点金属のシリサイドを用いても同様の効果が得
られた。
体膜として用いる場合について説明したが、タンタル等
信の高融点金属のシリサイドを用いても同様の効果が得
られた。
以上説明したように、本発明によれば、シリコンとの直
接反応によるシリサイドの形成を窒素雰囲気中で行なう
ことで、高融点金属のシリサイド膜と同時にその表面を
覆う窒化膜を形成するようにしたことにより、耐薬品性
が向上し、通常のＶＬＳＩプロセスに適用しても特性が
劣化することなく、低抵抗で優れた電極配線層を実現す
ることができる効果を有する。
接反応によるシリサイドの形成を窒素雰囲気中で行なう
ことで、高融点金属のシリサイド膜と同時にその表面を
覆う窒化膜を形成するようにしたことにより、耐薬品性
が向上し、通常のＶＬＳＩプロセスに適用しても特性が
劣化することなく、低抵抗で優れた電極配線層を実現す
ることができる効果を有する。
第１図および第２図は本発明の一実施例を示す工程断面
図である。 １・・・・シリコン、２・・・・チタン膜、３・・・・
チタンシリサイド膜、４・・・・窒化チタン膜。
図である。 １・・・・シリコン、２・・・・チタン膜、３・・・・
チタンシリサイド膜、４・・・・窒化チタン膜。
Claims (2)
- （１）高融点金属とシリコンとの直接反応により高融点
金属のシリサイド膜を形成し電極配線層とする工程を含
む半導体装置の製造方法において、上記直接反応を窒素
雰囲気中での熱処理で行なうことにより高融点金属のシ
リサイド膜と同時にそのシリサイド膜表面に当該高融点
金属の窒化膜を形成することを特徴とする半導体装置の
製造方法。 - （２）高融点金属をチタンまたはタンタルとしたことを
特徴とする特許請求の範囲第１項記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59176913A JPS6154650A (ja) | 1984-08-24 | 1984-08-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59176913A JPS6154650A (ja) | 1984-08-24 | 1984-08-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6154650A true JPS6154650A (ja) | 1986-03-18 |
| JPH0377661B2 JPH0377661B2 (ja) | 1991-12-11 |
Family
ID=16021947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59176913A Granted JPS6154650A (ja) | 1984-08-24 | 1984-08-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6154650A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62257749A (ja) * | 1985-05-01 | 1987-11-10 | テキサス インスツルメンツ インコ−ポレイテツド | 集積回路とその製法 |
| JPS649642A (en) * | 1987-07-02 | 1989-01-12 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1984
- 1984-08-24 JP JP59176913A patent/JPS6154650A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62257749A (ja) * | 1985-05-01 | 1987-11-10 | テキサス インスツルメンツ インコ−ポレイテツド | 集積回路とその製法 |
| JPS649642A (en) * | 1987-07-02 | 1989-01-12 | Fujitsu Ltd | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377661B2 (ja) | 1991-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| JPH0736403B2 (ja) | 耐火金属の付着方法 | |
| JPS61183942A (ja) | 半導体装置の製造方法 | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| JP2809087B2 (ja) | 配線形成方法 | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| JPS6154650A (ja) | 半導体装置の製造方法 | |
| JPS59175726A (ja) | 半導体装置の製造方法 | |
| JPS584975A (ja) | 半導体装置の製造方法 | |
| JP2930102B2 (ja) | 半導体装置用配線構造及びその製造方法 | |
| JPS6312152A (ja) | 半導体装置およびその製造方法 | |
| JPS6154648A (ja) | 半導体装置の製造方法 | |
| JP3168400B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20040001861A (ko) | 금속게이트전극 및 그 제조 방법 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JP2518100B2 (ja) | 半導体装置の製造方法 | |
| JPS6154649A (ja) | 半導体装置の製造方法 | |
| KR100317338B1 (ko) | 반도체 소자 제조 방법 | |
| JPH0232537A (ja) | 半導体装置の製造方法 | |
| JPH041497B2 (ja) | ||
| JPS6350042A (ja) | 多層配線・電極膜構造 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JPS58116751A (ja) | 半導体装置の製造方法 | |
| JPS6115349A (ja) | 半導体素子の配線形成方法 | |
| KR19990039473A (ko) | 반도체 디바이스의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |