JPS58116751A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58116751A JPS58116751A JP21209781A JP21209781A JPS58116751A JP S58116751 A JPS58116751 A JP S58116751A JP 21209781 A JP21209781 A JP 21209781A JP 21209781 A JP21209781 A JP 21209781A JP S58116751 A JPS58116751 A JP S58116751A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- point metal
- high melting
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、多層配線を有する半導体装置を製造するのシ
ー好適な方法１；関する。
ー好適な方法１；関する。
一般一二、半導体装置の４ｔｊ・配線は、半導体基板上
の絶縁膜に電極コンタクト窓を形成し、その、ｈｔ＝’
４橋・配線材料膜を形成し、それを／（ターニングする
こと（＝依って作製されている。
の絶縁膜に電極コンタクト窓を形成し、その、ｈｔ＝’
４橋・配線材料膜を形成し、それを／（ターニングする
こと（＝依って作製されている。
このよう４ニジて形成された電極・配線は、前記電極コ
ンタクト窓のエッジー二存在する段差が大である為、断
線を生ずることが多い。
ンタクト窓のエッジー二存在する段差が大である為、断
線を生ずることが多い。
そこで、従来、そのような段差の影響を低減して断線を
防止する為の種々の試みがなされ、成る程度の効果をあ
げている技術もあるが、その多くは手間が掛る工程を要
したり、実効が得られないものなど様々であり、実用（
：供されているものは少ない。
防止する為の種々の試みがなされ、成る程度の効果をあ
げている技術もあるが、その多くは手間が掛る工程を要
したり、実効が得られないものなど様々であり、実用（
：供されているものは少ない。
本発明は、橋めて簡単な工程で確実に繭紀の如き段差を
低減し得る技術を提供するものであり、以下これを詳細
４二説明する。
低減し得る技術を提供するものであり、以下これを詳細
４二説明する。
第１図乃至第４図は本発明一実施例を説明する為の工程
要所−二於ける半導体装置の要部断面図であり、次−二
、これ等の図を参照しつつ説明する。
要所−二於ける半導体装置の要部断面図であり、次−二
、これ等の図を参照しつつ説明する。
第１図参照
（１）半導体基板１に例えば化学気相成長法！：て燐硅
酸ガラス（ｐｓａ ）膜２を厚さ約７０００ （Ａ）程
度４＝形成する。
酸ガラス（ｐｓａ ）膜２を厚さ約７０００ （Ａ）程
度４＝形成する。
・−。
ラス膜２のパターニングを行ない、電極コンタクト窓２
Ａを形成する。図では省略しであるが、電橋コンタク）
；１２Ａ内（：露出された基ＩＩｊＬ１の表面６；は、
通常、％“型不純物拡散領域が存在する。
Ａを形成する。図では省略しであるが、電橋コンタク）
；１２Ａ内（：露出された基ＩＩｊＬ１の表面６；は、
通常、％“型不純物拡散領域が存在する。
＄２図参照
（５）化学気相成長法（二てｓ＠！多結多結晶シリコン
膜厚さ例えば５００ （Ａ）程度に成長させる。このよ
うな多結晶シリコン＠５を形成するのは良好なオーミッ
ク・コンタクトを採るためである。
膜厚さ例えば５００ （Ａ）程度に成長させる。このよ
うな多結晶シリコン＠５を形成するのは良好なオーミッ
ク・コンタクトを採るためである。
（４） スペッタリング法（：て高融点金属硅化物膜
４を厚さ例えば１〔μ賜〕程度に形成する。
４を厚さ例えば１〔μ賜〕程度に形成する。
（５） スピン・コート法にてレジストＷＩ４５を厚
さ例えは２〔μ罵〕程度に形成する。この程度の厚さく
；形成すると表面は平坦（；なる。
さ例えは２〔μ罵〕程度に形成する。この程度の厚さく
；形成すると表面は平坦（；なる。
１５図参照
（６） リアクティブ・イオンエツチング法或いはイ
オン・ミリング法などのドライ−エツチング法でレジス
ト膜５、高融点金属硫化物１１４、多結晶シリコン膜６
をエツチングして除去し、第１図≦二示した電橋コンタ
クト窓２Ａ内にのみ多結＆Ｖシリコン暎と高融点金属硫
化物［１４を残留させる。
オン・ミリング法などのドライ−エツチング法でレジス
ト膜５、高融点金属硫化物１１４、多結晶シリコン膜６
をエツチングして除去し、第１図≦二示した電橋コンタ
クト窓２Ａ内にのみ多結＆Ｖシリコン暎と高融点金属硫
化物［１４を残留させる。
このエツチングは、物質ｉ；依らず均一に２行なわなけ
ればならないから、選択性が少ないドライ・エツチング
法で行なうのが好適であり、そして、エッチャント及び
その組成を選ぶことシ二依りエツチングの非選択性を更
に向上することができる。本実施例の場合、エッチャン
トとしてはＣＪ’４ ＋ Ｏｘを使用した。
ればならないから、選択性が少ないドライ・エツチング
法で行なうのが好適であり、そして、エッチャント及び
その組成を選ぶことシ二依りエツチングの非選択性を更
に向上することができる。本実施例の場合、エッチャン
トとしてはＣＪ’４ ＋ Ｏｘを使用した。
（力 ５ （％） Ｈｖ’Ａｒ雰囲気中で温度１０００
（’Ｃ）、時間５０〔分〕の熱処理を行なう。
（’Ｃ）、時間５０〔分〕の熱処理を行なう。
第４図参照
（８１前記のようζ：して平坦になった表面に金属配線
６を形成する。
６を形成する。
ところで、このような工程を採った場合、第２図に見ら
れる高融点金属硅化物膜４は第１図Ｃ二見られるｔ橋コ
ンタク）！１２，４の段差（＝依ってその部分ではオー
バ・へングを生じ、そのＩＩＥ極コンタクト窓２Ａ内Ｃ
：楔状の喰い込み部分が形成されるので、工程（６）（
二於けるドライ０エツチングが浅い場合、喰い込み部分
にレジストが充填線の表面状態に悪影譬な及ぼすもので
ある。これを避けるには第５図乃至第７図（二関して説
明する実施例を採用すると良い。
れる高融点金属硅化物膜４は第１図Ｃ二見られるｔ橋コ
ンタク）！１２，４の段差（＝依ってその部分ではオー
バ・へングを生じ、そのＩＩＥ極コンタクト窓２Ａ内Ｃ
：楔状の喰い込み部分が形成されるので、工程（６）（
二於けるドライ０エツチングが浅い場合、喰い込み部分
にレジストが充填線の表面状態に悪影譬な及ぼすもので
ある。これを避けるには第５図乃至第７図（二関して説
明する実施例を採用すると良い。
第５図参照
Ｃ１） 高融点金属硅化物膜４を形成するまでの工程
は第１図乃至第４図Ｃ：関して説明した実施例と同じで
ある。
は第１図乃至第４図Ｃ：関して説明した実施例と同じで
ある。
本実施例では、高融点金属硅化物膜４上に酪＠ｌ或いは
ノン・ドープの多結晶シリコン廖７を厚さ例えば５００
０ （Ａ）程度ζ二形成する。
ノン・ドープの多結晶シリコン廖７を厚さ例えば５００
０ （Ａ）程度ζ二形成する。
（２） さきの実施例と同様１：、スピン・コート法
にてレジスト膜５は厚さ例えば２〔μ尋〕程度に形成す
る。
にてレジスト膜５は厚さ例えば２〔μ尋〕程度に形成す
る。
第６図参照
（５） ドライ・エツチング法にてレジスト膜５、多
結晶シリコン膜７、高融点金属硅化物膜４、多結晶シリ
コン膜３をエツチングし、電極コンタクトＩ：２Ａ（第
１図参照）内にのみ多結晶シリコン暎３と高融点金属硅
化物膜４を残留させる。これに依り、前記したよう（二
高融点金属硅化物瞑４には楔状の喰い込み部分４′が形
成される。しかし、その内容物は多結晶シリコンである
から除去する必要はなく、従って楔状空洞は生じない。
結晶シリコン膜７、高融点金属硅化物膜４、多結晶シリ
コン膜３をエツチングし、電極コンタクトＩ：２Ａ（第
１図参照）内にのみ多結晶シリコン暎３と高融点金属硅
化物膜４を残留させる。これに依り、前記したよう（二
高融点金属硅化物瞑４には楔状の喰い込み部分４′が形
成される。しかし、その内容物は多結晶シリコンである
から除去する必要はなく、従って楔状空洞は生じない。
第７図参照
（４）例えば蒸着法（二て金属膜を形成し、これを例え
ばフォト・リソグラフィ技術にてパターニングし、金属
配線６を形成する。
ばフォト・リソグラフィ技術にてパターニングし、金属
配線６を形成する。
前記各実施例ζ：於いて、高融点金属硅化物としては、
例えばタンタル（７’ｇ）、モリブデン（Ｍｏ）。
例えばタンタル（７’ｇ）、モリブデン（Ｍｏ）。
タングステン（１４’） 、 ？タン（Ｔｉ ）などの
シリナイドを使用することができる。また、高融点金属
硅化物膜４はデポジシロンされたままでは実質的Ｃ：は
硅化物Ｃ二なっていないが、その後の温度１０ＬＩＯ（
’Ｃ）のに一すングで完全な硅化物となる。
シリナイドを使用することができる。また、高融点金属
硅化物膜４はデポジシロンされたままでは実質的Ｃ：は
硅化物Ｃ二なっていないが、その後の温度１０ＬＩＯ（
’Ｃ）のに一すングで完全な硅化物となる。
以上の説明で判るように、本発明Ｃ二値れば、半導体基
板上の絶縁膜（二電極コンタクト窓を形成し、その上か
ら少なくとも多結晶シリコン膜と高融点金属硅化物膜な
順次形成し、更にその丘にレジスト膜を表面が平坦にな
るよう（；形成してから全面をドライ・エツチング法で
均−砿：エツチングすることＣ；依り、前記電極コンタ
クト窓内にのみ前記多結晶シリコン膜と高融点金属硅化
物膜を残留させるようにしているので前記電極コンタク
ト窓の段差は完全に解消され、その丘に配線を形成して
も断線を生じることは皆無である。
板上の絶縁膜（二電極コンタクト窓を形成し、その上か
ら少なくとも多結晶シリコン膜と高融点金属硅化物膜な
順次形成し、更にその丘にレジスト膜を表面が平坦にな
るよう（；形成してから全面をドライ・エツチング法で
均−砿：エツチングすることＣ；依り、前記電極コンタ
クト窓内にのみ前記多結晶シリコン膜と高融点金属硅化
物膜を残留させるようにしているので前記電極コンタク
ト窓の段差は完全に解消され、その丘に配線を形成して
も断線を生じることは皆無である。
第１図乃至第４図及び第５図乃至第７図は本発明のそれ
ぞれ異なる実施例を説明する為の工程要所ζ：於ける半
導体装置の鍵部断面図である。 図４二於いて、１は基板、２は燐硼酸ガラス膜、２Ａは
電極コンタクト窓、３は多結晶シリコン膜、４は高融点
金属硅化物膜、５はレジスト膜、６は配線である。 第１図 〕Ａ 第２図 第３図 第４図 ６ 第５図 第、６図 第７図
ぞれ異なる実施例を説明する為の工程要所ζ：於ける半
導体装置の鍵部断面図である。 図４二於いて、１は基板、２は燐硼酸ガラス膜、２Ａは
電極コンタクト窓、３は多結晶シリコン膜、４は高融点
金属硅化物膜、５はレジスト膜、６は配線である。 第１図 〕Ａ 第２図 第３図 第４図 ６ 第５図 第、６図 第７図
Claims (1)
- 絶縁膜に電橋コンタクト窓を形成し、次６；、多結晶Ｖ
リコン膜を形成し、次に、少なくとも前記電橋コンタク
ト窓を埋める高融点金属硅化物膜を形成し、その後、レ
ジスト膜を形成し表面を平坦Ｃ；シてから全面をドライ
・エツチング法にて均一≦ニエッチングすることシー依
り前記電極コンタクト窓内Ｃ；前記多結晶ｖ９コン膜及
び前記高融点金属硅化物膜を残留させて表面を平坦Ｃ；
する工程が含まれてなることを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21209781A JPS58116751A (ja) | 1981-12-30 | 1981-12-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21209781A JPS58116751A (ja) | 1981-12-30 | 1981-12-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58116751A true JPS58116751A (ja) | 1983-07-12 |
Family
ID=16616822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21209781A Pending JPS58116751A (ja) | 1981-12-30 | 1981-12-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58116751A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117772A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置 |
| JPS60117719A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS62281449A (ja) * | 1986-05-30 | 1987-12-07 | Fujitsu Ltd | 半導体装置 |
| JPS62281451A (ja) * | 1986-05-30 | 1987-12-07 | Fujitsu Ltd | 半導体装置 |
-
1981
- 1981-12-30 JP JP21209781A patent/JPS58116751A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117772A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置 |
| JPS60117719A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS62281449A (ja) * | 1986-05-30 | 1987-12-07 | Fujitsu Ltd | 半導体装置 |
| JPS62281451A (ja) * | 1986-05-30 | 1987-12-07 | Fujitsu Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5815250A (ja) | 半導体装置の製造方法 | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| JPH01255264A (ja) | 半導体装置の製造方法 | |
| JPH0685414B2 (ja) | チタニウムタングステンおよび選択的ｃｖｄタングステンによる凹部相互接続方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPH01200672A (ja) | コプレーナ型トランジスタ及びその製造方法 | |
| JPH04123458A (ja) | 半導体装置の製造方法 | |
| JPS6194346A (ja) | 半導体装置の製造方法 | |
| JPS5825229A (ja) | 半導体装置の製造方法 | |
| JPH07321202A (ja) | 多層配線の形成方法 | |
| JPH01206622A (ja) | 半導体装置の製造方法 | |
| JPS59163822A (ja) | 半導体装置の製造方法 | |
| JPS62143422A (ja) | 半導体装置の製造方法 | |
| JPS5984442A (ja) | 半導体装置の製造方法 | |
| JPH02244632A (ja) | 半導体装置の製造方法 | |
| JPS60217645A (ja) | 半導体装置の製造方法 | |
| JPS5841775B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS5870556A (ja) | 半導体装置の製造方法 | |
| JPH0629521A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JPS59189624A (ja) | シリコン半導体装置の電極形成方法 | |
| JPS6154649A (ja) | 半導体装置の製造方法 | |
| JPH0148652B2 (ja) |