JP2809087B2 - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JP2809087B2 JP2809087B2 JP6018728A JP1872894A JP2809087B2 JP 2809087 B2 JP2809087 B2 JP 2809087B2 JP 6018728 A JP6018728 A JP 6018728A JP 1872894 A JP1872894 A JP 1872894A JP 2809087 B2 JP2809087 B2 JP 2809087B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- etching
- wiring
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/20—Cleaning during device manufacture
- H10P70/27—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers
- H10P70/273—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers the processing being a delineation of conductive layers, e.g. by RIE
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、配線形成方法に関し、
更に詳しくは、半導体集積回路内で配線もしくは電極と
して用いられる、相互に連続したチタン膜及び窒化チタ
ン膜を少なくとも含む導電層をパターニングして、所望
の配線パターンに形成する配線形成方法に関する。
更に詳しくは、半導体集積回路内で配線もしくは電極と
して用いられる、相互に連続したチタン膜及び窒化チタ
ン膜を少なくとも含む導電層をパターニングして、所望
の配線パターンに形成する配線形成方法に関する。
【０００２】
【従来の技術】半導体デバイスにおける配線もしくは電
極の形成に、チタン膜と窒化チタン膜とを積層する構
造、及び、これらと他の金属膜とを積層する構造が広く
用いられている。特開平４−２５１９２３号公報には、
配線もしくは電極材料であるチタン膜をエッチングする
場合に、反応性ガスとして、フッ化塩化炭化水素ガス及
びフッ化炭化水素ガスのうち少なくとも一種のガスと酸
素ガスとの混合ガスを用いたドライエッチング方法が記
載されている。
極の形成に、チタン膜と窒化チタン膜とを積層する構
造、及び、これらと他の金属膜とを積層する構造が広く
用いられている。特開平４−２５１９２３号公報には、
配線もしくは電極材料であるチタン膜をエッチングする
場合に、反応性ガスとして、フッ化塩化炭化水素ガス及
びフッ化炭化水素ガスのうち少なくとも一種のガスと酸
素ガスとの混合ガスを用いたドライエッチング方法が記
載されている。
【０００３】上記公報では、反応性ガスとして上記のご
とき特定の混合ガスを用いることにより、チタンのサイ
ドエッチングを防止しながら、良好な異方性エッチング
を達成することで、良好な配線パターンもしくは電極の
形成を行うことを目的としている。
とき特定の混合ガスを用いることにより、チタンのサイ
ドエッチングを防止しながら、良好な異方性エッチング
を達成することで、良好な配線パターンもしくは電極の
形成を行うことを目的としている。
【０００４】
【発明が解決しようとする課題】ところで、チタン膜の
エッチングに際して、上記混合ガスを反応性ガスとして
用いる場合には、導電層の構造が例えばチタン膜とアル
ミニウム合金膜との積層構造を成すときには、プロセス
の途中においてアルミニウム合金膜とチタン膜とでエッ
チングガスを変更する必要が生ずる。このため、プロセ
スが複雑となり、また、プロセス条件が極めて限定され
ることから、選択の余地が狭いプロセスになりがちであ
る。
エッチングに際して、上記混合ガスを反応性ガスとして
用いる場合には、導電層の構造が例えばチタン膜とアル
ミニウム合金膜との積層構造を成すときには、プロセス
の途中においてアルミニウム合金膜とチタン膜とでエッ
チングガスを変更する必要が生ずる。このため、プロセ
スが複雑となり、また、プロセス条件が極めて限定され
ることから、選択の余地が狭いプロセスになりがちであ
る。
【０００５】さらに、上記混合ガスを用いるときには、
チタンはエッチングの際にフッ化物となって蒸発するの
であるが、チタンのフッ化物は蒸気圧がさほど高くはな
いため、実用的なエッチング速度、加工精度、及びマス
クとの選択性が、夫々充分には確保できないという問題
がある。
チタンはエッチングの際にフッ化物となって蒸発するの
であるが、チタンのフッ化物は蒸気圧がさほど高くはな
いため、実用的なエッチング速度、加工精度、及びマス
クとの選択性が、夫々充分には確保できないという問題
がある。
【０００６】本発明は、上記問題に鑑みなされたもので
あって、広く利用されている構造である、連続したチタ
ン膜及び窒化チタン膜を少なくとも含む積層配線パター
ンを形成する際に、でき上がった配線の寸法精度が高
く、また、実用的に充分なエッチング速度で配線パター
ンもしくは電極が形成できる配線形成方法を提供するこ
とを目的とする。
あって、広く利用されている構造である、連続したチタ
ン膜及び窒化チタン膜を少なくとも含む積層配線パター
ンを形成する際に、でき上がった配線の寸法精度が高
く、また、実用的に充分なエッチング速度で配線パター
ンもしくは電極が形成できる配線形成方法を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】本発明は、半導体基板上
部に、相互に連続したチタン膜及び窒化チタン膜を含む
導電層を形成し、塩素を含むガスでのプラズマエッチン
グにより前記導電層をパターニングして所望の配線パタ
ーンに形成する配線形成方法において、 前記プラズマ
エッチングに先立って、前記導電層を少なくとも一度熱
処理し、前記チタン膜内に少なくとも窒素を混入させる
ことを特徴とする。
部に、相互に連続したチタン膜及び窒化チタン膜を含む
導電層を形成し、塩素を含むガスでのプラズマエッチン
グにより前記導電層をパターニングして所望の配線パタ
ーンに形成する配線形成方法において、 前記プラズマ
エッチングに先立って、前記導電層を少なくとも一度熱
処理し、前記チタン膜内に少なくとも窒素を混入させる
ことを特徴とする。
【０００８】ここで、上記熱処理は、４５０℃以上の温
度で行なうことが好ましく、また、前記導電層は、チタ
ン膜及び窒化チタン膜に加えてアルミニウム又はアルミ
ニウム合金膜を含む導電層として形成することが好まし
い。この場合、アルミニウム又はアルミニウム合金膜を
形成した後に前記熱処理を行なう場合には、熱処理の温
度として、好ましくは４５０〜６００℃の範囲が選定さ
れる。
度で行なうことが好ましく、また、前記導電層は、チタ
ン膜及び窒化チタン膜に加えてアルミニウム又はアルミ
ニウム合金膜を含む導電層として形成することが好まし
い。この場合、アルミニウム又はアルミニウム合金膜を
形成した後に前記熱処理を行なう場合には、熱処理の温
度として、好ましくは４５０〜６００℃の範囲が選定さ
れる。
【０００９】また、本発明の配線形成方法は、前記熱処
理に先立って前記チタン膜に接する酸化膜を形成する工
程を更に含むことが好ましい。
理に先立って前記チタン膜に接する酸化膜を形成する工
程を更に含むことが好ましい。
【００１０】
【作用】本発明の配線形成方法では、熱処理によりチタ
ン膜内に窒化チタン膜から窒素が拡散されることによ
り、塩素を含むガスで導電層をプラズマエッチングして
該導電層から配線パターンを形成する際に、前記拡散し
た窒素がチタン膜に生ずるサイドエッチングを防止する
ように作用する。
ン膜内に窒化チタン膜から窒素が拡散されることによ
り、塩素を含むガスで導電層をプラズマエッチングして
該導電層から配線パターンを形成する際に、前記拡散し
た窒素がチタン膜に生ずるサイドエッチングを防止する
ように作用する。
【００１１】また、本発明の配線形成方法が、チタン膜
に接する酸化膜を形成する工程を前記熱処理に先立って
更に含む場合には、この熱処理により、チタン膜内に更
に酸素が拡散し、前記窒素に加えて該酸素により、チタ
ン膜に生ずるサイドエッチングが防止される。
に接する酸化膜を形成する工程を前記熱処理に先立って
更に含む場合には、この熱処理により、チタン膜内に更
に酸素が拡散し、前記窒素に加えて該酸素により、チタ
ン膜に生ずるサイドエッチングが防止される。
【００１２】
【実施例】実施例１ 図面を参照して本発明を更に説明する。図１（ａ）〜
（ｅ）は、本発明の実施例１の半導体装置の配線形成方
法を工程順に示す、半導体装置の各工程段階毎の断面図
である。まず、半導体基板１０１上に、熱酸化法により
酸化シリコン膜１０２を約５０００オングストローム厚
に形成する（図１（ａ））。その後、スパッタ法により
チタン（Ｔi）膜１０３を約１０００オングストローム
厚に形成し、引き続き、反応性スパッタ法により、窒化
チタン（ＴiＮ）膜１０４を約１０００オングストロー
ム厚に形成し、さらに、スパッタ法によりＡlＣu膜１０
５を約１μｍ厚に形成する。
（ｅ）は、本発明の実施例１の半導体装置の配線形成方
法を工程順に示す、半導体装置の各工程段階毎の断面図
である。まず、半導体基板１０１上に、熱酸化法により
酸化シリコン膜１０２を約５０００オングストローム厚
に形成する（図１（ａ））。その後、スパッタ法により
チタン（Ｔi）膜１０３を約１０００オングストローム
厚に形成し、引き続き、反応性スパッタ法により、窒化
チタン（ＴiＮ）膜１０４を約１０００オングストロー
ム厚に形成し、さらに、スパッタ法によりＡlＣu膜１０
５を約１μｍ厚に形成する。
【００１３】その後、プラズマＣＶＤ法により層間膜を
成す酸化シリコン膜１０６を約２０００オングストロー
ム厚に形成する（図１（ｂ））。この成膜時に、基板１
０１を加熱し、基板表面温度を約４５０℃に保つ。プラ
ズマＣＶＤの際に、このように基板を加熱することによ
り、チタン膜１０３中に、窒化チタン膜１０４からは窒
素が拡散し、また、下地を成す酸化シリコン膜１０２か
らは酸素が拡散する。その結果、チタン中に窒素と酸素
とが拡散混入した導電層が形成される。
成す酸化シリコン膜１０６を約２０００オングストロー
ム厚に形成する（図１（ｂ））。この成膜時に、基板１
０１を加熱し、基板表面温度を約４５０℃に保つ。プラ
ズマＣＶＤの際に、このように基板を加熱することによ
り、チタン膜１０３中に、窒化チタン膜１０４からは窒
素が拡散し、また、下地を成す酸化シリコン膜１０２か
らは酸素が拡散する。その結果、チタン中に窒素と酸素
とが拡散混入した導電層が形成される。
【００１４】次いで、プラズマＣＶＤ法により形成した
上記酸化シリコン膜１０６上に、厚さ１μｍのレジスト
を塗布し、フォトリソグラフィー技術を用いて、これか
らレジストパターン１０７を形成する（図１（ｃ））。
引き続き、このレジストパターン１０７をマスクとし
て、酸化シリコン膜１０６をエッチングする。このエッ
チングには、以下のように、リアクティブイオンエッチ
ング（ＲＩＥ）装置を用いる。
上記酸化シリコン膜１０６上に、厚さ１μｍのレジスト
を塗布し、フォトリソグラフィー技術を用いて、これか
らレジストパターン１０７を形成する（図１（ｃ））。
引き続き、このレジストパターン１０７をマスクとし
て、酸化シリコン膜１０６をエッチングする。このエッ
チングには、以下のように、リアクティブイオンエッチ
ング（ＲＩＥ）装置を用いる。
【００１５】図２は、ＲＩＥ装置によるエッチングの際
の模式的断面を示す。まず、ウェハステージ１０８上に
ウェハ１０９を設置し、排気口１１０からエッチング容
器１１１内部を十分に排気する。その後、ガス導入口１
１２からＣＦ4及びＣＨＦ3の混合ガス（ＣＦ4／ＣＨＦ3
＝５０／５０（ｓｃｃｍ比））を導入し、容器１１１内
の圧力を１００ｍＴｏｒｒに調節する。続いて、ＲＦ電
源（周波数１３．５６ＭＨｚ）１１３から、ブロッキン
グコンデンサ（１１４）を介してＲＦ電力を約５００Ｗ
供給する。上記手法により、エッチング容器１１１内に
プラズマが生成され、酸化シリコン膜１０６がプラズマ
エッチングされる。その後、レジスト１０７を剥離する
ことで、図１（ｄ）に示す構造を得る。
の模式的断面を示す。まず、ウェハステージ１０８上に
ウェハ１０９を設置し、排気口１１０からエッチング容
器１１１内部を十分に排気する。その後、ガス導入口１
１２からＣＦ4及びＣＨＦ3の混合ガス（ＣＦ4／ＣＨＦ3
＝５０／５０（ｓｃｃｍ比））を導入し、容器１１１内
の圧力を１００ｍＴｏｒｒに調節する。続いて、ＲＦ電
源（周波数１３．５６ＭＨｚ）１１３から、ブロッキン
グコンデンサ（１１４）を介してＲＦ電力を約５００Ｗ
供給する。上記手法により、エッチング容器１１１内に
プラズマが生成され、酸化シリコン膜１０６がプラズマ
エッチングされる。その後、レジスト１０７を剥離する
ことで、図１（ｄ）に示す構造を得る。
【００１６】上記のように形成された酸化シリコン膜パ
ターン１０６をエッチングマスクとして、更に上記ＲＩ
Ｅ装置を用いて、ＡlＣu／ＴiＮ／Ｔi層の一括エッチン
グを行う。エッチングガスとしては、Ｃl2及びＮ2 の混
合ガス（Ｃl2／Ｎ2 ＝５０／１０（ｓｃｃｍ比））を用
い、容器内圧力を８０ｍＴｏｒｒ、ＲＦ電力を３００Ｗ
としてエッチングを行う。ＡlＣu膜１０５はプラズマ中
の活性な塩素と反応し、揮発性であるＡlＣl3を生成し
て容易にエッチングされる。また、窒化チタン／チタン
膜１０３、１０４は、揮発性であるＴiＣl4を生成し、
同様に容易にエッチングされる。
ターン１０６をエッチングマスクとして、更に上記ＲＩ
Ｅ装置を用いて、ＡlＣu／ＴiＮ／Ｔi層の一括エッチン
グを行う。エッチングガスとしては、Ｃl2及びＮ2 の混
合ガス（Ｃl2／Ｎ2 ＝５０／１０（ｓｃｃｍ比））を用
い、容器内圧力を８０ｍＴｏｒｒ、ＲＦ電力を３００Ｗ
としてエッチングを行う。ＡlＣu膜１０５はプラズマ中
の活性な塩素と反応し、揮発性であるＡlＣl3を生成し
て容易にエッチングされる。また、窒化チタン／チタン
膜１０３、１０４は、揮発性であるＴiＣl4を生成し、
同様に容易にエッチングされる。
【００１７】エッチング後の形状を図１（ｅ）に示す。
酸化膜１０６の形成時に基板１０１を４５０℃に加熱
し、チタン中に窒素と酸素とを混入させたことで、チタ
ンのサイドエッチングが抑制されるため、良好なエッチ
ング形状を得ることが出来る。
酸化膜１０６の形成時に基板１０１を４５０℃に加熱
し、チタン中に窒素と酸素とを混入させたことで、チタ
ンのサイドエッチングが抑制されるため、良好なエッチ
ング形状を得ることが出来る。
【００１８】実施例２ 図３（ａ）〜（ｅ）は、本発明の実施例２の配線形成方
法を、図１（ａ）〜（ｅ）と同様に示す断面図である。
半導体基板２０１上に、熱酸化法により酸化シリコン膜
２０２を約５０００オングストローム厚に形成する。そ
の後、スパッタ法によりチタン膜２０３を約１０００オ
ングストローム厚に形成し、引き続いて、反応性スパッ
タ法を用いて窒化チタン膜２０４を約１０００オングス
トローム厚に形成する（図３（ａ））。その後、ランプ
アニール法を用い、６００℃で６０秒の熱処理を行う
（図３（ｂ））。この熱処理を採用することにより、チ
タン膜２０３内に、窒化チタン膜２０４からは窒素が拡
散し、また、下地酸化シリコン膜２０２からは酸素が拡
散する。その結果、チタン中に窒素及び酸素が拡散混入
した導電層が得られる。
法を、図１（ａ）〜（ｅ）と同様に示す断面図である。
半導体基板２０１上に、熱酸化法により酸化シリコン膜
２０２を約５０００オングストローム厚に形成する。そ
の後、スパッタ法によりチタン膜２０３を約１０００オ
ングストローム厚に形成し、引き続いて、反応性スパッ
タ法を用いて窒化チタン膜２０４を約１０００オングス
トローム厚に形成する（図３（ａ））。その後、ランプ
アニール法を用い、６００℃で６０秒の熱処理を行う
（図３（ｂ））。この熱処理を採用することにより、チ
タン膜２０３内に、窒化チタン膜２０４からは窒素が拡
散し、また、下地酸化シリコン膜２０２からは酸素が拡
散する。その結果、チタン中に窒素及び酸素が拡散混入
した導電層が得られる。
【００１９】さらに、スパッタ法を用いて窒化チタン上
にＡlＳiＣu膜２０５を形成する。その後、プラズマＣ
ＶＤ法により酸化シリコン膜２０６を約２０００オング
ストローム厚に形成する。このＣＶＤによる成膜時の温
度は、基板表面温度で約３００℃とする。その後レジス
トを塗布し、これをフォトリソグラフィー技術によりパ
ターニングして、レジストパターン２０７を形成する
（図３（ｃ））。その後、ＲＩＥ装置を用いて酸化シリ
コン膜２０６をパターニングし、引き続き、レジストパ
ターン２０７を剥離する（図３（ｄ））。
にＡlＳiＣu膜２０５を形成する。その後、プラズマＣ
ＶＤ法により酸化シリコン膜２０６を約２０００オング
ストローム厚に形成する。このＣＶＤによる成膜時の温
度は、基板表面温度で約３００℃とする。その後レジス
トを塗布し、これをフォトリソグラフィー技術によりパ
ターニングして、レジストパターン２０７を形成する
（図３（ｃ））。その後、ＲＩＥ装置を用いて酸化シリ
コン膜２０６をパターニングし、引き続き、レジストパ
ターン２０７を剥離する（図３（ｄ））。
【００２０】次いで、酸化シリコン膜パターン２０６を
エッチングマスクとして、ＡlＳiＣu／ＴiＮ／Ｔiから
成る積層導電層を、実施例１と同様にエッチングする。
エッチング後の形状を図３（ｅ）に示す。チタン膜２０
２内に窒素と酸素とを混入させたことにより、チタン膜
２０２のサイドエッチングが抑制され、良好なパターン
形状を得ることが出来る。
エッチングマスクとして、ＡlＳiＣu／ＴiＮ／Ｔiから
成る積層導電層を、実施例１と同様にエッチングする。
エッチング後の形状を図３（ｅ）に示す。チタン膜２０
２内に窒素と酸素とを混入させたことにより、チタン膜
２０２のサイドエッチングが抑制され、良好なパターン
形状を得ることが出来る。
【００２１】図４は、上記各実施例において採用した熱
処理（アニール）での、アニール温度とチタン膜のサイ
ドエッチングとの関係を示す。同図により、アニール温
度が２００℃を越えるとサイドエッチングの抑制が始ま
り、４５０℃以上で充分な抑制が得られることが理解で
きる。この場合、アルミニウムの融点が６６０℃である
ことを考慮すると、アニール温度として４５０〜６００
℃の範囲の温度を採用することが好ましい。
処理（アニール）での、アニール温度とチタン膜のサイ
ドエッチングとの関係を示す。同図により、アニール温
度が２００℃を越えるとサイドエッチングの抑制が始ま
り、４５０℃以上で充分な抑制が得られることが理解で
きる。この場合、アルミニウムの融点が６６０℃である
ことを考慮すると、アニール温度として４５０〜６００
℃の範囲の温度を採用することが好ましい。
【００２２】更に、上記熱処理を行なったことにより生
じた窒素及び酸素のチタン膜内への拡散を、Ｘ線光電子
分光法（ＸＰＳ）を用いた元素分析により評価した。そ
の結果を図５に示す。同図は、窒化チタン／チタン／酸
化シリコンの積層膜から成る導電層について、窒素及び
酸素の夫々の深さ方向のＸ線光電子分光法による分析結
果を示すもので、横軸にＸＰＳを行なった際のスパッタ
リング時間を示し、この時間を導電層の膜分布に対応さ
せて示した。グラフ（ａ）〜（ｄ）は夫々、６００℃の
熱処理を行なった配線における窒素分布、熱処理を行な
わなかった配線における窒素分布、６００℃の熱処理を
行なった配線における酸素分布、熱処理を行なわなかっ
た配線における酸素分布を、ＸＰＳの強度値（％）とし
て示している。
じた窒素及び酸素のチタン膜内への拡散を、Ｘ線光電子
分光法（ＸＰＳ）を用いた元素分析により評価した。そ
の結果を図５に示す。同図は、窒化チタン／チタン／酸
化シリコンの積層膜から成る導電層について、窒素及び
酸素の夫々の深さ方向のＸ線光電子分光法による分析結
果を示すもので、横軸にＸＰＳを行なった際のスパッタ
リング時間を示し、この時間を導電層の膜分布に対応さ
せて示した。グラフ（ａ）〜（ｄ）は夫々、６００℃の
熱処理を行なった配線における窒素分布、熱処理を行な
わなかった配線における窒素分布、６００℃の熱処理を
行なった配線における酸素分布、熱処理を行なわなかっ
た配線における酸素分布を、ＸＰＳの強度値（％）とし
て示している。
【００２３】図５において、Ｔi膜中において、グラフ
（ａ）がグラフ（ｂ）より上にあること、及び、グラフ
（ｃ）がグラフ（ｄ）より上にあることから、６００℃
で熱処理を行った導電層では、窒化チタンからは窒素
が、酸化シリコン膜からは酸素が、夫々チタン中に拡散
している様子が理解できる。この拡散した窒素及び酸素
が、Ｔi膜のサイドエッチングを抑制する。
（ａ）がグラフ（ｂ）より上にあること、及び、グラフ
（ｃ）がグラフ（ｄ）より上にあることから、６００℃
で熱処理を行った導電層では、窒化チタンからは窒素
が、酸化シリコン膜からは酸素が、夫々チタン中に拡散
している様子が理解できる。この拡散した窒素及び酸素
が、Ｔi膜のサイドエッチングを抑制する。
【００２４】上記実施例においては、チタン膜及び窒化
チタン膜の形成後で、アルミニウム合金膜の形成前に熱
処理を行う構成を採用したので、エッチングマスクであ
る酸化シリコン膜２０６を低温で成膜することが可能と
なる。このため、アルミニウム合金としてＡlＳiＣu膜
を用いた場合においても、この酸化シリコン膜の形成時
に、アルミニウム合金中に固溶しているシリコンの析出
を抑制することができる。従って、Ｔi膜上にＡlＳiＣu
膜を用いても、シリコンの析出が原因となって従来生ず
ることが知られていたエッチング残渣が防止でき、これ
に起因する配線の信頼性低下を防止できる利点がある。
チタン膜の形成後で、アルミニウム合金膜の形成前に熱
処理を行う構成を採用したので、エッチングマスクであ
る酸化シリコン膜２０６を低温で成膜することが可能と
なる。このため、アルミニウム合金としてＡlＳiＣu膜
を用いた場合においても、この酸化シリコン膜の形成時
に、アルミニウム合金中に固溶しているシリコンの析出
を抑制することができる。従って、Ｔi膜上にＡlＳiＣu
膜を用いても、シリコンの析出が原因となって従来生ず
ることが知られていたエッチング残渣が防止でき、これ
に起因する配線の信頼性低下を防止できる利点がある。
【００２５】なお、上記各実施例の構成は何れも単に例
示であり、本発明の配線形成方法は、上記各実施例の構
成から種々の修正及び変更が可能である。
示であり、本発明の配線形成方法は、上記各実施例の構
成から種々の修正及び変更が可能である。
【００２６】
【発明の効果】以上説明したように、本発明の配線形成
方法によると、連続するチタン膜及び窒化チタン膜を少
なくとも含む導電層の塩素を含むガスによるプラズマエ
ッチングに先立って、導電層を少なくとも一度熱処理す
る構成を採用したことにより、チタン中に少なくとも窒
素を拡散混入させ、この窒素の作用によりチタンのサイ
ドエッチングを防止することが出来るので、配線パター
ンの寸法精度が高く、また、実用的に充分なエッチング
速度でエッチングを行うことができるため、本発明は、
半導体装置の信頼性及び生産性の向上を可能とした顕著
な効果を奏する。
方法によると、連続するチタン膜及び窒化チタン膜を少
なくとも含む導電層の塩素を含むガスによるプラズマエ
ッチングに先立って、導電層を少なくとも一度熱処理す
る構成を採用したことにより、チタン中に少なくとも窒
素を拡散混入させ、この窒素の作用によりチタンのサイ
ドエッチングを防止することが出来るので、配線パター
ンの寸法精度が高く、また、実用的に充分なエッチング
速度でエッチングを行うことができるため、本発明は、
半導体装置の信頼性及び生産性の向上を可能とした顕著
な効果を奏する。
【図１】本発明の実施例１の配線形成方法を示すため
の、各工程段階毎の半導体装置の断面図。
の、各工程段階毎の半導体装置の断面図。
【図２】図１の配線形成方法で採用されるＲＩＥ工程で
の模式的側面図。
の模式的側面図。
【図３】本発明の実施例２の配線形成方法を示すため
の、各工程段階毎の半導体装置の断面図。
の、各工程段階毎の半導体装置の断面図。
【図４】チタンのサイドエッチング量と、アニール温度
との関係を示すグラフ。
との関係を示すグラフ。
【図５】本発明の配線方法の効果を示すための図で、Ｘ
線光電子分光法による導電層の深さ方向の元素分布を示
すグラフ。
線光電子分光法による導電層の深さ方向の元素分布を示
すグラフ。
１０１、１０２ 半導体基板 １０２、２０２ 酸化シリコン膜 １０３、２０３ チタン膜 １０４、２０４ 窒化チタン膜 １０５ ＡlＣu膜 ２０５ ＡlＳiＣu １０６、２０６ 酸化シリコン膜（プラズマＣＶＤ） １０７、２０７ レジストパターン １０８ ウエハステージ １０９ ウエハ １１０ 排気口 １１１ エッチング容器 １１２ ガス導入口 １１３ ＲＦ電源 １１４ ブロッキングコンデンサ
Claims (1)
- 【請求項１】 半導体基板上部に酸化膜を形成する工程
と、チタン膜、窒化チタン膜、及び、アルミニウム又は
アルミニウム合金膜をこの順に含む導電層を前記酸化膜
上に且つ該酸化膜に接して形成する工程と、基板温度を
４５０〜６００℃に維持して前記導電層を熱処理し、前
記チタン膜内に酸素及び窒素を混入させる工程と、塩素
を含むガスを利用したプラズマエッチングにより前記導
電層をパターニングする工程とをこの順に含むことを特
徴とする配線形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6018728A JP2809087B2 (ja) | 1994-02-15 | 1994-02-15 | 配線形成方法 |
| US08/388,455 US5522520A (en) | 1994-02-15 | 1995-02-14 | Method for forming an interconnection in a semiconductor device |
| KR1019950002834A KR0158786B1 (ko) | 1994-02-15 | 1995-02-15 | 반도체 소자에서의 배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6018728A JP2809087B2 (ja) | 1994-02-15 | 1994-02-15 | 配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07230998A JPH07230998A (ja) | 1995-08-29 |
| JP2809087B2 true JP2809087B2 (ja) | 1998-10-08 |
Family
ID=11979736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6018728A Expired - Fee Related JP2809087B2 (ja) | 1994-02-15 | 1994-02-15 | 配線形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5522520A (ja) |
| JP (1) | JP2809087B2 (ja) |
| KR (1) | KR0158786B1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705428A (en) * | 1995-08-03 | 1998-01-06 | Chartered Semiconductor Manufacturing Pte, Ltd. | Method for preventing titanium lifting during and after metal etching |
| US5780315A (en) * | 1995-09-11 | 1998-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd | Dry etch endpoint method |
| US6004884A (en) * | 1996-02-15 | 1999-12-21 | Lam Research Corporation | Methods and apparatus for etching semiconductor wafers |
| US5952244A (en) * | 1996-02-15 | 1999-09-14 | Lam Research Corporation | Methods for reducing etch rate loading while etching through a titanium nitride anti-reflective layer and an aluminum-based metallization layer |
| US5846443A (en) * | 1996-07-09 | 1998-12-08 | Lam Research Corporation | Methods and apparatus for etching semiconductor wafers and layers thereof |
| US6162724A (en) * | 1996-09-12 | 2000-12-19 | Mosel Vitelic Inc. | Method for forming metalization for inter-layer connections |
| US5883007A (en) * | 1996-12-20 | 1999-03-16 | Lam Research Corporation | Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading |
| US5980768A (en) * | 1997-03-07 | 1999-11-09 | Lam Research Corp. | Methods and apparatus for removing photoresist mask defects in a plasma reactor |
| US6087266A (en) * | 1997-06-27 | 2000-07-11 | Lam Research Corporation | Methods and apparatus for improving microloading while etching a substrate |
| US6090304A (en) * | 1997-08-28 | 2000-07-18 | Lam Research Corporation | Methods for selective plasma etch |
| US6043163A (en) * | 1997-12-29 | 2000-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | HCL in overetch with hard mask to improve metal line etching profile |
| JP3322305B2 (ja) * | 1999-02-25 | 2002-09-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP4646346B2 (ja) * | 2000-01-28 | 2011-03-09 | パナソニック株式会社 | 電子デバイスの製造方法 |
| KR100374228B1 (ko) * | 2001-03-28 | 2003-03-03 | 주식회사 하이닉스반도체 | 금속배선 형성 방법 |
| KR20230001377U (ko) | 2021-12-28 | 2023-07-05 | (주)다다 | 다용도 펜꽂이 정리함 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL136565C (ja) * | 1967-12-08 | |||
| JPS61183942A (ja) * | 1985-02-08 | 1986-08-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02271631A (ja) * | 1989-04-13 | 1990-11-06 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH04251923A (ja) * | 1991-01-09 | 1992-09-08 | Tokyo Ohka Kogyo Co Ltd | エッチング用反応性ガス |
-
1994
- 1994-02-15 JP JP6018728A patent/JP2809087B2/ja not_active Expired - Fee Related
-
1995
- 1995-02-14 US US08/388,455 patent/US5522520A/en not_active Expired - Fee Related
- 1995-02-15 KR KR1019950002834A patent/KR0158786B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR0158786B1 (ko) | 1999-02-01 |
| JPH07230998A (ja) | 1995-08-29 |
| US5522520A (en) | 1996-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4786360A (en) | Anisotropic etch process for tungsten metallurgy | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JPH07230998A (ja) | 配線形成方法 | |
| JP4075228B2 (ja) | 半導体装置の製造方法 | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| US6271115B1 (en) | Post metal etch photoresist strip method | |
| JPH0629311A (ja) | 半導体装置の製法 | |
| JP2004214663A (ja) | 金属電極を有するキャパシター製造方法 | |
| US6277736B1 (en) | Method for forming gate | |
| JP2891952B2 (ja) | 半導体装置の製造方法 | |
| JPH06232098A (ja) | 酸化防止方法およびドライエッチング方法 | |
| JPH04225525A (ja) | ドライエッチング方法 | |
| JPH06163477A (ja) | ドライエッチング方法 | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| US20040102041A1 (en) | Method of manufacturing semiconductor device with capacitor electrode | |
| JPH1167766A (ja) | 半導体装置の製造方法 | |
| JP3465444B2 (ja) | プラズマエッチング方法 | |
| JPH07273120A (ja) | 半導体基板の処理方法 | |
| JP2001077193A (ja) | コンタクトの形成方法 | |
| JPH088231A (ja) | 膜の平坦化方法 | |
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| JPH08339987A (ja) | 配線形成方法 | |
| JPH03185823A (ja) | 半導体装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JP2003017436A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |