JPS6155144B2

JPS6155144B2 -

Info

Publication number: JPS6155144B2
Application number: JP57082979A
Authority: JP
Inventors: Uorufu Hauzaa Matsukusu
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1981-05-18
Filing date: 1982-05-17
Publication date: 1986-11-26
Also published as: JPS57196371A; US4435655A

Description

【発明の詳細な説明】

本発明は、半導体誤差補正回路、特に半導体接
合の電圧―電流対数特性の誤差を補正する回路に
関する。バイポーラ接合トランジスタ、ダイオード等の
半導体素子のなかには、能動バイアス下で１対の
端子間の電圧に対して他の（又は同一）対の端子
電流がほぼ対数に比例するものであることが知ら
れている。この対数特性のほかに、抵抗効果によ
る付加電圧降下、更には２次的な半導体素子内の
効果（現象）がある。この付加成分すなわち対数
特性誤差（以下単に「誤差」という。）は、素子
を比較的高電流密度で駆動したとき特に顕著にな
る。これら素子の対数特性は多くのアナログ演算
回路で明示的又は黙示的に利用されているが、こ
の付加電圧により誤差を生ずることになる。この
課題解決のための従来技術は回路電流を制限する
ことであつたが、これは信号範囲をも制限するこ
ととなり、また誤差は軽減されるのみで排除され
ないのであるから、誤差の解決とはならなかつ
た。したがつて、本発明の目的は、半導体pn接合
等の誤差を補正する回路を提供することである。本発明の他の目的は、半導体素子を使用するア
ナログ回路の対数誤差を補正する回路を提供する
ことである。本発明の更に他の目的は、一般（プロトタイ
プ）回路を広い信号ダイナミツクレンジで正確に
動作させる補正回路を提供することである。本発明のその他の目的は、プロトタイプ回路に
直接組込みうる補正回路を提供することである。本発明の別の目的は、構成が簡単で且つ安価な
補正回路を提供することである。本発明のその他の目的及び作用効果は、添付図
を参照しながら以下の説明を読めば、当業者には
明白となるであろう。本発明によると、対数誤差、すなわち実際の半
導体素子における抵抗メカニズム及びその他の効
果の影響を受けて生じる電圧―電流特性と基本半
導体素子物理（バイポーラ・トランジスタにあつ
ては、例えばエバースモール方程式）が予言した
理想的電圧―電流対数関係との差である誤差を補
正する回路を得ることができる。この補正回路
は、２対の半導体素子を用い、これらの対の一方
の電流密度が他方の対の電流密度と交差比例関係
（後述）であつて、大きさを異にし、双方の対間
に一定電流密度比を確立するよう４辺形的
（QUAD）構成とする。この補正回路は、プロト
タイプ回路の生じた誤差を逆極性で代表する電圧
を発生する。この代表する電圧をプロトタイプ回
路中に挿入し、これにより生じた誤差を相殺す
る。補正回路中の上述した電流密度比は、電流を固
定したままで４素子の接合面積を異ならしめて、
又は面積を一定に維持したままで電流の大きさを
変えて、或いはこれら両方の組合せによつて実現
することができる。以下、本発明の半導体誤差補正回路の構成及び
動作を実施例に基づき具体的に説明する。第１図は、１対の半導体素子を含む差動回路を
示し、本発明の動作理解の予備知識を与えるため
の回路図である。半導体素子は、図の例では１対
のトランジスタ１０，１２であつて、両エミツタ
を相互接続して電流源１４に接続する。バイアス
電圧は、それぞれ入力端子１６，１８を介してト
ランジスタ１０，１２のベースに印加する。両ト
ランジスタ１０，１２のベース・エミツタ接合間
に電圧Ｖ_BE1，Ｖ_BE2が現われると、各トランジス
タのコレクタに電流I₁，I₂が流れるが、これら電
圧・電流間の関係は理想的には次式で表わせる。Ｖ_BE1−Ｖ_BE2＝（ｋＴ／ｑ）ln（Ｉ_１／Ｉ_２） ………(1) ここで、ｋはボルツマン定数、Ｔは絶対温度、
ｑは電子の電荷である。この関係は、多くのアナ
ログ回路に利用されている。しかし、実際の素子にはベース・エミツタ領域
のバルク抵抗、接触インターフエース、メタライ
ゼーシヨン・パス等の誤差発生機構が不可避的に
存在するにも拘らず、これらについては上記(1)式
中には考慮されていない。また、大動作電流下に
あつては、更に他の誤差源（電流過密、高レベル
注入等）が生じる。その結果、各トランジスタの
ベース・エミツタ電圧すなわちＶ_BE中に誤差電圧
成分が生じる。この誤差電圧は、各コレクタ電流
に依存する。それは各トランジスタについて生じ
るので、(1)式のトランジスタに誤差電圧項Ｖ_E
（）を加えると、より正確な次式が得られる。Ｖ_BE1−Ｖ_BE2＝（ｋＴ／ｑ）ln（Ｉ_１／Ｉ_２）＋Ｖ_E（I₁）−Ｖ_E（I₂） ………(2) 誤差項Ｖ_E（）はの関数であつて、Ｖ_BE中
に電流依存性の誤差電圧を生じることとなり、(2)
式は理想対数特性である(1)式と多少異つたものと
なる。実際には、通常のバイポーラ接合トランジ
スタにあつては、ベース・エミツタ電圧中の誤差
項Ｖ_E（）は、ある電流レベル以下ではコレク
タ電流と正比例する（線形）が、上述したとお
り、それ以上の電流レベルになると付加効果が現
われてＶ_Eのへの依存は非線形となる。(2)式中
の誤差項Ｖ_Eを生じる効果は各ベース・エミツタ
接合付近の電流密度に依存するので、接合面積が
異なれば誤差もそれに応じて変化し、接合面積が
大きければ大きい程電流密度は低くなつて誤差項
Ｖ_Eは小さくなる。第１図では、トランジスタ１
０，１２は等しいベース・エミツタ接合面積Ａを
有する。しかし、一般的には面積依存性を考慮し
て次式のように表わすことができる。Ｖ_BE1−Ｖ_BE2＝（ｋＴ／ｑ）ln（Ｊ_１／Ｊ_２）＋Ｖ_E′（J₁）−Ｖ_E′（J₂） ………（3a）＝（ｋＴ／ｑ）ln（Ｉ_１／Ｉ_２）＋Ｖ_E′（J₁）−Ｖ_E′（J₂） ………（3b）ここでJ₁＝I₁／Ａ，J₂＝I₂／Ａ，Ｖ_E′は電流密
度で表現した誤差電圧、すなわちＶ_E′＝Ｖ_E
（AJ）である。以下、電流密度「Ｊ」をトランジ
スタのコレクタ電流に対するベース・エミツタ接
合面積の比を表わすものとする。（3a），（3b）式
から、対数項は、電流又は電流密度を用いて表現
できることが明らかである。それは、双方の値の
比に存しており、これらの比は等面積の接合につ
いては同じだからある。前述したＶ_E（）がに依存するように、Ｖ_E
′（Ｊ）もＪへ依存する。特に、Ｊが増加すると
Ｖ_E′（Ｊ）も増加する。したがつて、小面積の素
子は一定電流に対し大きな誤差を有する。逆に、
一定コレクタ電流に対する誤差電圧の大きさは、
ベース・エミツタ接合面積を大きくすればする程
減少する。次に、第２図の回路について考察する。４個の
トランジスタ２０〜２６を１対の入力端子２８―
３０及び１対の出力端子３２―３４間に配列す
る。必要電流I₁，I₂，I₃及びI₄を発生する補助回路
３６をこれらトランジスタ２０〜２６に接続す
る。上方対２０―２２及び下方対２４―２６の各
素子対は、上記(1)〜(3)式で述べた誤差を含むもの
と類似の電流―電圧関係にある。当面、下方対２４―２６は接合面積が極めて大
きく、電流密度Ｊすなわち下方対のＶ_E′項は実質
的に０であると仮定する。よつて、(1)式で表わし
た理想関係が下方対２４―２６については成立
し、上方対２０―２４は誤差を伴う。そこで、も
し接合電流を両素子対につき交差比例させる、す
なわちI₁／I₂＝I₄／I₃とすると、差電圧Ｖ_IN−Ｖ_OU
_Ｔの対数電圧項は相殺し上方対２０−２２から誤
差電圧Ｖ_E′（J₁）−Ｖ_E′（J₂）のみが得られること
となる。ここで得た誤差電圧を所定極性にして１
対の接合を有する他の回路に挿入し、その接合対
からの誤差を相殺する。ここで、I₁とI₂はその対
の対応電流に追従するものとする。しかし、この
実施例は、下方対２４−２６のベース・エミツタ
接合を極めて大きくしなければならないので、余
り実用的であるとはいえない。第２図の回路にあつても、２対の半導体素子を
異なる大きさの交差的に比例する電流密度とし、
上方及び下方対の電流密度比を所定の大きさに定
めれば、有限面積の素子を用いてもよい。この比
が１でない限り、両対の対数電圧は相殺される
が、対数誤差については相殺されない。よつて、
有限接合面積の下方対はゼロ以外の誤差を有する
が、これを上方対の誤差より十分小さくすれば、
差電圧Ｖ_IN−Ｖ_OUTが他の対の信号依存誤差を再
び代表し、それを相殺するために使用できる。実
際上、これらの要件を満足する補正回路を構成す
るには種々の方式があるが、いずれも１対のトラ
ンジスタを使用するものより遥かに複雑となる。次に、第３図について説明する。同図は、任意
回路網４２に直列接続したＬ個のベース・エミツ
タ接合電圧及びこれに接続された２対のトランジ
スタ２０―２２，２４―２６を有する補正回路１
４を含む。補正回路１４は、プロトタイプ回路４
０の頂部の接続４８を切断してプロトタイプ回路
４０に付加する。ループ５０は、補正回路４４、
回路４０のＬ個の接合、及び回路網４２の直列回
路から成る。電流確立手段４６は各接合電流を供
給する付属回路をなすが、これらは周知のもので
あるので詳細な説明は省略する。プロトタイプ回
路４０の本質的特徴は、それぞれ誤差を伴う直列
接続の半導体接合を有することである。回路４０
は、図示しない他の多くの機能を有してもよく、
また多くの直列接合電圧より成る大きな回路の一
部分であつてもよい。この回路４０は、後で例示
するように、対数特性を用いて増幅、掛算、割
算、指数その他線形、非線形演算をする各種アナ
ログ信号処理回路のいずれかであつてもよい。入
出力信号は、ループ中の電圧又は１以上の接合を
流れる電流であつてもよい。電圧Ｖ_Xを有する回
路網４２は、ループ内の半導体接合以外の素子の
電圧降下の和であつて、入力又は出力接続を表わ
してもよい。そのような素子がなければ、Ｖ_X＝
０である。補正回路４４の４個の素子は、交差比例電流密
度の電流を流しベース・エミツタ接合を直列接続
して、これら接合の電圧降下の対数特性への貢献
をループに沿つて合計すると０となるようにす
る。上方及び下方対の電流密度は係数Ｃで関係付
けて必要とする電流密度比を得る。Ｊ_A，Ｖ_B及び
Ｃの値は、トランジスタ２０〜２６のベース・エ
ミツタ電圧の誤差成分がプロトタイプ回路４０中
のベース・エミツタ電圧の誤差成分を実質的又は
完全に相殺するように、回路４０内のＬ個の接合
の電流密度から得てもよい。キルヒホツフの法則
から、回路４０の直列接続接合電圧と直列に所望
補正電圧を挿入することにより、回路４０内の接
合の誤差電圧を完全に補正することができる。第３図において、補正回路４４はループの一端
に示すが、キルヒホツフの法則から明らかなとお
り、補正素子はループ中のどの位置へ挿入して
も、その方向さえ保持すれば理論的には同一効果
が得られることが明らかである。その唯一の機能
はループに信号依存の補正電圧を印加することで
あるから、補正されるべきプロトタイプ回路の各
種接合に散在させてもよい。第３図に示す如く電
流密度を交差比例させるので、補正回路４４によ
りループに加えた正味の電圧は次式で表わされ
る。Ｖ_E′（Ｊ_A）＋Ｖ_E′（CJ_B）−Ｖ_E′（CJ_A）−Ｖ_E′（Ｊ_B）素子２０〜２６は、プロトタイプ回路４０の信
号依存電流密度J₁，J₂，…，Ｊ_Lに関係付けて駆
動する必要がある。電流密度比の全要件は、補正
回路４４内でも（係数Ｃにより）補正回路とプロ
トタイプ回路間でも、等しい電流を使用してベー
ス・エミツタ接合面積を制御するか、接合面積を
同じにして電流を制御するか、又はこれらの組合
せによつて実現できる。接合面積の調整には、ト
ランジスタを特別に設計するか、複数の等しいト
ランジスタを並列接続して任意の等価接合面積を
得るようにすればよい。補正回路４４の完全な設計仕様書を作るには、
Ｊ_A及びＪ_BとパラメータＣ及び信号依存電流密度
J₁，…，Ｊ_Lとを関係付ける式を決めなければな
らない。第３図に示す接合方向に対して適当な関
係式は、次のとおりである。ここで、０＜Ｃ＜１，

【式】

【式】は、ループに沿いエミツタ矢印が時計方向及び反時計
方向の回路４０内のトランジスタの電流密度の和
である。パラメータＣの値は、設計上の理由で先
に選定する（すなわち、高電流レベルにおける補
正の精度と使用できる全面積とのかね合いで決ま
る）。(4)式は、Ｊ_A及びＪ_Bがどの程度プロトタイ
プ回路の電流密度J₁，…，Ｊ_Lに追従しなければ
ならないかを示す。(4)式は、Ｃ及びJ₁，…，Ｊ_L
の関数としてＪ_A及びＪ_Bを決定する種々の手法の
うちの１つを示す。もし、(4)式が満足されれば、
補正回路４４はループ中の線形誤差成分の和を完
全に相殺する。すなわち、通常電流レベル下で要
部をなす、いわゆるオーミツク誤差を完全に補正
する。更に、ベース電流過密よる付加的非線形誤
差を補正する。この対数誤差の非線形効果が詳細
に分かつていれば、必要に応じ(4)式以外の式を用
いて回路の正味誤差を最小にするＪ_A及びＪ_Bを決
定できる。更に、パラメータＣが０に近づく（例
えば、補正回路の下方対の面積が無限大に近づ
く）限界点においては、線形及び非線形を問わず
総ての誤差を完全に補正できる。Ｃの値が１を超
す逆極性の補正信号であれば、誤差は相殺されず
ますます増加することになる。第４図は、プロトタイプ回路の誤差を補正する
実用補正回路の１例を示す。上方の半導体素子対
はトランジスタ２０′−２２′であり、そのベース
はそれぞれ１対の入力端子６０−６２に接続し、
その間に入力信号Ｖ_INを印加する。下方の半導体
素子対はトランジスタ２４′−２６′より成り、ト
ランジスタ２０′−２２′と交差接続する。すなわ
ち、トランジスタ２４′のベース及びトランジス
タ２６′のコレクタは共にトランジスタ２０′のエ
ミツタに、またトランジスタ２６′のベースとト
ランジスタ２４′のコレクタはトランジスタ２
２′のエミツタに接続する。トランジスタ２０′，
２４′のベース・エミツタ接合は直列に接続さ
れ、同様にトランジスタ２２′，２６′のベース・
エミツタ接合も直列接続されている。また、電流
I₁の電流路はトランジスタ２０′−２６′であり、
電流I₂の電流路はトランジスタ２２′−２４′であ
るから、補正回路の交差電流密度比例を所望の値
にすることができる。出力信号Ｖ_OUTは、１対の
出力端６４−６６か得られる。図示のとおり、第
４図の実施例にあつては、Ｖ_IN信号線からトラン
ジスタ２０′−２２′のベースを見ると高抵抗であ
るので緩衝効果が得られ、したがつて信号依存電
流I₁′，I₂′は信号源には流入しない。しかし、信号依存電流が信号源に流れる用途に
あつては、トランジスタ２０′，２２′のベースを
それぞれのコレクタに接続し、ダイオード接続形
のトランジスタとしてもよい。もし、トランジス
タ２０′〜２６′の電流利得βが高いと、I₁とI₁′は
ほぼ等しく、I₂とI₂′もほぼ等しので、第３図の表
現によるとＣ＝A₁／A₂，Ｊ_A＝I₂／A₁及びＪ_B＝
I₁／A₁となる。第４図において、上方及び下方半導体対の電流
は、ベース電流の影響を除けば同じ大きさである
ので、接合面積を調整して所望の電流密度比を得
るようにしなければならない。完成な誤差補正を
行うには、この接合面積は(4)式に基づいて選定す
る必要がある。例えば、プロトタイプ回路は第１
図の如く接合面積がＡで等しく、第４図の如く同
じ電流I₁，I₂が流れていると仮定し、極性を考慮
すると、(4)式から（I₁−I₂）／A₁＝（１／（１−
Ｃ））（（I₁−I₂）／Ａ）、すなわちA₁＝（１−Ｃ）Ａ
となる。A₁＝CA₂であるから、補正回路の他の面
積はA₂＝（（１−Ｃ）／Ｃ）Ａである。よつて、
(4)式のオーミツク誤差を０とする補正によれば、
必要な接合面積はプロトタイプ素子の接合面積と
パラメータＣとにより表わすことができ、これに
よりある程度の設計の自由度が得られる。Ｃの値
は０〜１の間の任意の値となし得るが、設計者は
製造上の便宜及び高電流補正等により特定の値を
選択することができる。例えば、Ｃ＝1/2であれ
ば、A₁＝Ａ／２，A₂＝Ａである。第５〜７図は、本発明による対数誤差補正方法
を用いる各種アナログ回路の具体例を示す。これ
らの例の総てについて、各素子の相対接合面積を
ベース・エミツタ接合の隣の（）内に示す。第
５図は、１対の素子１００−１０２を用いる簡単
な対数比回路を示す。この上端は補正回路４４に
接続される。素子１００，１０２のエミツタは、
それぞれ１対の電流源I₁，I₂に接続すると共に１
対の出力端子１０８，１１０にも接続する。この
回路の理想関数はＶ_OUT＝（ｋＴ／ｑ）ln（Ｉ_２／Ｉ_１
）であり、補正回路１４はこの関数を極めて高精度で実現す
る。前述したとおり、電流密度比Ｃは０〜１の任
意の値であるが、Ｃの値が小さければ小さい程、
非線形誤差の補正は良好となり、大きな接合面積
が必要となる。第６図の回路は、エミツタ結合トランジスタ１
２０−１２２を含む逆対数比回路を示し、補正回
路４４の補正により次の関係を得る。Ｉ_Ｃ１／Ｉ_Ｃ２＝exp（ｑＶ_ＩＮ／ｋＴ）本例において、補正回路４４は第４図に示す回
路とほぼ同一である。入力端子６０−６２は、そ
れぞれトランジスタ２０′及び２２′のベースに接
続される。サンプルされた信号依存電流Ｉ_C1及び
Ｉ_C2は、それぞれ１対のトランジスタ１２４及び
１２６を流れる。トランジスタ１２４，１２６は
それぞれトランジスタ１２０，１２２のベースに
接続し、トランジスタ１２４，１２６の電流を代
表してコレクタ出力電流Ｉ_C1，Ｉ_C2を得る。電流
源１２８は、トランジスタ１２０〜１２６のコレ
クタ電流を確立する。第６図を第５図と比較する
と、同じ基本トランジスタ対が対数電流―電圧又
は電圧―電流関数に使用できることが分かる。ト
ランジスタ対と補正回路４４との基本動作は両例
で同じであるが、入出力形態が異なるので回路配
置は異なる。第７図は、トランジスタ１４０，１４２，１４
４及び１４６を含む本発明による４現象アナロ
グ・マルチプライヤ（乗算器）の一例を示す。補
正回路４４の信号依存電流はトランジスタ１５
０，１５２，１５４及び１５６から得ており、こ
れらは乗算器のトランジスタのベースに接続され
る。本例は第３図の一般回路を更に複雑に組合せ
た実用回路であり、補正回路４４は１対以上の接
合の累計誤差を補正しうる。電流源１６０，１６
２及び１６４は回路への入力電流を供給し、XY
出力及び補正回路４４の信号依存電流を得る。こ
の回路は、上述した他の回路と同様に、モノリシ
ツクICに好適である。更に、補正回路の付加に
より、動作上影響の大きい半導体接合に最小接合
面積のトランジスタを使用することができ、した
がつて、寄生容量が減少して高速動作が可能とな
る。上述の例ではいずれもバイポーラ・トランジス
タを半導体素子として使用したが、本発明は、こ
れらの素子に限らず、その電圧―電流特性が対数
関係にあつて対数誤差を含むいかなる素子にも適
用しうるものである。これらの特性を有する半導
体素子を例示すると、pn接合及びシヨツトキ
ー・ダイオード、低電流レベル（すなわちスレツ
シユホールド以下）で動作するMOS電界効果ト
ランジスタ、並びに最近開発されたパーミアブ
ル・ベース・トランジスタがある。いずれの場合
も、補正回路は、電圧降下を直列にした４個
（QUAD）の素子を含み、電圧降下の対数成分が
合計すると０となるも対数誤差は相殺されない電
流又は電流密度駆動となるよう接続する。以上、本発明による半導体特性誤差補正回路の
概念と実施例について説明したが、本発明の要旨
から逸脱することなく必要に応じ種々の変更・変
形が可能であることは、当業者には容易に理解で
きるであろう。

【図面の簡単な説明】

第１図は本発明の説明に供する回路図、第２図
は本発明による誤差補正回路の回路図、第３図は
第２図の補正回路を一般プロトタイプ回路と組合
せた例を示す回路図、第４図はプロトタイプ回路
の誤差を補正する本発明による実用補正回路の例
を示す回路図、第５〜７図は本発明による誤差補
正回路を使用する各種アナログ回路の例を示す回
路図である。２０−２２，２０′−２２′……第１半導体対、
２４−２６，２４′−２６′……第２半導体対、３
６，４６……電流確立回路、４４……誤差補正回
路。

Claims

【特許請求の範囲】１第１及び第２の半導体接合と、該第１及び第
２の半導体接合にそれぞれ直列に接続された第３
及び第４の半導体接合を有する１対のトランジス
タとを具え、該１対のトランジスタの各ベースを互いに他方
のトランジスタのコレクタに交差接続し、上記第３及び第４の半導体接合の電流密度をそ
れぞれ上記第２及び第１の半導体接合の電流密度
より小さく選定し、上記第１ないし第４の半導体接合の電圧降下の
和により他の半導体接合を含む回路の電流密度依
存誤差を補正する半導体誤差補正回路。