JPS6155284B2 - - Google Patents
Info
- Publication number
- JPS6155284B2 JPS6155284B2 JP56045050A JP4505081A JPS6155284B2 JP S6155284 B2 JPS6155284 B2 JP S6155284B2 JP 56045050 A JP56045050 A JP 56045050A JP 4505081 A JP4505081 A JP 4505081A JP S6155284 B2 JPS6155284 B2 JP S6155284B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- emitter
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 240000008042 Zea mays Species 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Dc-Dc Converters (AREA)
- Control Of Electrical Variables (AREA)
Description
本発明は微小電流を得るための微小電流源回路
に関する。 従来、バイポーラICで小電流を得る回路とし
ては第１図に示すような米国特許（USP）
3320439の回路がある。この回路で入力電流I1を
100μＡ、出力電流I2を0.1μＡとすると、抵抗Ｒ
の抵抗値はR2＝ＶＴ／Ｉ２lnＩ１／Ｉ２で1.8MΩとなる
。勿論、 この様に1MΩ以上の抵抗を精度良く実現するこ
とは現在のバイポーラICでは不可能である。 また、第２図に示すように微小電流としてトラ
ンジスタのベース電流を利用する回路も知られて
いる。この回路でエミツタ電流Ｉに100μＡを考
えると、エミツタ接地電流増幅率β＝100として
１μＡのベース電流ＩB（ＩB＝１／βＩ）が得られ る。しかしこの電流は、β依存性が強いので精度
が悪い。すなわち、現在のバイポーラICでは、
この増幅率βはβ＝100〜500の程度変動する。こ
のように、μＡ単位以下の微小な電流源回路を作
ることは従来バイポーラICでは困難であつた。 本発明は上記の事情に鑑みてなされたもので、
所定の電流を得る電流印加回路から供給される入
力電流による比較的小さな抵抗の電圧降下分だけ
出力トランジスタのベース・エミツタ間電圧を小
さくして出力トランジスタからの出力電流を小さ
くする回路構成とすることによつて、バイポーラ
ICにてμＡ単位以下の微小な電流を精度良く得
ることができる微小電流源回路を提供することを
目的とする。 以下、図面を参照して本発明の一実施例を詳細
に説明する。第３図は本発明の微小電流源回路を
示しており、この電流源回路は、正電源（＋）と
負電源（−）との間に順次接続される入力電流源
Ｉと第１及び第２のトランジスタQ1，Q2を有し
ている。すなわち、入力電流源Ｉの一端は上記正
電源（＋）に、他端は第１のトランジスタQ1の
コレクタ・ベース相互接続点にそれぞれ接続さ
れ、第２のトランジスタQ2のコレクタ・ベース
相互接続点は上記第１のトランジスタQ1のエミ
ツタに、エミツタは負電源（−）に接続される。
さらに本回路は、上記第１のトランジスタQ1の
ベース電位と等しい電位がそのベースに供給さ
れ、コレクタ・エミツタ間が上記正・負電源間に
挿入される第３のトランジスタと、このトランジ
スタQ3のエミツタと負電源（−）との間に挿入
される抵抗R1と、上記第３のトランジスタQ3に
前記入力電流源Ｉの電流のｎ倍（ｎは正の整数）
の電流を印加する電流源nIから成る電流印加回路
１１と、上記第３のトランジスタQ3のエミツタ
から上記抵抗R1を介してベース電流が供給さ
れ、エミツタが負電源（−）に接続され、コレク
タが出力電流I0端OUTとなる第４のトランジス
タQ4を有している。ここで、上記第１乃至第４
のトランジスタQ1〜Q4のエミツタ面積をそれぞ
れm1，m2，m3，m4で表わすと、これらはm1＞
m3，m4，m2＞m3，m4に設定しており、この実
施例では第３、第４トランジスタQ3，Q4のエミ
ツタ面積をＡ（m3＝m4＝１）とし、第１及び第
２のトランジスタQ1，Q2のエミツタ面積mA
（m1＝m2＝ｍ）としている。また、上記負電源
（−）は接地電位に、正電源（＋）は10V電位に
設定している。（但し、電源電圧Vccとしての正
電源は1.5V位でも動作可能である） 第４図の回路は第３図の回路の電流印加回路１
１の具体例を示す一実施例である。この場合の電
流印加回路１１は、前記第３のトランジスタQ3
のコレクタを正電源（＋）との間に接続された電
流源nIと、この電流源nIからベース電流が供給さ
れ、コレクタが正電源（＋）に接続された第５の
トランジスタQ5と、このトランジスタQ5のエミ
ツタにベース・コレクタ相互接続点が接続され、
エミツタが負電源（−）に接続された第６のトラ
ンジスタQ6と、この第６のトランジスタQ6とベ
ース相互間が接続され、コレクタが前記抵抗R1
を介して第３のトランジスタQ3のエミツタに接
続され、エミツタが負電源（−）に接続された第
７のトランジスタQ7とから構成される。なお、
上記第６、第７のトランジスタQ6，Q7はカレン
トミラーに接続されている。 第４図の回路において、トランジスタQ1，
Q2，Q3と抵抗R1と出力トランジスタQ4がこの微
小電流源を形成する主要部である。この回路で
は、電流源Ｉ，nIからそれぞれ供給する電流Ｉ，
nIが回路の入力電流であり、第１のトランジスタ
Q1のコレクタに入力電流Ｉを加えると同時にそ
のｎ倍の電流nIを第３のトランジスタQ3のコレ
クタにも加える。しかして、トランジスタQ5と
カレントミラー接続のトランジスタQ6，Q7は、
上記第３のトランジスタQ3のコレクタ電流がnI
に等しくなる様に働く。そこで、電流源nIによる
抵抗R1の電圧降下分だけ出力トランジスタQ4の
ベース・エミツタ間電圧を小さくして、このトラ
ンジスタQ4からの出力電流I0を小さくするのがこ
の微小電流源回路の動作原理である。 次に、上記した第４図の微小電流源回路の動作
原理を数式を用いて詳述する。この回路では２つ
の主要部の動作を説明すれば理解できるであろ
う。すなわち、出力電流I0の値を決めるトランジ
スタQ1，Q2，Q3，Q4、抵抗R1の回路部分と、第
３のトランジスタQ3のコレクタ電流を決めるト
ランジスタQ5，Q6，Q7の回路部分との２つであ
る。 まずトランジスタQ5，Q6，Q7の回路部による
トランジスタQ3のコレクタ電流を決める動作を
説明する。第３のトランジスタQ3のベース電圧
ＶB（Q3）はトランジスタQ1，Q2のそれぞれのベ
ース・エミツタ間電圧ＶBEの和であるから ＶB（Q3）＝ＶBE（Q1）＋ＶBE（Q2） ≒2VBE …(1) となる。また、第３のトランジスタQ3のエミツ
タ電圧ＶE（Q3）は次式で示される。 ＶE（Q3）＝ＶBE（Q4）＋R1・ＩE（Q3） …(2) つまり、第４のトランジスタQ4のベース・エ
ミツタ間電圧ＶBE（Q4）と抵抗R1による電圧降下
との和である。ここで、抵抗R1による電圧降下
分が無視できるものとすれば、上記(2)式は ＶE（Q3）≒ＶBE …(3) となる。トランジスタQ3のコレクタ電圧ＶC
（Q3）はトランジスタQ5，Q6のそれぞれのベー
ス・エミツタ間電圧ＶBEの和で表わされ、 ＶC（Q3）＝ＶBE（Q5）＋ＶBE（Q6） ≒2VBE …(4) となる。上記(2)，(3)，(4)式から第３のトランジス
タQ3は能動状態（ＶCE≒ＶBE，ＶCE：コレク
タ・エミツタ間電圧）で動作していることがわか
る。ここで、トランジスタのエミツタ、接地電流
増幅率βが十分に大きいと仮定すると、トランジ
スタQ3のコレクタ電流ＩC（Q3）とエミツタ電流
ＩE（Q3）とは等しいと考えて良い。そこで、ト
ランジスタQ3のコレクタとエミツタでの接点方
程式から次式を得る。 nI＝ＩC（Q3）＋ＩB（Q5） …(5) ＩC（Q3）＝ＩB（Q4）＋ＩC（Q7） …(6) ここで、トランジスタQ6，Q7はカレントミラ
ー回路を構成しているので、両トランジスタ
Q6，Q7のコレクタ電流ＩCは等しいので次の様に
書ける。 ＩC（Q6）＝ＩC（Q7） …(7) また、トランジスタQ6のコレクタ電流ＩC
（Q6）はトランジスタQ5のエミツタ電流ＩE（Q5）
であるので次の様に書ける。 ＩE（Q5）＝ＩC（Q6） …(8) ここで、出力トランジスタQ4のベース電流ＩB
（Q4）が無視し得るものとすると、上記(6)，(7)，
(8)式から次式が導かれる。 ＩE（Q5）＝ＩC（Q3） …(9) トランジスタQ5のベース電流ＩB（Q5）はエミ
ツタ電流ＩE（Q5）のβ分の１であるから ＩB（Q5）＝１／β・ＩE（Q5） …(10) と表わすことができ、この(10)式を前記(5)式に代入
すると、(5)式は nI＝（１＋１／β）ＩC（Q3） …(11) となる。 ここで、前述したようにβは十分大きいので上
記(11)式は ＩC（Q3）＝nI …(12) となり、トランジスタQ3のコレクタ電流ＩC
（Q3）は定電流源の供給電流nIに等しいことにな
る。すなわち、以上がトランジスタQ3のコレク
タ電流ＩC（Q3）を決めるトランジスタQ5，Q6，
Q7の回路動作である。 次に、トランジスタQ1，Q2，Q3，Q4と抵抗R1
との回路部による出力電流I0を決める動作を説明
する。トランジスタのベース・エミツタ間電圧Ｖ
BEとコレクタ電流ＩCとは次式で関係づけられ
る。 ＶBE＝ＶTloＩＣ／ＡＩｓ …（13） ここで、ＶTは熱電圧、Ａはエミツタ面積、Is
は逆バイアス飽和電流である。トランジスタ
Q1，Q2，Q3、抵抗R1、トランジスタQ4のループ
方程式は ＶBE（Q1）＋ＶBE（Q2） ＝ＶBE（Q3）＋nIR1＋ＶBE（Q4） …（14） と表わされ、これに（13）式を代入すると、 ＶTloＩ／ｍ１ＡＩｓ＋ＶTloＩ／ｍ２ＡＩｓ ＝ＶTloｎＩ／ｍ３ＡＩｓ＋nIR1＋ＶTloＩ０／ｍ４Ａ
Ｉｓ…（15） ここで、前述したように本実施例ではm1＝m2＝
ｍ，m3＝m4＝１としているので上記（15）式は 2VTloＩ／ｍＡＩｓ ＝ＶTloｎＩ／ＡＩｓ＋nIR1＋ＶTloＩ０／ＡＩｓ…（
16） となる。上記（16）式を解いて出力電流I0を求め
ると、 となる。従つて、出力トランジスタQ4の出力電
流I0は（17）式からトランジスタのエミツタ面積
比、定電流源の電流比ｎおよび抵抗値R1で決定
されることがわかる。以上がトランジスタQ1，
Q2，Q3，Q4と抵抗R1の回路部の動作である。 以上の説明から出力電流I0を求めることができ
るが、次に実際の回路動作とその特性を確認する
為に第５図の回路で実験を行なうことにする。こ
の実験回路の目安となる数値例を次に示す。 Ｉ＝100μＡ，ｍ＝１，ｎ＝３，R1＝500Ω，
ＶT＝26mV（Ｔ＝300〓）これらを前記（16）式
に代入すると、出力電流I0としてIo＝0.10μＡが
求まる。つまり、100μＡの入力電流Ｉでその千
分の１の出力電流Io＝0.1μＡを得るものであ
る。この実験回路ではトランジスタQ1〜Q7と抵
抗R1は前述した第４図の回路と同じであり、ト
ランジスタQ8〜Q11と抵抗R2，R3にて電流源Ｉと
３Ｉとを作つている。上記トランジスタQ11はト
ランジスタQ10の３倍のエミツタ面積をもつトラ
ンジスタとしている（ｎ＝３）。また、抵抗R2に
86KΩ、抵抗R3に2.2KΩの抵抗値を用いている。
この時の入力電流Ｉ値は Ｉ＝１／Ｒ２（ＶCC−2VBE） …（18） で求められる。 上記した第５図の回路で、抵抗R2に流れる電
流を可変させ、トランジスタQ10のコレクタ電流
Ｉ、トランジスタQ11のコレクタ電流３Ｉ、抵抗
R1の電圧降下ＶR、出力電流I0を測定した結果を
下記表に示す。
に関する。 従来、バイポーラICで小電流を得る回路とし
ては第１図に示すような米国特許（USP）
3320439の回路がある。この回路で入力電流I1を
100μＡ、出力電流I2を0.1μＡとすると、抵抗Ｒ
の抵抗値はR2＝ＶＴ／Ｉ２lnＩ１／Ｉ２で1.8MΩとなる
。勿論、 この様に1MΩ以上の抵抗を精度良く実現するこ
とは現在のバイポーラICでは不可能である。 また、第２図に示すように微小電流としてトラ
ンジスタのベース電流を利用する回路も知られて
いる。この回路でエミツタ電流Ｉに100μＡを考
えると、エミツタ接地電流増幅率β＝100として
１μＡのベース電流ＩB（ＩB＝１／βＩ）が得られ る。しかしこの電流は、β依存性が強いので精度
が悪い。すなわち、現在のバイポーラICでは、
この増幅率βはβ＝100〜500の程度変動する。こ
のように、μＡ単位以下の微小な電流源回路を作
ることは従来バイポーラICでは困難であつた。 本発明は上記の事情に鑑みてなされたもので、
所定の電流を得る電流印加回路から供給される入
力電流による比較的小さな抵抗の電圧降下分だけ
出力トランジスタのベース・エミツタ間電圧を小
さくして出力トランジスタからの出力電流を小さ
くする回路構成とすることによつて、バイポーラ
ICにてμＡ単位以下の微小な電流を精度良く得
ることができる微小電流源回路を提供することを
目的とする。 以下、図面を参照して本発明の一実施例を詳細
に説明する。第３図は本発明の微小電流源回路を
示しており、この電流源回路は、正電源（＋）と
負電源（−）との間に順次接続される入力電流源
Ｉと第１及び第２のトランジスタQ1，Q2を有し
ている。すなわち、入力電流源Ｉの一端は上記正
電源（＋）に、他端は第１のトランジスタQ1の
コレクタ・ベース相互接続点にそれぞれ接続さ
れ、第２のトランジスタQ2のコレクタ・ベース
相互接続点は上記第１のトランジスタQ1のエミ
ツタに、エミツタは負電源（−）に接続される。
さらに本回路は、上記第１のトランジスタQ1の
ベース電位と等しい電位がそのベースに供給さ
れ、コレクタ・エミツタ間が上記正・負電源間に
挿入される第３のトランジスタと、このトランジ
スタQ3のエミツタと負電源（−）との間に挿入
される抵抗R1と、上記第３のトランジスタQ3に
前記入力電流源Ｉの電流のｎ倍（ｎは正の整数）
の電流を印加する電流源nIから成る電流印加回路
１１と、上記第３のトランジスタQ3のエミツタ
から上記抵抗R1を介してベース電流が供給さ
れ、エミツタが負電源（−）に接続され、コレク
タが出力電流I0端OUTとなる第４のトランジス
タQ4を有している。ここで、上記第１乃至第４
のトランジスタQ1〜Q4のエミツタ面積をそれぞ
れm1，m2，m3，m4で表わすと、これらはm1＞
m3，m4，m2＞m3，m4に設定しており、この実
施例では第３、第４トランジスタQ3，Q4のエミ
ツタ面積をＡ（m3＝m4＝１）とし、第１及び第
２のトランジスタQ1，Q2のエミツタ面積mA
（m1＝m2＝ｍ）としている。また、上記負電源
（−）は接地電位に、正電源（＋）は10V電位に
設定している。（但し、電源電圧Vccとしての正
電源は1.5V位でも動作可能である） 第４図の回路は第３図の回路の電流印加回路１
１の具体例を示す一実施例である。この場合の電
流印加回路１１は、前記第３のトランジスタQ3
のコレクタを正電源（＋）との間に接続された電
流源nIと、この電流源nIからベース電流が供給さ
れ、コレクタが正電源（＋）に接続された第５の
トランジスタQ5と、このトランジスタQ5のエミ
ツタにベース・コレクタ相互接続点が接続され、
エミツタが負電源（−）に接続された第６のトラ
ンジスタQ6と、この第６のトランジスタQ6とベ
ース相互間が接続され、コレクタが前記抵抗R1
を介して第３のトランジスタQ3のエミツタに接
続され、エミツタが負電源（−）に接続された第
７のトランジスタQ7とから構成される。なお、
上記第６、第７のトランジスタQ6，Q7はカレン
トミラーに接続されている。 第４図の回路において、トランジスタQ1，
Q2，Q3と抵抗R1と出力トランジスタQ4がこの微
小電流源を形成する主要部である。この回路で
は、電流源Ｉ，nIからそれぞれ供給する電流Ｉ，
nIが回路の入力電流であり、第１のトランジスタ
Q1のコレクタに入力電流Ｉを加えると同時にそ
のｎ倍の電流nIを第３のトランジスタQ3のコレ
クタにも加える。しかして、トランジスタQ5と
カレントミラー接続のトランジスタQ6，Q7は、
上記第３のトランジスタQ3のコレクタ電流がnI
に等しくなる様に働く。そこで、電流源nIによる
抵抗R1の電圧降下分だけ出力トランジスタQ4の
ベース・エミツタ間電圧を小さくして、このトラ
ンジスタQ4からの出力電流I0を小さくするのがこ
の微小電流源回路の動作原理である。 次に、上記した第４図の微小電流源回路の動作
原理を数式を用いて詳述する。この回路では２つ
の主要部の動作を説明すれば理解できるであろ
う。すなわち、出力電流I0の値を決めるトランジ
スタQ1，Q2，Q3，Q4、抵抗R1の回路部分と、第
３のトランジスタQ3のコレクタ電流を決めるト
ランジスタQ5，Q6，Q7の回路部分との２つであ
る。 まずトランジスタQ5，Q6，Q7の回路部による
トランジスタQ3のコレクタ電流を決める動作を
説明する。第３のトランジスタQ3のベース電圧
ＶB（Q3）はトランジスタQ1，Q2のそれぞれのベ
ース・エミツタ間電圧ＶBEの和であるから ＶB（Q3）＝ＶBE（Q1）＋ＶBE（Q2） ≒2VBE …(1) となる。また、第３のトランジスタQ3のエミツ
タ電圧ＶE（Q3）は次式で示される。 ＶE（Q3）＝ＶBE（Q4）＋R1・ＩE（Q3） …(2) つまり、第４のトランジスタQ4のベース・エ
ミツタ間電圧ＶBE（Q4）と抵抗R1による電圧降下
との和である。ここで、抵抗R1による電圧降下
分が無視できるものとすれば、上記(2)式は ＶE（Q3）≒ＶBE …(3) となる。トランジスタQ3のコレクタ電圧ＶC
（Q3）はトランジスタQ5，Q6のそれぞれのベー
ス・エミツタ間電圧ＶBEの和で表わされ、 ＶC（Q3）＝ＶBE（Q5）＋ＶBE（Q6） ≒2VBE …(4) となる。上記(2)，(3)，(4)式から第３のトランジス
タQ3は能動状態（ＶCE≒ＶBE，ＶCE：コレク
タ・エミツタ間電圧）で動作していることがわか
る。ここで、トランジスタのエミツタ、接地電流
増幅率βが十分に大きいと仮定すると、トランジ
スタQ3のコレクタ電流ＩC（Q3）とエミツタ電流
ＩE（Q3）とは等しいと考えて良い。そこで、ト
ランジスタQ3のコレクタとエミツタでの接点方
程式から次式を得る。 nI＝ＩC（Q3）＋ＩB（Q5） …(5) ＩC（Q3）＝ＩB（Q4）＋ＩC（Q7） …(6) ここで、トランジスタQ6，Q7はカレントミラ
ー回路を構成しているので、両トランジスタ
Q6，Q7のコレクタ電流ＩCは等しいので次の様に
書ける。 ＩC（Q6）＝ＩC（Q7） …(7) また、トランジスタQ6のコレクタ電流ＩC
（Q6）はトランジスタQ5のエミツタ電流ＩE（Q5）
であるので次の様に書ける。 ＩE（Q5）＝ＩC（Q6） …(8) ここで、出力トランジスタQ4のベース電流ＩB
（Q4）が無視し得るものとすると、上記(6)，(7)，
(8)式から次式が導かれる。 ＩE（Q5）＝ＩC（Q3） …(9) トランジスタQ5のベース電流ＩB（Q5）はエミ
ツタ電流ＩE（Q5）のβ分の１であるから ＩB（Q5）＝１／β・ＩE（Q5） …(10) と表わすことができ、この(10)式を前記(5)式に代入
すると、(5)式は nI＝（１＋１／β）ＩC（Q3） …(11) となる。 ここで、前述したようにβは十分大きいので上
記(11)式は ＩC（Q3）＝nI …(12) となり、トランジスタQ3のコレクタ電流ＩC
（Q3）は定電流源の供給電流nIに等しいことにな
る。すなわち、以上がトランジスタQ3のコレク
タ電流ＩC（Q3）を決めるトランジスタQ5，Q6，
Q7の回路動作である。 次に、トランジスタQ1，Q2，Q3，Q4と抵抗R1
との回路部による出力電流I0を決める動作を説明
する。トランジスタのベース・エミツタ間電圧Ｖ
BEとコレクタ電流ＩCとは次式で関係づけられ
る。 ＶBE＝ＶTloＩＣ／ＡＩｓ …（13） ここで、ＶTは熱電圧、Ａはエミツタ面積、Is
は逆バイアス飽和電流である。トランジスタ
Q1，Q2，Q3、抵抗R1、トランジスタQ4のループ
方程式は ＶBE（Q1）＋ＶBE（Q2） ＝ＶBE（Q3）＋nIR1＋ＶBE（Q4） …（14） と表わされ、これに（13）式を代入すると、 ＶTloＩ／ｍ１ＡＩｓ＋ＶTloＩ／ｍ２ＡＩｓ ＝ＶTloｎＩ／ｍ３ＡＩｓ＋nIR1＋ＶTloＩ０／ｍ４Ａ
Ｉｓ…（15） ここで、前述したように本実施例ではm1＝m2＝
ｍ，m3＝m4＝１としているので上記（15）式は 2VTloＩ／ｍＡＩｓ ＝ＶTloｎＩ／ＡＩｓ＋nIR1＋ＶTloＩ０／ＡＩｓ…（
16） となる。上記（16）式を解いて出力電流I0を求め
ると、 となる。従つて、出力トランジスタQ4の出力電
流I0は（17）式からトランジスタのエミツタ面積
比、定電流源の電流比ｎおよび抵抗値R1で決定
されることがわかる。以上がトランジスタQ1，
Q2，Q3，Q4と抵抗R1の回路部の動作である。 以上の説明から出力電流I0を求めることができ
るが、次に実際の回路動作とその特性を確認する
為に第５図の回路で実験を行なうことにする。こ
の実験回路の目安となる数値例を次に示す。 Ｉ＝100μＡ，ｍ＝１，ｎ＝３，R1＝500Ω，
ＶT＝26mV（Ｔ＝300〓）これらを前記（16）式
に代入すると、出力電流I0としてIo＝0.10μＡが
求まる。つまり、100μＡの入力電流Ｉでその千
分の１の出力電流Io＝0.1μＡを得るものであ
る。この実験回路ではトランジスタQ1〜Q7と抵
抗R1は前述した第４図の回路と同じであり、ト
ランジスタQ8〜Q11と抵抗R2，R3にて電流源Ｉと
３Ｉとを作つている。上記トランジスタQ11はト
ランジスタQ10の３倍のエミツタ面積をもつトラ
ンジスタとしている（ｎ＝３）。また、抵抗R2に
86KΩ、抵抗R3に2.2KΩの抵抗値を用いている。
この時の入力電流Ｉ値は Ｉ＝１／Ｒ２（ＶCC−2VBE） …（18） で求められる。 上記した第５図の回路で、抵抗R2に流れる電
流を可変させ、トランジスタQ10のコレクタ電流
Ｉ、トランジスタQ11のコレクタ電流３Ｉ、抵抗
R1の電圧降下ＶR、出力電流I0を測定した結果を
下記表に示す。
【表】
こゝで、測定値誤差を推定するために前記
（17）式を変形して にて、測定した入力電流Ｉ、電圧降下ＶRを代入
して出力電流I0の計算値を求めた。この計算値と
測定値との比較により出力電流I0の誤差は上記表
に示すように−７％前後となり、十分に実用的で
あることがわかると共に0.1μＡの桁の微小電流
が精度よく実現できることがわかつた。第６図に
入力電流I0に対する出力電流I0の測定値（・印）
と計算値（×印）による出力特性を示す。なお第
６図中、入力電流130μＡ付近における測定値と
計算値との差は素子リークによるものである。 なお、実験に用いたトランジスタはバイポーラ
集積回路ICのトランジスタアレイであり、ICの
チツプは16ピンデユアルインライン形のプラスチ
ツクパーケージで実装されたものを使用した。こ
のようにプラスチツク・パツケージでも0.1μＡ
の電流が取り扱えることがわかる。 さらに本回路の出力電流I0を第７図に示すよう
に差動増幅器の差動対トランジスタQ21，Q22の
定電流源とすれば、この差動増幅器は入力電圧Ｖ
IがＶBE（Q22）＋ＶCE（Q4）＝0.7V＋0.1V＝0.8V
から動作可能となる。また、たとえばI0＝１μ
Ａ、トランジスタQ22のβ＝10とすれば、トラン
ジスタQ22がオンのときのベース電流ＩBは0.1μ
Ａとなり、その入力インピーダンスとして約10M
Ωの如く高いものが得られる。 上述した微小電流源回路によれば、回路構成が
簡単であり、大きな抵抗値の抵抗が不要であるの
で集積回路化が容易であり、バイポーラＩCにて
0.1μＡの桁の微小電流を精度よく得ることがで
きる。また、抵抗R1の値を変えることにより容
易に出力電流I0の大きさを調整できる。しかも電
源電圧は、トランジスタQ4，Q5の各エミツタベ
ース間電圧の和以上（約1.5V以上）であれば動
作可能であり、低い電源電圧から動作する利点が
ある。 以上説明したように本発明によれば、所定の電
流を得る電流印加回路から供給される入力電流に
よる比較的小さな抵抗の電圧降下分だけ出力トラ
ンジスタのベース・エミツタ間電圧を小さくして
出力トランジスタからの出力電流を小さくする回
路構成としているので、バイポーラICにてμＡ
単位以下の微小な電流を精度よく得ることがで
き、差動増幅器用定電流源などに好適な微小電流
源回路を提供できる。
（17）式を変形して にて、測定した入力電流Ｉ、電圧降下ＶRを代入
して出力電流I0の計算値を求めた。この計算値と
測定値との比較により出力電流I0の誤差は上記表
に示すように−７％前後となり、十分に実用的で
あることがわかると共に0.1μＡの桁の微小電流
が精度よく実現できることがわかつた。第６図に
入力電流I0に対する出力電流I0の測定値（・印）
と計算値（×印）による出力特性を示す。なお第
６図中、入力電流130μＡ付近における測定値と
計算値との差は素子リークによるものである。 なお、実験に用いたトランジスタはバイポーラ
集積回路ICのトランジスタアレイであり、ICの
チツプは16ピンデユアルインライン形のプラスチ
ツクパーケージで実装されたものを使用した。こ
のようにプラスチツク・パツケージでも0.1μＡ
の電流が取り扱えることがわかる。 さらに本回路の出力電流I0を第７図に示すよう
に差動増幅器の差動対トランジスタQ21，Q22の
定電流源とすれば、この差動増幅器は入力電圧Ｖ
IがＶBE（Q22）＋ＶCE（Q4）＝0.7V＋0.1V＝0.8V
から動作可能となる。また、たとえばI0＝１μ
Ａ、トランジスタQ22のβ＝10とすれば、トラン
ジスタQ22がオンのときのベース電流ＩBは0.1μ
Ａとなり、その入力インピーダンスとして約10M
Ωの如く高いものが得られる。 上述した微小電流源回路によれば、回路構成が
簡単であり、大きな抵抗値の抵抗が不要であるの
で集積回路化が容易であり、バイポーラＩCにて
0.1μＡの桁の微小電流を精度よく得ることがで
きる。また、抵抗R1の値を変えることにより容
易に出力電流I0の大きさを調整できる。しかも電
源電圧は、トランジスタQ4，Q5の各エミツタベ
ース間電圧の和以上（約1.5V以上）であれば動
作可能であり、低い電源電圧から動作する利点が
ある。 以上説明したように本発明によれば、所定の電
流を得る電流印加回路から供給される入力電流に
よる比較的小さな抵抗の電圧降下分だけ出力トラ
ンジスタのベース・エミツタ間電圧を小さくして
出力トランジスタからの出力電流を小さくする回
路構成としているので、バイポーラICにてμＡ
単位以下の微小な電流を精度よく得ることがで
き、差動増幅器用定電流源などに好適な微小電流
源回路を提供できる。
第１図及び第２図はそれぞれ従来の微小電流を
得る回路構成図、第３図は本発明の一実施例に係
る微小電流源回路の回路構成図、第４図は本発明
の他の実施例に係る微小電流源回路の回路構成
図、第５図は第４図の回路の実験回路構成図、第
６図は本発明の微小電源回路における出力電流特
性図、第７図は本発明回路の一応用例の要部を示
す回路図である。 １１……電流印加回路、Q1〜Q11……トランジ
スタ、R1，R2，R3……抵抗、Ｉ，３Ｉ……電流
源、OUT……出力端子。
得る回路構成図、第３図は本発明の一実施例に係
る微小電流源回路の回路構成図、第４図は本発明
の他の実施例に係る微小電流源回路の回路構成
図、第５図は第４図の回路の実験回路構成図、第
６図は本発明の微小電源回路における出力電流特
性図、第７図は本発明回路の一応用例の要部を示
す回路図である。 １１……電流印加回路、Q1〜Q11……トランジ
スタ、R1，R2，R3……抵抗、Ｉ，３Ｉ……電流
源、OUT……出力端子。
Claims (1)
- 【特許請求の範囲】 １ 第１の電位端と第２の電位端との間に順次接
続された入力電流源、コレクタ・ベース相互が接
続された第１のトランジスタおよび同じくコレク
タ・ベース相互が接続された第２のトランジスタ
と、上記第１のトランジスタのベース電位と等し
い電位がそのベースに供給されコレクタ・エミツ
タ間が前記第１、第２の電位端間に挿入される第
３のトランジスタと、このトランジスタのエミツ
タと前記第２の電位端との間に挿入される抵抗
と、前記第３のトランジスタに前記入力電流源の
電流のｎ倍（ｎは正の整数）の電流を印加する電
流印加回路と、前記第３のトランジスタのエミツ
タから前記抵抗を介してベース電流が供給され、
エミツタが前記第２の電位端に接続され、コレク
タが出力電流端となる第４のトランジスタとを具
備し、前記第１乃至第４のトランジスタのエミツ
タ面積をそれぞれm1，m2，m3，m4で表わすと
き、m1＞m3，m4，m2＞m3，m4に設定してなる
ことを特徴とする微小電流源回路。 ２ 前記電流印加回路は、前記低抗と第２の電位
端との間に接続された電流源よりなることを特徴
とする特許請求の範囲第１項記載の微小電流源回
路。 ３ 前記電流印加回路は、前記第３のトランジス
タのコレクタと第１の電位端との間に接続された
電流源と、この電流源からベース電流が供給され
コレクタが第１の電位端に接続された第５のトラ
ンジスタと、このトランジスタのエミツタと第２
の電位端との間にコレクタ・エミツタ間が接続さ
れコレクタ・ベース相互が接続された第６のトラ
ンジスタと、このトランジスタとベース相互が接
続され前記抵抗と第２の電位端との間にコレク
タ・エミツタ間が接続された第７のトランジスタ
とからなることを特徴とする特許請求の範囲第１
項記載の微小電流源回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56045050A JPS57160206A (en) | 1981-03-27 | 1981-03-27 | Fine current source circuit |
| US06/361,092 US4485313A (en) | 1981-03-27 | 1982-03-23 | Low-value current source circuit |
| EP82102427A EP0061705B1 (en) | 1981-03-27 | 1982-03-24 | Low-value current source circuit |
| DE8282102427T DE3261101D1 (en) | 1981-03-27 | 1982-03-24 | Low-value current source circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56045050A JPS57160206A (en) | 1981-03-27 | 1981-03-27 | Fine current source circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57160206A JPS57160206A (en) | 1982-10-02 |
| JPS6155284B2 true JPS6155284B2 (ja) | 1986-11-27 |
Family
ID=12708526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56045050A Granted JPS57160206A (en) | 1981-03-27 | 1981-03-27 | Fine current source circuit |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4485313A (ja) |
| EP (1) | EP0061705B1 (ja) |
| JP (1) | JPS57160206A (ja) |
| DE (1) | DE3261101D1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4553044A (en) * | 1983-05-11 | 1985-11-12 | National Semiconductor Corporation | Integrated circuit output driver stage |
| DE3642167A1 (de) * | 1986-12-10 | 1988-06-30 | Philips Patentverwaltung | Stromspiegelschaltung |
| US4945259A (en) * | 1988-11-10 | 1990-07-31 | Burr-Brown Corporation | Bias voltage generator and method |
| JPH03128526A (ja) * | 1989-10-13 | 1991-05-31 | Nec Corp | エミッタフォロワ回路 |
| JP3156447B2 (ja) * | 1993-06-17 | 2001-04-16 | 富士通株式会社 | 半導体集積回路 |
| JP2000075942A (ja) * | 1998-08-27 | 2000-03-14 | Mitsumi Electric Co Ltd | オフセット電圧トリミング回路 |
| JP3471648B2 (ja) * | 1999-02-26 | 2003-12-02 | 富士通カンタムデバイス株式会社 | パワーアンプ回路及びそのバイアス回路 |
| JP2003347852A (ja) * | 2002-05-24 | 2003-12-05 | Toshiba Corp | バイアス回路及び半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3320439A (en) * | 1965-05-26 | 1967-05-16 | Fairchild Camera Instr Co | Low-value current source for integrated circuits |
| GB1265157A (ja) * | 1968-09-27 | 1972-03-01 | ||
| US3930172A (en) * | 1974-11-06 | 1975-12-30 | Nat Semiconductor Corp | Input supply independent circuit |
| JPS52113339U (ja) * | 1976-02-26 | 1977-08-29 | ||
| JPS54161253A (en) * | 1978-06-10 | 1979-12-20 | Toshiba Corp | High-frequency amplifier circuit |
| US4350904A (en) * | 1980-09-22 | 1982-09-21 | Bell Telephone Laboratories, Incorporated | Current source with modified temperature coefficient |
-
1981
- 1981-03-27 JP JP56045050A patent/JPS57160206A/ja active Granted
-
1982
- 1982-03-23 US US06/361,092 patent/US4485313A/en not_active Expired - Lifetime
- 1982-03-24 EP EP82102427A patent/EP0061705B1/en not_active Expired
- 1982-03-24 DE DE8282102427T patent/DE3261101D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3261101D1 (en) | 1984-12-06 |
| US4485313A (en) | 1984-11-27 |
| EP0061705B1 (en) | 1984-10-31 |
| EP0061705A1 (en) | 1982-10-06 |
| JPS57160206A (en) | 1982-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0149963B2 (ja) | ||
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| JPH01143510A (ja) | 二端子温度補償式電流源回路 | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| JPS6155284B2 (ja) | ||
| KR920009548B1 (ko) | 전류원 장치 | |
| JPS6340900Y2 (ja) | ||
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JPS60208106A (ja) | 差動増幅器 | |
| EP0110720A1 (en) | Current mirror circuit | |
| JPH04181130A (ja) | 温度検出回路 | |
| JPH0445297Y2 (ja) | ||
| JPS643371B2 (ja) | ||
| JPH0151209B2 (ja) | ||
| JPS6131644B2 (ja) | ||
| JPH03112214A (ja) | 電圧比較回路 | |
| JPS5843283Y2 (ja) | 集積回路用差動増幅回路 | |
| JPH0330828B2 (ja) | ||
| JPH0326670Y2 (ja) | ||
| US20030094989A1 (en) | Multiplier | |
| JPH0347010B2 (ja) | ||
| JPH0354427Y2 (ja) | ||
| JPS5852246B2 (ja) | 半導体集積回路 | |
| JPH0115224Y2 (ja) | ||
| JPH01106609A (ja) | 利得制御回路 |