JPS6155148B2

JPS6155148B2 -

Info

Publication number: JPS6155148B2
Application number: JP53155296A
Authority: JP
Inventors: Shigekazu Kinugasa; Kazuhiro Suzuki
Original assignee: Shinko Electric Co Ltd
Current assignee: Shinko Electric Co Ltd
Priority date: 1978-12-13
Filing date: 1978-12-13
Publication date: 1986-11-26
Also published as: JPS5580178A

Description

【発明の詳細な説明】本発明は多数のコードより特定のコードを選別
して検出するための方法に関するものである。

例えばバーコードを走査して情報を読取るラベ
ルリーダにおいて、バーコードの情報読取の範囲
を明確に規制すべく、スタートマーク、ストツプ
マークが１つのコードをなくして存在している。
そこで、スタートマーク、ストツプマークかそれ
ぞれの間に存するバーコード情報とは明確に区別
するよう特殊のバー構成から成立つており、この
スタートマーク、ストツプマークを他の情報を表
示するバーコードより区別して選別することが要
求される。

このため、従来は、スタート・ストツプマーク
の特殊のバー幅を有するバーコードを走査するに
際して、コンパレータにより検出する手段が考え
られている。しかるに、バー幅の走査に基づいて
得られる数値化データは、バーコード幅の全長に
わたる完全なる均一化が困難であること並びに走
査状態が常時一定に保つことができないことに関
連して多少の誤差は許容されなければならない。
即ち、スタート・ストツプマークの走査に際して
一定の範囲の数値化データを基にスタート・スト
ツプマークとして認識する。ところが、このよう
に誤差を考慮してスタート・ストツプマークを検
出する回路構成が従来は複雑化する欠点を有して
いるものであつた。

本発明の目的は読出し専用メモリー（以下、
ROMと略称する）を巧みに利用することによつ
てラベルリーダ用スタート・ストツプマーク等の
特定のコードを他のコードとの区別のもとに検出
する方法を提供することにある。

以下、図面を参照のもとに本発明に係る方法を
１具体例に基づいて詳細に説明する。第１図は本
発明を実施するための基本構成を示すブロツク図
で、同図において、１はラベルリーダである。そ
して、このラベルリーダ１は被仕分け物品等に粘
着されているバーコードラベルの走査に際して、
各バーの走査ごとにバー幅に比例した数の数値化
パルス列を出力する。２はシフトレジスタで、例
えば図示のように３個の記憶回路２ａ，２ｂ，２
ｃから構成され、もつぱら記憶回路２ｃに対して
ラベルリーダ１から出される各走査バーについて
の数値化パルス列のパルス数を入力し、最初のバ
ー走査に伴う数値化パルス列のパルス数を記憶し
た後、さらに次のバーの走査に伴う数値化パルス
列がシフトレジスタ２の記憶回路２ｃに入力され
たときは、今まで記憶回路２ｃに記憶されていた
計数値は記憶回路２ｂに移され、記憶回路２ｃは
２番目のバー走査に伴う数値化パルス列のパルス
数を計数する。このようにして記憶回路２ｃに対
して３本のバーの走査に伴う３組の数値化パルス
列に対応する３入力があつたときには入力の順序
に従つてそれぞれ記憶回路２ａ，２ｂ，２ｃに各
走査についてのパルス列のパルス数が計数され
る。３，４はROMで、ROM３はシフトレジスタ
２の記憶回路２ａ，２ｂよりそれぞれアドレス指
定端子３ｂ，３ａに記憶内容が入力される。今、
アドレス指定端子３ａ，３ｂそれぞれにアドレス
指定される計数値をそれぞれＸ，ＹとしＹ／Ｘの
比率が４でかつ20％程度の範囲内のときのみ出力
端子３ｃが“１”を読出すように書込み作業がな
されているものとする。この書込作業を具体的に
述ベると、第２図に示すグラフのようにＹ＝4X
の関係を基に20％の誤差範囲を検出するためにＸ
の各値に対してＹの取り得る範囲を定めていく。
例えば、Ｘ，Ｙが８ビツトで規制される範囲の数
字とし、Ｘ＝20のとき、76≦Ｙ≦84の範囲内であ
れば出力端子３ｃが“１”を読出すようにＸが１
から64までの値に対してのそれぞれのＹの範囲を
定めるようにROM３への情報書込がなされる。
このようにして第２図に示されるXYの関係にお
いて、鎖線に挾まれた範囲内でのみROM３より
出力が“１”を読出すように書込みすることがで
きる。

一方、ROM４はそのアドレス指定端子４ａ，
４ｂにシフトレジスタ２の記憶回路２ｃ，２ｂの
各計数値がそれぞれアドレス指定される。そし
て、このROM４はそのアドレス指定端子４ａ，
４ｂに加わる計数値がそれぞれX′，Y′としたと
きにY′／X′〕1/4の関係を基礎として±20％の誤
差の許容を有して出力端子４ｃの出力を“１”と
するように設定されているものとする。この設定
手段はROM３で行なつた書込手段と均等な方法
にて行なわれる。５はアンドゲートで、各入力端
子５ａ，５ｂにはそれぞれROM３，４の各出力
端子３ｃ，４ｃからの出力信号を入力し、両者と
も“１”を読出した際に出力端子５ｃが“１”を
読出す。

上記構成において、第３図に示すようなラベル
のバーコードを走査して特殊コードとしてのスタ
ートマークを検出する方法を述べると次の通りで
ある。まず、第３図に示す通りのラベルＲはスタ
ートマークを構成するバーb₁，b₂，b₃とラベルの
情報を表示する以下のバーコードＢを有している
（図ではバーコードの一部とストツプマークは省
略してある）。今、このラベルＲのスタートを構
成するバーb₁，b₂，b₃を図示の通りバー幅の比が
４：１：４で規制されているものとする。そこ
で、最初のバーb₁の走査において、そのバー幅に
比例した数値化パルス列がラベルリーダ１から出
力され、このパルス数がまず、シフトレジスタ２
の記憶回路２ｃに記憶される。次に、スタートマ
ークを構成するバーb₂の走査に際しても、このバ
ーb₂の幅に比例した数のパルス列がラベルリーダ
１より出力され、シフトレジスタ２の記憶回路２
ｃに記憶されると同時に今まで記憶回路２ｃに記
憶されていたバーb₁走査に基づく数値化パルス列
の記憶内容（計数値）は記憶回路２ｂに移され
る。次いで、バーb₃の走査に対してはこれに対応
する数値化パルス列のパルス数がシフトレジスタ
２の記憶回路２ｃに記憶され、シフトレジスタ２
の作用に基づいて、その各記憶回路２ａ，２ｂ，
２ｃにはそれぞれラベルのスタートマークを構成
する３本のバーb₁，b₂，b₃のバー幅がそれぞれ
４：１：４の割合になつているとすれば、シフト
レジスタ２の各記憶回路２ａ，２ｂ，２ｃの数値
化パルス列の計数値は４：１：４の割合になつて
いるはずである。ところが前記したようにバー幅
の若干の不均一化ないし走査状態の変化により正
確にこれらの比率が現われない場合が多い。この
ため、シフトレジスタ２の記憶回路２ｂの計数値
と記憶回路２ａの計数値との比は４、記憶回路２
ｂの計数値と記憶回路２ｃの計数値との比は１／
４となるべきところ許容誤差を定めることになる
が、その作用が上記原理に基づくROM３，４そ
れぞれの出力が共に“１”を読出したときにアン
ドゲート５の出力端子５ｃが“１”となることに
よつて特殊マークとしてのスタートマークを一定
の許容誤差の範囲内において明確に検出すること
ができる。次にラベルリーダの本来の情報例えば
これが取付けられる物品の仕分け場所を規制する
バーコードを走査することになるが、スタートマ
ークの検出によつて、これに続く情報のバーコー
ドの読出しの開始が明確化されることはいうまで
もない。この際、ラベルの仕分情報等を表示する
本来のバーコードＢはスタートマークと同一のバ
ー構成を含まないように例えば相隣る２本のバー
の複数組の比率のうち少なくとも１つを異にする
手段に基づいて構成されているから、スタートマ
ークを構成するバーコードとの混同するおそれは
全くない。そして、この物品の仕分け等を表示す
るバーコードＢの走査完了後は図示しないストツ
プマーク（例えばスタートマークと同一構成ある
いはバーの順序を入替えた構成）を検出して読取
終了を検出することになる。

なお、上記実施例においては４：１：４のバー
比率を有するスタートマークの検出において、相
隣るバーb₁，b₂又はb₂，b₃の比をそれぞれ４及び
１／４となつたときに20％の許容誤差の範囲内に
おいて、スタートマークを検出すべくROM３，
４の内容を設定した例を示したものであるが、バ
ーb₁，b₃の比１：１をも同様の原理にて書込され
たROMを追加すればスタートマークを構成する
任意の２本のバーの比率を全てチエツクでき、よ
り精度の向上をはかることができ、またスタート
マークを構成するバーの本数は３本に限定されな
い。また、スタートマークとストツプマークのバ
ー構成が異るときには独立したROMを追加する
かROM３，４等の書込を両マークの検出を兼ね
るようにしてもよい。さらに本発明はラベルリー
ダのスタート・ストツプマークの検出に限定され
ることなく、多数のコードより特殊のコードを選
別して検出する手段として広く応用できるもので
ある。

以上述べたように、本発明に係る特殊コード検
出方法は特殊コードの走査等によつて得られる複
数の数値化パルス列のパルス数を順次シフトレジ
スタの各記憶回路に計数記憶せしめ、これらの各
記憶回路への計数値のうち任意の２つを１組とし
て各別のROMにアドレス指定を行ない、各ROM
にアドレス指定がなされる２個の記憶回路の計数
値がバーコード幅で定められる一定の比率を基準
に一定の許容誤差の範囲にあるときのみ出力を出
すように上記ROM３，４の書込を行ない各ROM
３，４の出力が全て“１”を読出すときに特殊コ
ードとしてのスタートマークを検出するようにし
たものである。このような方法に基づいて、従来
多くのコードの中から特にラベルリーダにおける
スタート・ストツプマーク等の特殊コード検出に
際して許容誤差の関連のもとに極めて複雑な回路
を要求されたものであるが、何らの複雑な回路手
段を備えることなく、ROMの書込といつたごく
簡単な手段のみによつて極めて精度高く、多数の
コードの中よりラベルリーダにおけるスタート・
ストツプマーク等の特殊コードを検出することが
できる。

第４図は第１図に示す回路の改良に関するもの
である。即ち、第１図と相違する部分のみが示す
第４図において、６はROMで、ラベルリーダ１
及びシフトレジスタ２が記憶回路２ｃの間に介在
している。そして、このROM６はアドレス指定
信号のゾーン化を行なつているものである。即
ち、このROM６はアドレス指定信号が例えば８
ビツト255までの入力を等比数列的にゾーン化し
32ブロツクに仕分け出力するように書込されてい
る。これによつて第１図に示す回路における
ROM３，４の容量を極めて小さくすることが可
能である。即ち、例えば入力８ビツトずつの入力
の比率を検出するためには極めて大きな容量の
ROM３，４が必要とされるが、これが５ビツト
ずつの比率検出となると、ROM３，４の容量を
著しく小とし、ROM６の追加を考慮しても全体
としてのコストは著しく小とできる特長をもたら
す。

【図面の簡単な説明】

第１図は本発明を実施するためのブロツク図、
第２図は動作を説明するためのグラフ、第３図は
ラベルの一例を示す平面図、第４図は他の実施例
を示すブロツク図である。１……ラベルリーダ、２……シフトレジスタ、
２ａ，２ｂ，２ｃ……記憶回路、３，４……
ROM、５……アンドゲート、６……ROM。

Claims

【特許請求の範囲】１一連のコードを走査等に基づいて得られる複
数の数値化パルス列のパルス数をシフトレジスタ
の各記憶回路に順次記憶させ、特殊コードの走査
等において得られる少なくとも１対の数値化パル
ス列のパルス数の比率関係をある誤差の許容範囲
を有して検出すべく１乃至複数個の二数の比率を
検出する読出専用メモリ（ROM）を設定したう
え各二数の比率を検出するROMに対して比率を
検出すべき記憶回路の計数値のアドレスを指定
し、全てのROM出力が出されたときに特殊コー
ドを検出するようにしたことを特徴とする特殊コ
ード検出方法。２特殊コードをラベルリーダ用ラベルのスター
ト・ストツプマークを構成する複数本のバーとし
た特許請求の範囲第１項記載の特殊コード検出方
法。３一連のコードを走査等に基づいて得られる複
数の数値化パルス列のパルス数を入力し、この入
力計数値に応じていくつかのゾーンのいずれかに
導びいて出力するゾーン化ROMを介してシフト
レジスタの各記憶回路に順次記憶させ、特殊コー
ドの走査等において得られる少なくとも１対の数
値化パルス列のパルス数の比率関係をある誤差の
許容範囲を有して検出すべく１乃至複数個の二数
の比率を検出するROMを設定したうえ各二数の
比率を検出するROMに対して比率を検出すべき
記憶回路の計数値のアドレスを指定し、全ての上
記二数の比率を検出するROM出力が出されたと
きに特殊コードを検出するようにしたことを特徴
とする特殊コード検出方法。４特殊コードをラベルリーダ用ラベルのスター
ト・ストツプマークを構成する複数本のバーとし
た特許請求の範囲第３項記載の特殊コード検出方
法。