JPS6155251B2 - - Google Patents
Info
- Publication number
- JPS6155251B2 JPS6155251B2 JP56046771A JP4677181A JPS6155251B2 JP S6155251 B2 JPS6155251 B2 JP S6155251B2 JP 56046771 A JP56046771 A JP 56046771A JP 4677181 A JP4677181 A JP 4677181A JP S6155251 B2 JPS6155251 B2 JP S6155251B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide film
- polycrystalline silicon
- silicon
- shaped groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明は、半導体集積回路装置に用いる絶縁分
離基板の製造方法に関するものであり、更に詳し
く言えば、二酸化シリコンSiO2による誘電体分
離構造を具えた絶縁分離基板の製造方法に関する
ものである。 誘電体分離技術は、容量が小さいので高速の集
積回路に適していること、耐圧が大きいので高電
圧の集積回路またはパワーICに適しているこ
と、ラツチアツプがないので相補化が容易である
こと、部分金拡散が可能であること、高集積度が
得られること、などといつた特長を有しており、
広範囲に利用することができる。 第１図は従来の誘電体分離基板の製造方法を示
したものである。単結晶シリコンの基板１０の表
面に酸化膜１１を形成し、この酸化膜１１を部分
的に除去して単結晶シリコンの基板１０の表面を
露出させる(B)。この基板１０の表面は（100）面
が選択されている。酸化膜１１をマスクとして基
板１０をエツチングすると、結晶軸の異方性によ
つてＶ字形の溝が形成される(C)。次に、Ｖ字形の
溝の表面を酸化する(D)。このとき、基板の裏面に
も図示しないが、酸化膜が形成される。続いてこ
の表面にシリコンを堆積させると、酸化膜１１の
表面であるので多結晶シリコン１２が成長する。
このとき、裏面にも厚さは表面より小さいが、同
じ多結晶シリコン１２が成長する(E)。最後に、基
板１０の裏面から研磨を行なつて、酸化膜１１が
露出するようにすれば、単結晶シリコンの複数の
島１３が得られる。 上記のようにして誘電体分離基板を製造する際
に大きな問題として、基板の反りがある。すなわ
ち、多結晶シリコン層側に基板が反つてしまつ
て、その反りの大きさは30μｍから80μｍにもな
る。この反りが、誘電体分離基板の歩留を低下さ
せるとともに、そこに形成する素子の特性を劣化
させる大きな要因となつている。それらの問題を
列記すると、基板の反りのストレスによつて基
板が割れたり、ひびが生じる、研磨時に基板の
割れやひびが生じ易くなる、基板の反りによる
歪みが原因で漏れ電流を生じる、単結晶の島の
深さが不均一となり、その中に形成される素子の
電気的特性に差が生じる、などといつたものであ
る。 本発明は、上記のような問題を解決して、反り
の少ない誘電体分離基板を得ることを目的とす
る。 前記のような基板の反りの原因は幾つかある。 第一に、600℃〜1200℃の高温で堆積された多
結晶シリコンが室温まで冷えるときの、二酸化シ
リコンSiO2の誘電体膜と多結晶シリコン及び単
結晶シリコンとの熱膨張係数の差がある点であ
る。通常、多結晶シリコンの熱膨張係数が大きい
ので冷えるときの収縮の度合も大きくなる。 第二に、多結晶シリコンのグレインの大きさが
深部と表面で異なつており、堆積時の高温から室
温に下がるときに、表面のポーラスの多結晶がア
ニール効果によつて密度を増すことである。この
ときに反りが発生する。 また、第三に、多結晶シリコンの堆積の際に、
多結晶シリコンはＶ字形の溝内ではウエハ表面に
平行に成長するが、厚みが増すに従つて成長方向
は垂直になつてギヤツプ、すき間が増してポーラ
スとなることである。 本発明は、主として上記の第一の原因を取り除
くことによつて基板の反りを小さくするものであ
る。すなわち、基板の表面と裏面の双方にできる
層の熱膨張係数を適宜に選択することによつて上
記の目的を達成するものである。 本発明を実施するにあたつて使用される種々の
膜の（線）熱膨張係数について次表に記してお
く。
離基板の製造方法に関するものであり、更に詳し
く言えば、二酸化シリコンSiO2による誘電体分
離構造を具えた絶縁分離基板の製造方法に関する
ものである。 誘電体分離技術は、容量が小さいので高速の集
積回路に適していること、耐圧が大きいので高電
圧の集積回路またはパワーICに適しているこ
と、ラツチアツプがないので相補化が容易である
こと、部分金拡散が可能であること、高集積度が
得られること、などといつた特長を有しており、
広範囲に利用することができる。 第１図は従来の誘電体分離基板の製造方法を示
したものである。単結晶シリコンの基板１０の表
面に酸化膜１１を形成し、この酸化膜１１を部分
的に除去して単結晶シリコンの基板１０の表面を
露出させる(B)。この基板１０の表面は（100）面
が選択されている。酸化膜１１をマスクとして基
板１０をエツチングすると、結晶軸の異方性によ
つてＶ字形の溝が形成される(C)。次に、Ｖ字形の
溝の表面を酸化する(D)。このとき、基板の裏面に
も図示しないが、酸化膜が形成される。続いてこ
の表面にシリコンを堆積させると、酸化膜１１の
表面であるので多結晶シリコン１２が成長する。
このとき、裏面にも厚さは表面より小さいが、同
じ多結晶シリコン１２が成長する(E)。最後に、基
板１０の裏面から研磨を行なつて、酸化膜１１が
露出するようにすれば、単結晶シリコンの複数の
島１３が得られる。 上記のようにして誘電体分離基板を製造する際
に大きな問題として、基板の反りがある。すなわ
ち、多結晶シリコン層側に基板が反つてしまつ
て、その反りの大きさは30μｍから80μｍにもな
る。この反りが、誘電体分離基板の歩留を低下さ
せるとともに、そこに形成する素子の特性を劣化
させる大きな要因となつている。それらの問題を
列記すると、基板の反りのストレスによつて基
板が割れたり、ひびが生じる、研磨時に基板の
割れやひびが生じ易くなる、基板の反りによる
歪みが原因で漏れ電流を生じる、単結晶の島の
深さが不均一となり、その中に形成される素子の
電気的特性に差が生じる、などといつたものであ
る。 本発明は、上記のような問題を解決して、反り
の少ない誘電体分離基板を得ることを目的とす
る。 前記のような基板の反りの原因は幾つかある。 第一に、600℃〜1200℃の高温で堆積された多
結晶シリコンが室温まで冷えるときの、二酸化シ
リコンSiO2の誘電体膜と多結晶シリコン及び単
結晶シリコンとの熱膨張係数の差がある点であ
る。通常、多結晶シリコンの熱膨張係数が大きい
ので冷えるときの収縮の度合も大きくなる。 第二に、多結晶シリコンのグレインの大きさが
深部と表面で異なつており、堆積時の高温から室
温に下がるときに、表面のポーラスの多結晶がア
ニール効果によつて密度を増すことである。この
ときに反りが発生する。 また、第三に、多結晶シリコンの堆積の際に、
多結晶シリコンはＶ字形の溝内ではウエハ表面に
平行に成長するが、厚みが増すに従つて成長方向
は垂直になつてギヤツプ、すき間が増してポーラ
スとなることである。 本発明は、主として上記の第一の原因を取り除
くことによつて基板の反りを小さくするものであ
る。すなわち、基板の表面と裏面の双方にできる
層の熱膨張係数を適宜に選択することによつて上
記の目的を達成するものである。 本発明を実施するにあたつて使用される種々の
膜の（線）熱膨張係数について次表に記してお
く。
【表】
上記の表と図面を参照して、以下、本発明の実
施例につき説明する。 第２図は、本発明による絶縁分離基板の製造方
法を示す正面断面図である。 単結晶シリコン基板２０を表面が（100）面と
なるように研磨する(A)。基板２０の表面に酸化膜
２１ａを形成し、Ｖ字形の溝を形成する部分をエ
ツチングして基板２０の表面を露出させる。この
とき、基板の裏面にも酸化膜２１ｂを形成して、
同様にＶ字形の溝を形成する部分をエツチングし
て基板２０の裏面を露出させる(B)。裏面の酸化膜
を除去する部分、すなわち、後にＶ字形の溝が形
成される部分は、表面側のＶ字形の溝の位置と一
致しなければならないものではなく、溝の密度が
同じになるようにすれば良い。 酸化膜２１をマスクとして単結晶シリコン基板
２０をエツチングすると、異方性エツチングによ
つて基板２０の露出した位置にＶ字形の溝２２が
形成される(C)。Ｖ字形の溝２２は表面と裏面に同
じ割合で分布するように形成するが、マスクのパ
ターンによつて溝の幅と深さは決定されるので、
酸化膜２１のパターンを形成するときに同じ面積
の基板が露出するようにしておけば良い。次に、
Ｖ字形の溝２２の単結晶シリコン基板２０が露出
した部分を酸化して、Ｖ字形の溝を含むすべての
基板表面が酸化膜２１で覆われるようにする(D)。
この酸化膜２１は単結晶シリコンの島を絶縁する
ために使われるが、後の多結晶シリコン層の成長
のためにも必要なものである。 酸化膜２１で覆われた単結晶シリコン基板２０
の表面にシリコンを成長させると、多結晶シリコ
ン２３ａが表面に堆積し成長する(E)。この多結晶
シリコン２３ａは最終的には400μｍ程度の厚み
に形成されるものである。このとき、裏面にも多
結晶シリコン２３ｂが堆積し成長するが、この厚
みは最終的に80μｍ程度となる。 上記の多結晶シリコンの成長の過程において、
一時的に他の物質の膜を成長させる点に本発明の
特徴がある。多結晶シリコン２３ａ，２３ｂの成
長を一時点に止めて、表面側の多結晶シリコン２
３ａの表面にはシリコン酸化膜２４を形成し、裏
面の多結晶シリコン２３ｂの表面には、シリコン
酸化膜よりも熱膨張率の大きな物質の膜２５を形
成する(F)。これらの膜の厚さは、シリコン酸化膜
と当該物質の膜の熱膨張率の差によつて適当に選
択すると良い。そのように膜を形成した後に、更
に多結晶シリコン２３a′及び２３b′を所定の厚み
になるように形成する(G)。膜の形成と多結晶シリ
コンの形成を交互に繰返した多層構造にしても良
い。 所定の厚みの多結晶シリコンを堆積させた後、
シリコン基板２０の裏面、すなわち薄い多結晶シ
リコン側から研磨して、酸化膜２１が露出するよ
うにする(H)。これによつて、多結晶シリコン２３
によつて支持され、酸化膜２１によつて絶縁分離
された単結晶シリコンの島２０′が形成されるこ
とになる。 多結晶シリコンを高温で堆積した後、室温まで
下げるときに多結晶シリコンが収縮することによ
つて基板の反りが生じることは前記の通りである
が、表面にシリコン酸化膜（SiO2）が形成してあ
るので、多結晶シリコン収縮を抑える効果があ
る。逆に、裏面には熱膨張率の大きな物質の膜が
形成されるので、表面と裏面の収縮率を同一にす
ることができ、それによつて基板の反りを防止す
ることができる。 前記のようにシリコン酸化膜（SiO2）の熱膨張
率は0.35×10-6／℃と小さく、多結晶シリコンよ
りも約１桁小さい。したがつて、シリコン酸化膜
の厚みを増すほど多結晶シリコンの収縮を防止す
ることができる。 シリコン酸化膜よりも熱膨張率の大きな物質に
は種々あるが、大きいほど薄い厚みで済ませるこ
とができるので、酸化アルミニウム（AlO3）、チ
タン（Ti）、酸化チタン（TiO2）、モリブデン
（Mo）、タングステン（Ｗ）などが適している。 上記のようにして、表面の収縮を小さく抑え、
裏面の収縮を大きくするように当該物質が作用す
ることによつて基板の反りを防止するものであ
る。 本発明によれば、多結晶シリコンの堆積後に温
度を下げるとき、ウエハの反りに起因するストレ
スによつてウエハが割れたり、ひびを生じたりす
ることを防止できる。 また、研磨のときの割れやひびの発生も大幅に
減少させることができる。 以上の様に、製造上の歩留が改善されるだけで
なく、次のような素子の特性上の利点もある。 第１は、ウエハの反りによる歪みが原因となる
漏れ電流が少くなり、ノイズが減少する点であ
る。 次に、各々の単結晶のシリコンの島の深さが均
一となり、そこに形成される素子の特性も均一化
される点である。
施例につき説明する。 第２図は、本発明による絶縁分離基板の製造方
法を示す正面断面図である。 単結晶シリコン基板２０を表面が（100）面と
なるように研磨する(A)。基板２０の表面に酸化膜
２１ａを形成し、Ｖ字形の溝を形成する部分をエ
ツチングして基板２０の表面を露出させる。この
とき、基板の裏面にも酸化膜２１ｂを形成して、
同様にＶ字形の溝を形成する部分をエツチングし
て基板２０の裏面を露出させる(B)。裏面の酸化膜
を除去する部分、すなわち、後にＶ字形の溝が形
成される部分は、表面側のＶ字形の溝の位置と一
致しなければならないものではなく、溝の密度が
同じになるようにすれば良い。 酸化膜２１をマスクとして単結晶シリコン基板
２０をエツチングすると、異方性エツチングによ
つて基板２０の露出した位置にＶ字形の溝２２が
形成される(C)。Ｖ字形の溝２２は表面と裏面に同
じ割合で分布するように形成するが、マスクのパ
ターンによつて溝の幅と深さは決定されるので、
酸化膜２１のパターンを形成するときに同じ面積
の基板が露出するようにしておけば良い。次に、
Ｖ字形の溝２２の単結晶シリコン基板２０が露出
した部分を酸化して、Ｖ字形の溝を含むすべての
基板表面が酸化膜２１で覆われるようにする(D)。
この酸化膜２１は単結晶シリコンの島を絶縁する
ために使われるが、後の多結晶シリコン層の成長
のためにも必要なものである。 酸化膜２１で覆われた単結晶シリコン基板２０
の表面にシリコンを成長させると、多結晶シリコ
ン２３ａが表面に堆積し成長する(E)。この多結晶
シリコン２３ａは最終的には400μｍ程度の厚み
に形成されるものである。このとき、裏面にも多
結晶シリコン２３ｂが堆積し成長するが、この厚
みは最終的に80μｍ程度となる。 上記の多結晶シリコンの成長の過程において、
一時的に他の物質の膜を成長させる点に本発明の
特徴がある。多結晶シリコン２３ａ，２３ｂの成
長を一時点に止めて、表面側の多結晶シリコン２
３ａの表面にはシリコン酸化膜２４を形成し、裏
面の多結晶シリコン２３ｂの表面には、シリコン
酸化膜よりも熱膨張率の大きな物質の膜２５を形
成する(F)。これらの膜の厚さは、シリコン酸化膜
と当該物質の膜の熱膨張率の差によつて適当に選
択すると良い。そのように膜を形成した後に、更
に多結晶シリコン２３a′及び２３b′を所定の厚み
になるように形成する(G)。膜の形成と多結晶シリ
コンの形成を交互に繰返した多層構造にしても良
い。 所定の厚みの多結晶シリコンを堆積させた後、
シリコン基板２０の裏面、すなわち薄い多結晶シ
リコン側から研磨して、酸化膜２１が露出するよ
うにする(H)。これによつて、多結晶シリコン２３
によつて支持され、酸化膜２１によつて絶縁分離
された単結晶シリコンの島２０′が形成されるこ
とになる。 多結晶シリコンを高温で堆積した後、室温まで
下げるときに多結晶シリコンが収縮することによ
つて基板の反りが生じることは前記の通りである
が、表面にシリコン酸化膜（SiO2）が形成してあ
るので、多結晶シリコン収縮を抑える効果があ
る。逆に、裏面には熱膨張率の大きな物質の膜が
形成されるので、表面と裏面の収縮率を同一にす
ることができ、それによつて基板の反りを防止す
ることができる。 前記のようにシリコン酸化膜（SiO2）の熱膨張
率は0.35×10-6／℃と小さく、多結晶シリコンよ
りも約１桁小さい。したがつて、シリコン酸化膜
の厚みを増すほど多結晶シリコンの収縮を防止す
ることができる。 シリコン酸化膜よりも熱膨張率の大きな物質に
は種々あるが、大きいほど薄い厚みで済ませるこ
とができるので、酸化アルミニウム（AlO3）、チ
タン（Ti）、酸化チタン（TiO2）、モリブデン
（Mo）、タングステン（Ｗ）などが適している。 上記のようにして、表面の収縮を小さく抑え、
裏面の収縮を大きくするように当該物質が作用す
ることによつて基板の反りを防止するものであ
る。 本発明によれば、多結晶シリコンの堆積後に温
度を下げるとき、ウエハの反りに起因するストレ
スによつてウエハが割れたり、ひびを生じたりす
ることを防止できる。 また、研磨のときの割れやひびの発生も大幅に
減少させることができる。 以上の様に、製造上の歩留が改善されるだけで
なく、次のような素子の特性上の利点もある。 第１は、ウエハの反りによる歪みが原因となる
漏れ電流が少くなり、ノイズが減少する点であ
る。 次に、各々の単結晶のシリコンの島の深さが均
一となり、そこに形成される素子の特性も均一化
される点である。
第１図は従来の絶縁分離基板の製造方法を示す
正面断面図、第２図は本発明による絶縁分離基板
の製造方法を示す正面断面図である。 １０，２０……単結晶シリコン基板、１１，２
１……酸化膜、１２，２３……多結晶シリコン、
２４……シリコン酸化膜、２５……膜。
正面断面図、第２図は本発明による絶縁分離基板
の製造方法を示す正面断面図である。 １０，２０……単結晶シリコン基板、１１，２
１……酸化膜、１２，２３……多結晶シリコン、
２４……シリコン酸化膜、２５……膜。
Claims (1)
- １ 単結晶シリコン基板の表面にＶ字形の溝を形
成し、該Ｖ字形の溝を含む単結晶シリコン基板の
表面に酸化膜を形成し、該酸化膜上に多結晶シリ
コン層を形成し、該単結晶シリコン基板を研磨し
て複数の単結晶シリコンの島を形成する絶縁分離
基板の製造方法において、該Ｖ字形の溝を形成す
る単結晶シリコン基板の裏面にも対向するＶ字形
の溝を形成し、該裏面にも多結晶シリコン層を形
成し、該多結晶シリコン層を形成する工程で該多
結晶シリコン層内に表面側にはシリコン酸化膜
を、また裏面側には該シリコン酸化膜よりも熱膨
張率の大きな物質の膜をそれぞれ形成することを
特徴とする絶縁分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56046771A JPS57162346A (en) | 1981-03-30 | 1981-03-30 | Manufacutre of insulating and isolating substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56046771A JPS57162346A (en) | 1981-03-30 | 1981-03-30 | Manufacutre of insulating and isolating substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57162346A JPS57162346A (en) | 1982-10-06 |
| JPS6155251B2 true JPS6155251B2 (ja) | 1986-11-27 |
Family
ID=12756586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56046771A Granted JPS57162346A (en) | 1981-03-30 | 1981-03-30 | Manufacutre of insulating and isolating substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57162346A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5877094A (en) * | 1994-04-07 | 1999-03-02 | International Business Machines Corporation | Method for fabricating a silicon-on-sapphire wafer |
-
1981
- 1981-03-30 JP JP56046771A patent/JPS57162346A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57162346A (en) | 1982-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| US4576851A (en) | Semiconductor substrate | |
| JPS6155252B2 (ja) | ||
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JP2750163B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
| JPS6155251B2 (ja) | ||
| US4411060A (en) | Method of manufacturing dielectrically-isolated single-crystal semiconductor substrates | |
| JPS6152983B2 (ja) | ||
| JP2552936B2 (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JPH0488657A (ja) | 半導体装置とその製造方法 | |
| JPS6152572B2 (ja) | ||
| JPH01302740A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPS5918654A (ja) | 誘電体分離基板の製造方法 | |
| JP2681420B2 (ja) | 誘電体基板の製造方法 | |
| JPS5821854A (ja) | 半導体回路素子 | |
| JPH02205339A (ja) | 半導体装置の製造方法 | |
| JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
| JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
| JPH04361555A (ja) | 半導体基板 | |
| JPH05175325A (ja) | 誘電体分離基板及びその製造方法 | |
| JPS62124753A (ja) | 絶縁層分離基板の製法 | |
| JPS6226182B2 (ja) | ||
| JPS6221269B2 (ja) | ||
| JPH0212854A (ja) | 誘電体分離型半導体集積回路基板の製造方法 | |
| JPS6252923A (ja) | 誘電体による半導体層の絶縁分離方法 |