JPS6155686A - 表示パネル及びその駆動法 - Google Patents
表示パネル及びその駆動法Info
- Publication number
- JPS6155686A JPS6155686A JP59176823A JP17682384A JPS6155686A JP S6155686 A JPS6155686 A JP S6155686A JP 59176823 A JP59176823 A JP 59176823A JP 17682384 A JP17682384 A JP 17682384A JP S6155686 A JPS6155686 A JP S6155686A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display panel
- gate
- signal line
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［産業上の利用分野］
本発明は、液晶素子、ＬＥＤ（発光ダイオード）素子等
の画像表示素子を用いた表示パネル及びその駆動方法に
関するものであり、特に強誘電液晶素子を、アクティブ
マトリックス構成により駆動する方法に関するものであ
る。 ［従来の技術］ 最づ、本発明に係わる光学変調物質について述べる。 本発明の表示パネル及びその駆動法で用いる光学変調物
質としては、加えられる電界に応じて第１の光学的安定
状態と第２の光学的安定状態とのいずれかを取る。すな
わち電界に対する双安定状態を有する物質、特にこのよ
うな性質を宥する液晶、が用いられる。 本発明の駆動法で用いることができる双安定性を有する
液晶としては、強誘電性を有するカイラルスメクテイッ
ク液晶が最も好ましく、そのうちカイラルスメクテイツ
クＣ相（５ｒｎＣり又（±Ｈ相（ＳｏＨりの液晶が適し
ている。この強誘電性液晶ニツイテハ、”ｌ、Ｅ ＪＯ
ＵＲＮＡＬ ＤＥ Ｐ）ＩＹＳＩＱＵＥしＥＴＴＥＲＳ
’ ３Ｂ （Ｌ−Ｅｉ９） １９７５．
ｒＦｅｒｒａｅｌｅｃｔｒｉｃＬｉｑｕｉｄ Ｇｒ
７ｓｔａｌｓ Ｊ ； “ Ａｐｐ目ｅｄ
Ｐｈ７ｓｉｃｓＬｅｔｔｅｒｓ ” ３Ｂ （１１）
１９８０． ｒｓｕｂｍｉｃｒｏ ５ｅｃｏｎｄＢｉ
ｓｔａｂｌｅ Ｅｌｅｃｔｒｏｏｐｔｉｃ Ｓｗｉｔｃ
ｈｉｎｇ ｉｎ ＬｉｑｕｉｄＣｒ７ｓｔａｌｓＪ ；
”固体物理” １８ （１４１） １９８１．
ｒ液晶」等に記載されており１本発明ではこれらに開示
された強誘電性液晶を用いることができる。 より具体的には、本発明法に用いられる強誘電性液晶化
合物の例としては、デシロキシへンジリデンーｐ′−ア
ミノー２−メチルブチルシンナメート（ＤＯＢＡＭＢＧ
） 、ヘキシルオキシベンジリデン−ｐ′−アミノ−
２−クロロプロピルシンナメート（ＨＯＢＡＣＰＣ）お
よび４−ｏ−（２−メチル）−ブチルレゾルシリテン−
４′−オクチルアニリン（ＭＢＲＡ８ ）等が挙げられ
る。 これらの材料を用いて、素子を構成する場合、液晶化合
物が、ＳｍＣ本相零相Ｓｒｓ旧相となるような温度状態
に保持する為、必要に応じて素子をヒーターが埋め込ま
れた銅ブロック等により支持することができる。 ｆ３２図は、強誘電性液晶セルの例を模式的に描いたも
のである。２３と２３′は、Ｉｎ２０３ 、 ５ｎ０２
やＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ ０ｘｉｄｅ）等の透
明電極がコートされた基板（ガラス板）であり、その間
に液晶分子層２４がガラス面に垂直になるよう配向した
ＳｍＣ：零相の液晶が封入されている。太線で示した線
２５が液晶分子を表わしており、この液晶分子２５は、
その分子に直交した方向に双極子モーメント（Ｐ上）２
Ｂを有している。基板２３と２３′上の電極間に一定の
閾値以上の電圧を印加すると、液晶分子２５のらせん構
造がほどけ、双極子モーメント（Ｐ工）２６はすべて電
界方向に向くよう、液晶分子２５の配向方向を変えるこ
とができる。液晶分子２５は細長い形状を有しており、
その長袖方向と短軸方向で屈折率異方性を示し、従って
例えばガラス面の上下に互いにクロスニコルの位置関係
に配置した偏光子を置けば、電圧印加極性によって光学
特性が変わる液晶光学変調素子となることは、容易に理
解される。さらに液晶セルの厚さを充分に薄くした場合
（例えば１戸）には、ｆ３３図に示すように電界を印加
していない状態でも液晶のらせん構造はほどけ、その双
極子モーメントＰ又はＰ′は上向き（２８ａ）又は下向
き（２８ｂ）のどちらかの状態をとる。このようなセル
に第３図に示す如く一定の閾値以上の極性の異る電界Ｅ
又はＥ′を付与すると、双極子モーメント電界Ｅ又はＥ
′は電界ベクトルに対応して上向き２８ａ又は、下向き
２６ｂ′と向きを変え、それに応じて液晶分子は第１の
安定状態２７かあるいは第２の安定状態２７′の何れか
１方に配向する。 このような強誘電性液晶を光学変調素子として用いるこ
との利点は２つある。第１に、応答速度が極めて速いこ
と、第２に液晶分子の配向が双安定性を有することであ
る。第２の点を、例えば第２図によって説明すると、電
界Ｅを印加すると液晶分子は第１の安定状態２７に配向
するが、この状態は電界を切っても安定である。又、逆
向きの電界Ｅ′を印加すると、液晶分子は第２の安定状
態２７′に配向して、その分子の向きを変えるが、やは
り電界を切ってもこの状態に留っている。又、与える電
界Ｅが一定の閾値を越えない限り、それぞれの配向状態
にやはり維持されている。このような応答速度の速さと
、双安定性が有効に実現されるには、セルとしては出来
るだけ薄い方が好ましく、一般的には、０．５ル〜２０
牌、特にｌルー５ルが適している。この種の強誘電性液
晶を用いたマトリクス電極構造を有する液晶−電気光学
装置は１例えばクラークとラガバルにより、米国特許第
４３８７９２４号明細書で提案されている。 次に、実際に画像表示を行なう場合について以下に述べ
る。 液晶ディスプレイ法の一つであるマトリクス形表示の原
理は、走査電極群と信号電極群をマドリスク状に構成し
、その電極間に液晶化合物を充填し、多数の画素を形成
して画像或いは情報の表示を行うものであるが、この方
式の場合、画像密度を高くしたり、あるいは画面を大き
くすると、走査電極１表示電極ともそれぞれ膨大な数が
必要になり、その結果液晶の応答速度が遅くなり１表示
画素以外の画素にも電圧が分配される、いわゆるクロス
トークによる弊害が生ずる。そこでこの点を改良するた
めに、電圧平均化駆動法、二周波駆動法、分割マトリク
ス方式、多重マトリクス方式等がすでに提案されている
が、いずれの方法においても１表示素子の大画面化およ
び高密度化に伴う、走査線数の増大に対応することは、
難しかった。そこで最近になってＦＥＴ（電界効果トラ
ン２スタ）等のスイッチング素子を各画素ごとにマトリ
クス状に配列し、液晶を直接駆動するアクティブマトリ
クス表示（＾ｃｔｉｖｅ Ｍａｔｒｉｘ Ｄｉｓｐｌａ
ｙ ）方式が考えられ、実用化されている。 ［発明が解決しようとする問題点］ しかしながら、前記アクティブマトリクス方式において
は、クロストークの問題は解決されるものの、従来の液
晶（ネマチック）素子を用いるものでは、表示の高速化
に限界があり、大画面表示にも繰返し周波数からの制約
があった。また、液晶素子として強誘電性液晶を用いた
場合には、前記ネマチック液晶における欠点は改善され
るものの、表示画像の高密度化に伴う回路構成の簡素化
という面においては、さらに改善の余地があった。本発
明はこのような従来の問題点を解決するためになされた
もので、アクティブマトリクスを用いた表示電極の回路
構成を改良することにより、信号線数の大幅な減少によ
る回路の簡素化を図ることを目的としている。 ［手 段］ 第１図は本発明の基本概念を示す回路構成図の一例で、
図において明ら°かなように、 ＦＥＴ素子のソースも
しくはドレインとして機能する第一端子に画素電極を設
けるとともに、その画素電極に対応して複数の対向電極
を接続し、かかる信号線をＦＥＴのゲートとして機能す
る第三端子に接続したゲート信号線及びＦＥＴソース又
はドレインとして機能する第二端子に接続した信号線と
直交するように配置し、前記ゲート信号線に表示信号を
印加し、他の２つの信号線には走査信号を印加すること
によって、この表示パネルを駆動させる。 この場合、 Ｃｒｓの厖が等しいターミナルは全て同一
信号が入る。一般に、ｎ画素の表示においては
の画像表示素子を用いた表示パネル及びその駆動方法に
関するものであり、特に強誘電液晶素子を、アクティブ
マトリックス構成により駆動する方法に関するものであ
る。 ［従来の技術］ 最づ、本発明に係わる光学変調物質について述べる。 本発明の表示パネル及びその駆動法で用いる光学変調物
質としては、加えられる電界に応じて第１の光学的安定
状態と第２の光学的安定状態とのいずれかを取る。すな
わち電界に対する双安定状態を有する物質、特にこのよ
うな性質を宥する液晶、が用いられる。 本発明の駆動法で用いることができる双安定性を有する
液晶としては、強誘電性を有するカイラルスメクテイッ
ク液晶が最も好ましく、そのうちカイラルスメクテイツ
クＣ相（５ｒｎＣり又（±Ｈ相（ＳｏＨりの液晶が適し
ている。この強誘電性液晶ニツイテハ、”ｌ、Ｅ ＪＯ
ＵＲＮＡＬ ＤＥ Ｐ）ＩＹＳＩＱＵＥしＥＴＴＥＲＳ
’ ３Ｂ （Ｌ−Ｅｉ９） １９７５．
ｒＦｅｒｒａｅｌｅｃｔｒｉｃＬｉｑｕｉｄ Ｇｒ
７ｓｔａｌｓ Ｊ ； “ Ａｐｐ目ｅｄ
Ｐｈ７ｓｉｃｓＬｅｔｔｅｒｓ ” ３Ｂ （１１）
１９８０． ｒｓｕｂｍｉｃｒｏ ５ｅｃｏｎｄＢｉ
ｓｔａｂｌｅ Ｅｌｅｃｔｒｏｏｐｔｉｃ Ｓｗｉｔｃ
ｈｉｎｇ ｉｎ ＬｉｑｕｉｄＣｒ７ｓｔａｌｓＪ ；
”固体物理” １８ （１４１） １９８１．
ｒ液晶」等に記載されており１本発明ではこれらに開示
された強誘電性液晶を用いることができる。 より具体的には、本発明法に用いられる強誘電性液晶化
合物の例としては、デシロキシへンジリデンーｐ′−ア
ミノー２−メチルブチルシンナメート（ＤＯＢＡＭＢＧ
） 、ヘキシルオキシベンジリデン−ｐ′−アミノ−
２−クロロプロピルシンナメート（ＨＯＢＡＣＰＣ）お
よび４−ｏ−（２−メチル）−ブチルレゾルシリテン−
４′−オクチルアニリン（ＭＢＲＡ８ ）等が挙げられ
る。 これらの材料を用いて、素子を構成する場合、液晶化合
物が、ＳｍＣ本相零相Ｓｒｓ旧相となるような温度状態
に保持する為、必要に応じて素子をヒーターが埋め込ま
れた銅ブロック等により支持することができる。 ｆ３２図は、強誘電性液晶セルの例を模式的に描いたも
のである。２３と２３′は、Ｉｎ２０３ 、 ５ｎ０２
やＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ ０ｘｉｄｅ）等の透
明電極がコートされた基板（ガラス板）であり、その間
に液晶分子層２４がガラス面に垂直になるよう配向した
ＳｍＣ：零相の液晶が封入されている。太線で示した線
２５が液晶分子を表わしており、この液晶分子２５は、
その分子に直交した方向に双極子モーメント（Ｐ上）２
Ｂを有している。基板２３と２３′上の電極間に一定の
閾値以上の電圧を印加すると、液晶分子２５のらせん構
造がほどけ、双極子モーメント（Ｐ工）２６はすべて電
界方向に向くよう、液晶分子２５の配向方向を変えるこ
とができる。液晶分子２５は細長い形状を有しており、
その長袖方向と短軸方向で屈折率異方性を示し、従って
例えばガラス面の上下に互いにクロスニコルの位置関係
に配置した偏光子を置けば、電圧印加極性によって光学
特性が変わる液晶光学変調素子となることは、容易に理
解される。さらに液晶セルの厚さを充分に薄くした場合
（例えば１戸）には、ｆ３３図に示すように電界を印加
していない状態でも液晶のらせん構造はほどけ、その双
極子モーメントＰ又はＰ′は上向き（２８ａ）又は下向
き（２８ｂ）のどちらかの状態をとる。このようなセル
に第３図に示す如く一定の閾値以上の極性の異る電界Ｅ
又はＥ′を付与すると、双極子モーメント電界Ｅ又はＥ
′は電界ベクトルに対応して上向き２８ａ又は、下向き
２６ｂ′と向きを変え、それに応じて液晶分子は第１の
安定状態２７かあるいは第２の安定状態２７′の何れか
１方に配向する。 このような強誘電性液晶を光学変調素子として用いるこ
との利点は２つある。第１に、応答速度が極めて速いこ
と、第２に液晶分子の配向が双安定性を有することであ
る。第２の点を、例えば第２図によって説明すると、電
界Ｅを印加すると液晶分子は第１の安定状態２７に配向
するが、この状態は電界を切っても安定である。又、逆
向きの電界Ｅ′を印加すると、液晶分子は第２の安定状
態２７′に配向して、その分子の向きを変えるが、やは
り電界を切ってもこの状態に留っている。又、与える電
界Ｅが一定の閾値を越えない限り、それぞれの配向状態
にやはり維持されている。このような応答速度の速さと
、双安定性が有効に実現されるには、セルとしては出来
るだけ薄い方が好ましく、一般的には、０．５ル〜２０
牌、特にｌルー５ルが適している。この種の強誘電性液
晶を用いたマトリクス電極構造を有する液晶−電気光学
装置は１例えばクラークとラガバルにより、米国特許第
４３８７９２４号明細書で提案されている。 次に、実際に画像表示を行なう場合について以下に述べ
る。 液晶ディスプレイ法の一つであるマトリクス形表示の原
理は、走査電極群と信号電極群をマドリスク状に構成し
、その電極間に液晶化合物を充填し、多数の画素を形成
して画像或いは情報の表示を行うものであるが、この方
式の場合、画像密度を高くしたり、あるいは画面を大き
くすると、走査電極１表示電極ともそれぞれ膨大な数が
必要になり、その結果液晶の応答速度が遅くなり１表示
画素以外の画素にも電圧が分配される、いわゆるクロス
トークによる弊害が生ずる。そこでこの点を改良するた
めに、電圧平均化駆動法、二周波駆動法、分割マトリク
ス方式、多重マトリクス方式等がすでに提案されている
が、いずれの方法においても１表示素子の大画面化およ
び高密度化に伴う、走査線数の増大に対応することは、
難しかった。そこで最近になってＦＥＴ（電界効果トラ
ン２スタ）等のスイッチング素子を各画素ごとにマトリ
クス状に配列し、液晶を直接駆動するアクティブマトリ
クス表示（＾ｃｔｉｖｅ Ｍａｔｒｉｘ Ｄｉｓｐｌａ
ｙ ）方式が考えられ、実用化されている。 ［発明が解決しようとする問題点］ しかしながら、前記アクティブマトリクス方式において
は、クロストークの問題は解決されるものの、従来の液
晶（ネマチック）素子を用いるものでは、表示の高速化
に限界があり、大画面表示にも繰返し周波数からの制約
があった。また、液晶素子として強誘電性液晶を用いた
場合には、前記ネマチック液晶における欠点は改善され
るものの、表示画像の高密度化に伴う回路構成の簡素化
という面においては、さらに改善の余地があった。本発
明はこのような従来の問題点を解決するためになされた
もので、アクティブマトリクスを用いた表示電極の回路
構成を改良することにより、信号線数の大幅な減少によ
る回路の簡素化を図ることを目的としている。 ［手 段］ 第１図は本発明の基本概念を示す回路構成図の一例で、
図において明ら°かなように、 ＦＥＴ素子のソースも
しくはドレインとして機能する第一端子に画素電極を設
けるとともに、その画素電極に対応して複数の対向電極
を接続し、かかる信号線をＦＥＴのゲートとして機能す
る第三端子に接続したゲート信号線及びＦＥＴソース又
はドレインとして機能する第二端子に接続した信号線と
直交するように配置し、前記ゲート信号線に表示信号を
印加し、他の２つの信号線には走査信号を印加すること
によって、この表示パネルを駆動させる。 この場合、 Ｃｒｓの厖が等しいターミナルは全て同一
信号が入る。一般に、ｎ画素の表示においては
【×２木
の引き出し線が必要であるが、本発明では、 ３ｒｎＸ
３木の引き出し線が必要となる。なお、Ｎの三乗根が自
然数で存在しない場合には引き出し線数を若干増す必要
がある。 ［作 用］ 本発明は、第１図において明らかなように、三系統の信
号線群のうち二つを走査信号線として、書き込みライン
の選択をすると共に、残った一系統の信号線に、表示信
号を久方することによって、１画像表示を行うものであ
る。具体的には、駆動素子であるＦＥＴ （電界効果
トランジスタ）のゲートがゲートオン状態となるように
信号電圧を印加し、それと同期させてＦＥＴのゲート以
外の端子であるソース端子及びドレイン端子の間に電界
を形成させると共に、その極性を変えることによって、
第一の配向状態と第二の配向状態の二つの表示状態を制
御するものである。したがって、本発明で用いられる強
誘電性液晶としては、電界の極性に応じて第一の光学的
安定状態及び第二の光学的安定状態のいずれかを取る物
質。 すなわち電界に対して双安定状態を有する物質が用いら
れる。また、駆動素子であるＦＥＴにおいては、Ｐをで
あってもＮ型であっても、ゲート以外の端子のいずれが
ソースとして作用し、いずれがドレインとして作用する
かは、電圧の印加の方向によって定まる。すなわちＮ型
では電圧の低い方がソースであり、Ｐ型では電圧の高い
方がソースとして作用する。なお各信号電極における電
圧レベルは各信号間の゛電位差を相対的に維持するもの
であれば、以下に述べる実施例にとられれることなく任
意の値に設定することが出来る。 ［実施例］ 本発明の液晶表示装置を用いた画像表示の具体例を第１
図及びｆｔ５４図〜第７図に基づいて説明する。 第１図の回路構成において、駆動素子としてＮ型ＦＥＴ
好ましくはＴＰＴ （薄膜トランジスタ）、液晶素子
として強誘電性液晶を使用し、第５図に示した所定の表
示パターンを書き込むための、各々の電圧値は、以下の
条件を満足する所望の値に設定される。 ［１１走査信号線■でｍ＝ａ、走査信号線■でｍ＝ｂ、
表示信号線で見＝Ｃの位置に「明］を四き込む場合。 【２】走査線■でｍ＝ａ、走査線■でｍ＝ｂを選但し、
各記号は下記事項を表わす。 Ｖ ＬＧ ：強誘電性液晶の閾値電圧の絶対値ｖＰニア
クチイブマトリクスを構成しているＦＥＴのゲート悶値
電圧 ｖｓｎ：走査信号電圧■ ｖＣｌｌ：走査信号電圧■ Ｖ ＧＬ ：表示信号電圧 以上の各信号電圧の、位相ｔ１〜Ｌ８における電気信号
波形を第６図に示す、８６図においては、それぞれ横軸
が時間を、縦軸が電圧を表わしている。この様な電気信
号が与えられた時の各画素への書き込み動作を第７図に
示す、ｆＪ、７図においては、横軸が時間を表わし、縦
軸は上側ＯＮ（暗）、下側ＯＦＦ （明〕の各表示状
態を表わす。 すなわち、各位相時間において、各々の画素が「暗」又
は「明」のいづれの状態にあるかを表わしている。なお
、図中ＱＮ−１は前回走査されたときの信号状態をその
まま保持しているものとする。 また第７図における各画素の座標は、第１図の破線部に
おける対応画素の座標を表わした第４図による０以上、
位相ｔ１〜を日の各動作によって第５図に示される所望
の表示パターンが完成する。 なお、本実施例では、第６図においてＶｐ＝０としたが
、Ｖｐ”−，０であるならば、ＶＣ（ゲート電圧）をＶ
ｐ分だけシフトすればよい、又、実施例において、強誘
電性液晶としてＤＯＢＡＭＢＧを使用シタ場合＋７）Ａ
体重数値は、Ｖ ＬＧ ＝ ＝ １〜２０（Ｖ）、使用
温度としては７５℃〜８５℃、一画素を書き込むのに必
要な時間は約５０ｐｓである。 本発明の回路構成は、通常のアクティブマトリクスの画
素上に、パッシブマトリクスを形成することと同じにな
るので、従来のパッシブマトリクスの場合と同様にクロ
ストークが避は難い、そこで、一般的なりロストークを
考えた最適条件を以下に述べる。 第８図において、対向電極を走査信号線として用いた場
合、他の走査線がそのアクティブマトリクス上の画素を
選択している場合には、第８図（ａ）において１〜ｎま
での対向電極は独立に動作して、対向電極によって分け
られる画素相互では、アクティブマトリクス電極と対向
電極間に挟持する光制御物質（たとえばＬＣ）に印加さ
れる電圧に影響を及ぼさない。 しかし、アクティブマトリクス上の画素電極が選択され
ていないときは、ゲートがＯＦＦ ｔ、て第８図（ｂ）
のようにアクティブマトリクス上の画素電極を通して、
工〜ｎまでの対向電極によって分けられる画素は短絡さ
れたことになり、１〜ｎまでの対向電極のうちひとつが
選択されたときの電圧がアクティブマトリクス上の画素
電極を通して分配されることになる。 対向電極に入れる走査信号電圧をＶとして、他の選択さ
れない対向電極の電圧Ｏとすると、より正確には選択走
査信号電圧をＶＯＮ非選択時の走査信号電圧をＶ ＯＦ
Ｆとした場合に■＝（ＶＯＮ−ＶＯＦＦ ） と定義す
る。 そうすると、選択された走査線ｍ（１≦ｍ≦ｎ）にＶを
印加した場合の他の走査線に表われる電圧、言い変えれ
ば他の画素の電極間にかかる電圧は、 ■・＝ｖ１ と表わすことができる。又、走査信号線ｍに表われる電
圧は、 ｖ ” ＝ ｙ虹上 と表わされる。 ここで、ＶＯＮは使用材料（例えばＬＣ）の閾値を越え
ることがあっても、ＶＯＦＦは絶対に越えられない、し
たがって、上述の３電圧値ｖ’ 、ｖ″。 Ｖ ＯＦＦは使用材料の閾値の絶対値より小さいことが
要求される。 そこでＶＯＦＦ ＝ａ ＶＯＷと定義すると、上述の３
つの電圧値は全てＶＯＮの関数となるので１次の条件を
満足することが必要となる。すなわち。 ｗａｘ（Ｖ’、Ｖ“、 ＶＯＦＦ ） ＜ Ｖ Ｏ・・
−（ＤここでｖＯは使用する材料の閾値である。 ■式を書き変えると。 ｗａｘ （♀（１−ａ ） 、 ＴＶＯＮ （１−ａ
） 、 ａＶ□ｓ） ＜Ｖｏ ””００式においてｎ
＃１ならば ｎ ｖＯＮ （１−６）≦−Ｅ−Ｖ ＯＮ （１−ａ
）ａに対する最適値を定めるのに、ｎ″−、工でＴＶ
ＯＮ （１−ａ ） ＝ ａ ＶＯＮとおくと、 −Ｌ」− ａ−２ｎ−１・・・・・・■ となる、（ｎ＝１のときａは意味をもたない、） したがって、選択走査信号線にＶＯＮ、非選択走査信号
線にａＶｏＮ（ａは０式で表わされる定数であり、ｎは
走査信号線の本数である。）を印加すれば、Ｖ ＯＮ＜
” Ｖ □の条件の元でＯＦＦ画素の点灯の問題は解
除される。 実際には、強誘電性液晶のうちで、長時間低電界を印加
しておくと５記憶状態が反転してしまうものがあるので
、ｖＯＮは出来るだけ低く押えることが望ましいし、走
査時間の関係から、ｎが制約番受゛けることにもなる。 第９図は本発明において使用されるＴＰＴにおけるＦＥ
Ｔの構成を示す断面図、第１θ図はＴＰＴを用いた強誘
電性液晶セルの断面図、第１１図はＴＰＴ基板の斜視図
、第１２図はＴＰＴ基板の平面図であり、以上に示す各
図はいずれも本発明の一実施態様を示すものである。 第１０図は、本発明の方法で用いうる液晶素子の１つの
具体例を表わしている。ガラス、プラスチック等の基板
１４の上にゲート電極１８．絶縁膜１Ｂ、（水素原子を
ドーピングした窒化シリコン膜など）を介して形成した
半導体膜１０（水素原子をドーピングしたアモルファス
シリコン）と、この半導体膜１０に接する２つ端子１と
５で構成したＴＰＴと、ＴＰＴの端子４と接続した画素
電極５（ＩＴＯ； Ｉｎｄｎｉｕ＋ｓ Ｔｉｎ ０ｘｉ
ｄｅ）が形成されている。 さらに、この上に絶縁層７（ポリイミド、ポリアミド、
ポリビニルアルコール、ポリパラキシリレン、ＳｉＯ、
５ｉ０２）とアルミニウムやクロムなどからなる光遮蔽
ｆｆ１２が設けられている。 対向基板となる基板１４′の上には対向電極１５（ＩＴ
Ｏ； Ｉｎｄｎｉｕｍ Ｔｉｎ ０ｘｉｄｅ）と絶縁１
１２１Ｂが形成されている。 この基板１４と１４’の間には、前述の強誘電性液晶１
７が挟持されている。又、この基板１４と１４′の周囲
部には強誘電性液晶１７を身上するためのシール材１８
が設けられている。 この様なセル構造の液晶素子の両側にはクロスニコル状
態の偏光子１３と１３’が配置され、観察者Ａが入射光
重。よりの反射光重！によって表示状態を見ることがで
きる様に偏光子１３′の背後に反射板１２ （乱反射性
アルミニウムシート又は板）が設けられている。 又、上記の各図においてソース電極、ドレイン電極とは
、ドレインからソースへ電流が流れる場合に限定した命
名である。 ＦＥＴの働きではソースがドレインとして
働く場合も可能である。 ［効 果］ 以上の説明で明らかなように１本発明は従来の回路構成
に比べ、信号線数を著しく減らすことが出来る。したが
って回路の簡素化という点において大幅な改善が期待で
きる。
の引き出し線が必要であるが、本発明では、 ３ｒｎＸ
３木の引き出し線が必要となる。なお、Ｎの三乗根が自
然数で存在しない場合には引き出し線数を若干増す必要
がある。 ［作 用］ 本発明は、第１図において明らかなように、三系統の信
号線群のうち二つを走査信号線として、書き込みライン
の選択をすると共に、残った一系統の信号線に、表示信
号を久方することによって、１画像表示を行うものであ
る。具体的には、駆動素子であるＦＥＴ （電界効果
トランジスタ）のゲートがゲートオン状態となるように
信号電圧を印加し、それと同期させてＦＥＴのゲート以
外の端子であるソース端子及びドレイン端子の間に電界
を形成させると共に、その極性を変えることによって、
第一の配向状態と第二の配向状態の二つの表示状態を制
御するものである。したがって、本発明で用いられる強
誘電性液晶としては、電界の極性に応じて第一の光学的
安定状態及び第二の光学的安定状態のいずれかを取る物
質。 すなわち電界に対して双安定状態を有する物質が用いら
れる。また、駆動素子であるＦＥＴにおいては、Ｐをで
あってもＮ型であっても、ゲート以外の端子のいずれが
ソースとして作用し、いずれがドレインとして作用する
かは、電圧の印加の方向によって定まる。すなわちＮ型
では電圧の低い方がソースであり、Ｐ型では電圧の高い
方がソースとして作用する。なお各信号電極における電
圧レベルは各信号間の゛電位差を相対的に維持するもの
であれば、以下に述べる実施例にとられれることなく任
意の値に設定することが出来る。 ［実施例］ 本発明の液晶表示装置を用いた画像表示の具体例を第１
図及びｆｔ５４図〜第７図に基づいて説明する。 第１図の回路構成において、駆動素子としてＮ型ＦＥＴ
好ましくはＴＰＴ （薄膜トランジスタ）、液晶素子
として強誘電性液晶を使用し、第５図に示した所定の表
示パターンを書き込むための、各々の電圧値は、以下の
条件を満足する所望の値に設定される。 ［１１走査信号線■でｍ＝ａ、走査信号線■でｍ＝ｂ、
表示信号線で見＝Ｃの位置に「明］を四き込む場合。 【２】走査線■でｍ＝ａ、走査線■でｍ＝ｂを選但し、
各記号は下記事項を表わす。 Ｖ ＬＧ ：強誘電性液晶の閾値電圧の絶対値ｖＰニア
クチイブマトリクスを構成しているＦＥＴのゲート悶値
電圧 ｖｓｎ：走査信号電圧■ ｖＣｌｌ：走査信号電圧■ Ｖ ＧＬ ：表示信号電圧 以上の各信号電圧の、位相ｔ１〜Ｌ８における電気信号
波形を第６図に示す、８６図においては、それぞれ横軸
が時間を、縦軸が電圧を表わしている。この様な電気信
号が与えられた時の各画素への書き込み動作を第７図に
示す、ｆＪ、７図においては、横軸が時間を表わし、縦
軸は上側ＯＮ（暗）、下側ＯＦＦ （明〕の各表示状
態を表わす。 すなわち、各位相時間において、各々の画素が「暗」又
は「明」のいづれの状態にあるかを表わしている。なお
、図中ＱＮ−１は前回走査されたときの信号状態をその
まま保持しているものとする。 また第７図における各画素の座標は、第１図の破線部に
おける対応画素の座標を表わした第４図による０以上、
位相ｔ１〜を日の各動作によって第５図に示される所望
の表示パターンが完成する。 なお、本実施例では、第６図においてＶｐ＝０としたが
、Ｖｐ”−，０であるならば、ＶＣ（ゲート電圧）をＶ
ｐ分だけシフトすればよい、又、実施例において、強誘
電性液晶としてＤＯＢＡＭＢＧを使用シタ場合＋７）Ａ
体重数値は、Ｖ ＬＧ ＝ ＝ １〜２０（Ｖ）、使用
温度としては７５℃〜８５℃、一画素を書き込むのに必
要な時間は約５０ｐｓである。 本発明の回路構成は、通常のアクティブマトリクスの画
素上に、パッシブマトリクスを形成することと同じにな
るので、従来のパッシブマトリクスの場合と同様にクロ
ストークが避は難い、そこで、一般的なりロストークを
考えた最適条件を以下に述べる。 第８図において、対向電極を走査信号線として用いた場
合、他の走査線がそのアクティブマトリクス上の画素を
選択している場合には、第８図（ａ）において１〜ｎま
での対向電極は独立に動作して、対向電極によって分け
られる画素相互では、アクティブマトリクス電極と対向
電極間に挟持する光制御物質（たとえばＬＣ）に印加さ
れる電圧に影響を及ぼさない。 しかし、アクティブマトリクス上の画素電極が選択され
ていないときは、ゲートがＯＦＦ ｔ、て第８図（ｂ）
のようにアクティブマトリクス上の画素電極を通して、
工〜ｎまでの対向電極によって分けられる画素は短絡さ
れたことになり、１〜ｎまでの対向電極のうちひとつが
選択されたときの電圧がアクティブマトリクス上の画素
電極を通して分配されることになる。 対向電極に入れる走査信号電圧をＶとして、他の選択さ
れない対向電極の電圧Ｏとすると、より正確には選択走
査信号電圧をＶＯＮ非選択時の走査信号電圧をＶ ＯＦ
Ｆとした場合に■＝（ＶＯＮ−ＶＯＦＦ ） と定義す
る。 そうすると、選択された走査線ｍ（１≦ｍ≦ｎ）にＶを
印加した場合の他の走査線に表われる電圧、言い変えれ
ば他の画素の電極間にかかる電圧は、 ■・＝ｖ１ と表わすことができる。又、走査信号線ｍに表われる電
圧は、 ｖ ” ＝ ｙ虹上 と表わされる。 ここで、ＶＯＮは使用材料（例えばＬＣ）の閾値を越え
ることがあっても、ＶＯＦＦは絶対に越えられない、し
たがって、上述の３電圧値ｖ’ 、ｖ″。 Ｖ ＯＦＦは使用材料の閾値の絶対値より小さいことが
要求される。 そこでＶＯＦＦ ＝ａ ＶＯＷと定義すると、上述の３
つの電圧値は全てＶＯＮの関数となるので１次の条件を
満足することが必要となる。すなわち。 ｗａｘ（Ｖ’、Ｖ“、 ＶＯＦＦ ） ＜ Ｖ Ｏ・・
−（ＤここでｖＯは使用する材料の閾値である。 ■式を書き変えると。 ｗａｘ （♀（１−ａ ） 、 ＴＶＯＮ （１−ａ
） 、 ａＶ□ｓ） ＜Ｖｏ ””００式においてｎ
＃１ならば ｎ ｖＯＮ （１−６）≦−Ｅ−Ｖ ＯＮ （１−ａ
）ａに対する最適値を定めるのに、ｎ″−、工でＴＶ
ＯＮ （１−ａ ） ＝ ａ ＶＯＮとおくと、 −Ｌ」− ａ−２ｎ−１・・・・・・■ となる、（ｎ＝１のときａは意味をもたない、） したがって、選択走査信号線にＶＯＮ、非選択走査信号
線にａＶｏＮ（ａは０式で表わされる定数であり、ｎは
走査信号線の本数である。）を印加すれば、Ｖ ＯＮ＜
” Ｖ □の条件の元でＯＦＦ画素の点灯の問題は解
除される。 実際には、強誘電性液晶のうちで、長時間低電界を印加
しておくと５記憶状態が反転してしまうものがあるので
、ｖＯＮは出来るだけ低く押えることが望ましいし、走
査時間の関係から、ｎが制約番受゛けることにもなる。 第９図は本発明において使用されるＴＰＴにおけるＦＥ
Ｔの構成を示す断面図、第１θ図はＴＰＴを用いた強誘
電性液晶セルの断面図、第１１図はＴＰＴ基板の斜視図
、第１２図はＴＰＴ基板の平面図であり、以上に示す各
図はいずれも本発明の一実施態様を示すものである。 第１０図は、本発明の方法で用いうる液晶素子の１つの
具体例を表わしている。ガラス、プラスチック等の基板
１４の上にゲート電極１８．絶縁膜１Ｂ、（水素原子を
ドーピングした窒化シリコン膜など）を介して形成した
半導体膜１０（水素原子をドーピングしたアモルファス
シリコン）と、この半導体膜１０に接する２つ端子１と
５で構成したＴＰＴと、ＴＰＴの端子４と接続した画素
電極５（ＩＴＯ； Ｉｎｄｎｉｕ＋ｓ Ｔｉｎ ０ｘｉ
ｄｅ）が形成されている。 さらに、この上に絶縁層７（ポリイミド、ポリアミド、
ポリビニルアルコール、ポリパラキシリレン、ＳｉＯ、
５ｉ０２）とアルミニウムやクロムなどからなる光遮蔽
ｆｆ１２が設けられている。 対向基板となる基板１４′の上には対向電極１５（ＩＴ
Ｏ； Ｉｎｄｎｉｕｍ Ｔｉｎ ０ｘｉｄｅ）と絶縁１
１２１Ｂが形成されている。 この基板１４と１４’の間には、前述の強誘電性液晶１
７が挟持されている。又、この基板１４と１４′の周囲
部には強誘電性液晶１７を身上するためのシール材１８
が設けられている。 この様なセル構造の液晶素子の両側にはクロスニコル状
態の偏光子１３と１３’が配置され、観察者Ａが入射光
重。よりの反射光重！によって表示状態を見ることがで
きる様に偏光子１３′の背後に反射板１２ （乱反射性
アルミニウムシート又は板）が設けられている。 又、上記の各図においてソース電極、ドレイン電極とは
、ドレインからソースへ電流が流れる場合に限定した命
名である。 ＦＥＴの働きではソースがドレインとして
働く場合も可能である。 ［効 果］ 以上の説明で明らかなように１本発明は従来の回路構成
に比べ、信号線数を著しく減らすことが出来る。したが
って回路の簡素化という点において大幅な改善が期待で
きる。
第１図は本発明の基本概念を示す回路構成図、第２図及
び第３図は、本発明の方法に用いる強誘電性液晶を模式
的に表わす斜視図、第４図は第１図の破線部における対
応画素の座標を示す説明図、第５図は対応画素の表示パ
ターン例を示す説明図、第６図は走査電極及び表示電極
に印加する電気信号波形を表わす説明図、第７図は各画
素、への書き込み動作を表わす説明図、第８図はアクテ
ィブマトリクスの一つの表示電極中の画素構成、図、第
９図はＴＰＴにおけるＦＥＴの構成を示す断面図、第１
０図はＴＰＴを用いた強誘電性液晶セルの断面図、第１
１図はＴＦＴ基板の斜視図、第１２図はＴＰＴ基板の平
面図である。 １；ソース電極（ドレイン電極） ２；遮光金属又は光吸収層 ３；ｎ゛層 ４； ドレイン電極（ソース電極） ５；画素電極 ６；第一の絶縁層 ７：第二の絶縁層 ８ ； ＴＦＴ基板 ９；半導体直下の光遮蔽効果をもつゲート部ｌＯ；半導
体 １１；ゲート配線部の透明電極 １２；反射板 １３．１３’；偏光板 １４．１４”ニガラス、プラスチック等の透明基板１５
；対向電極 １６；絶縁膜 １７；強誘電性液晶層 １８；ゲート電極 １８；シール材 ２０；薄膜半導体 ２１；ゲート配線 ２２；パネル基板 ２３．２３’、透明電極がコートされた基板２４；液晶
分子層 ２５；液晶分子 ２６；双極子モーメント（Ｐ工） ２８ａ；上向き双極子モーメント ２６ｂ；下向き双極子モーメント ２７；第１の安定状態 ２７′；第２の安定状態
び第３図は、本発明の方法に用いる強誘電性液晶を模式
的に表わす斜視図、第４図は第１図の破線部における対
応画素の座標を示す説明図、第５図は対応画素の表示パ
ターン例を示す説明図、第６図は走査電極及び表示電極
に印加する電気信号波形を表わす説明図、第７図は各画
素、への書き込み動作を表わす説明図、第８図はアクテ
ィブマトリクスの一つの表示電極中の画素構成、図、第
９図はＴＰＴにおけるＦＥＴの構成を示す断面図、第１
０図はＴＰＴを用いた強誘電性液晶セルの断面図、第１
１図はＴＦＴ基板の斜視図、第１２図はＴＰＴ基板の平
面図である。 １；ソース電極（ドレイン電極） ２；遮光金属又は光吸収層 ３；ｎ゛層 ４； ドレイン電極（ソース電極） ５；画素電極 ６；第一の絶縁層 ７：第二の絶縁層 ８ ； ＴＦＴ基板 ９；半導体直下の光遮蔽効果をもつゲート部ｌＯ；半導
体 １１；ゲート配線部の透明電極 １２；反射板 １３．１３’；偏光板 １４．１４”ニガラス、プラスチック等の透明基板１５
；対向電極 １６；絶縁膜 １７；強誘電性液晶層 １８；ゲート電極 １８；シール材 ２０；薄膜半導体 ２１；ゲート配線 ２２；パネル基板 ２３．２３’、透明電極がコートされた基板２４；液晶
分子層 ２５；液晶分子 ２６；双極子モーメント（Ｐ工） ２８ａ；上向き双極子モーメント ２６ｂ；下向き双極子モーメント ２７；第１の安定状態 ２７′；第２の安定状態
Claims (10)
- （１）アクティブマトリクス基板を構成する電界効果ト
ランジスタのゲート以外の端子である第一端子に接続し
た画像表示電極に対応する対向電極を複数設けるととも
に、かかる信号線を電界効果トランジスタのゲートとし
て機能する第三端子に接続したゲート信号線及び電界効
果トランジスタのソース又はドレインとして機能する第
二端子に接続した信号線と直交して配置したことを特徴
とする表示パネル。 - （２）前記電界効果トランジスタが、薄膜トランジスタ
である特許請求の範囲第１項記載の表示パネル。 - （３）前記画像表示電極に液晶の容量が電気的に接続さ
れている特許請求の範囲第１項記載の表示パネル。 - （４）前記液晶が、強誘電性液晶である特許請求の範囲
第３項記載の表示パネル。 - （５）前記強誘電性液晶が、カイラルスメクティック液
晶である特許請求の範囲第４項記載の表示パネル。 - （６）アクティブマトリクス基板を構成する電界効果ト
ランジスタのゲート以外の端子である第一端子に接続し
た画像表示電極に対応する対向電極を複数設けるととも
に、かかる信号線を電界効果トランジスタのゲートとし
て機能する第三端子に接続したゲート信号線及び電界効
果トランジスタのソース又はドレインとして機能する第
二端子に接続した信号線と直交して配置した３種の信号
線のうち２種の信号線に走査信号を印加し、残りの１種
の信号線に表示信号を印加することを特徴とする表示パ
ネルの駆動法。 - （７）前記表示信号を電界効果トランジスタのゲートと
して機能する第三端子に接続したゲート信号線に印加す
る特許請求の範囲第６項記載の表示パネルの駆動法。 - （８）前記画像表示電極に液晶の容量が電気的に接続さ
れている特許請求の範囲第６項記載の表示パネルの駆動
法。 - （９）前記液晶が、強誘電性液晶である特許請求の範囲
第８項記載の表示パネルの駆動法。 - （１０）前記強誘電性液晶が、カイラルスメクティク液
晶である特許請求の範囲第９項記載の表示パネルの駆動
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59176823A JPS6155686A (ja) | 1984-08-27 | 1984-08-27 | 表示パネル及びその駆動法 |
| FR858512577A FR2571526B1 (fr) | 1984-08-22 | 1985-08-21 | Panneau d'affichage et son procede de commande |
| US07/313,305 US4973135A (en) | 1984-08-22 | 1989-02-21 | Active matrix display panel having plural stripe-shaped counter electrodes and method of driving the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59176823A JPS6155686A (ja) | 1984-08-27 | 1984-08-27 | 表示パネル及びその駆動法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6155686A true JPS6155686A (ja) | 1986-03-20 |
Family
ID=16020463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59176823A Pending JPS6155686A (ja) | 1984-08-22 | 1984-08-27 | 表示パネル及びその駆動法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6155686A (ja) |
-
1984
- 1984-08-27 JP JP59176823A patent/JPS6155686A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4973135A (en) | Active matrix display panel having plural stripe-shaped counter electrodes and method of driving the same | |
| US4697887A (en) | Liquid crystal device and method for driving the same using ferroelectric liquid crystal and FET's | |
| JPS6261931B2 (ja) | ||
| US4770501A (en) | Optical modulation device and method of driving the same | |
| JPS6031120A (ja) | 液晶装置 | |
| JPS60262133A (ja) | 液晶素子の駆動法 | |
| JPS614021A (ja) | 液晶素子の駆動法 | |
| JPS6155686A (ja) | 表示パネル及びその駆動法 | |
| JPS60230121A (ja) | 液晶素子の駆動法 | |
| JPS6152681A (ja) | 表示パネル及びその駆動法 | |
| JPS614026A (ja) | 液晶素子の駆動法 | |
| JPH0431373B2 (ja) | ||
| JPS617829A (ja) | 液晶素子の駆動法 | |
| JPS62133426A (ja) | 液晶装置 | |
| JPS62134691A (ja) | 液晶装置 | |
| JPS60262136A (ja) | 液晶素子の駆動法 | |
| JPH0453293B2 (ja) | ||
| JPS6155685A (ja) | 表示パネル及びその駆動法 | |
| JPS60262134A (ja) | 液晶素子の駆動法 | |
| JPS60262135A (ja) | 液晶素子の駆動法 | |
| JPS60262137A (ja) | 液晶素子の駆動法 | |
| JPS614023A (ja) | 液晶素子の駆動法 | |
| JP2505744B2 (ja) | 電極基板及び光学変調素子の製造法 | |
| JPS617828A (ja) | 液晶素子の駆動法 | |
| JPS61143788A (ja) | アクテイブマトリクス方式における液晶表示パネル |