JPS6155705B2 - - Google Patents
Info
- Publication number
- JPS6155705B2 JPS6155705B2 JP56206721A JP20672181A JPS6155705B2 JP S6155705 B2 JPS6155705 B2 JP S6155705B2 JP 56206721 A JP56206721 A JP 56206721A JP 20672181 A JP20672181 A JP 20672181A JP S6155705 B2 JPS6155705 B2 JP S6155705B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- task group
- fixed
- healthy
- task
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】
この発明はロードシエアデユプレツクスシステ
ムにおいて、両系健全時には高い稼動率で両系を
運転し、片系異常となつたとき健全な両系に分担
して設定していたタスクをすべて自動的に残りの
健全系に設定する運用方式に関する。
ムにおいて、両系健全時には高い稼動率で両系を
運転し、片系異常となつたとき健全な両系に分担
して設定していたタスクをすべて自動的に残りの
健全系に設定する運用方式に関する。
２台の計算機を用いたロードシエアデユプレツ
クスでは、従来第１図のＡのハードウエア構成に
ＢまたはＣのハードウエア構成を結合し、主系、
待期系の区別なく処理機能を分担して独立にオン
ラインジヨブを設定し、システムの信頼性を高め
るため片系異常時になつても残りの健全系に両系
健全時の処理を合わせて設定させていた。第１図
において１１，２１はそれぞれ第一系、第二系の
中央処理装置CPA、CPB、１２，２２はそれぞ
れ第一系、第二系の監視装置、１３，２３はそれ
ぞれ第一系、第二系の計算機結合装置PLCA、
PLCB、４は両系に共用される周期Ｔの定周期タ
イマであり、またＢ，Ｃのいずれにおいても
C1，C2，C3は制御対象の情報とし、Ｃでは直後
に情報C1，C2，C3はプロセスインタフエース装
置PIA１５のユニツト３１、プロセスインタフエ
ース装置PIB２５のユニツト３３、プロセスイン
タフエース装置PIA１５およびPIB２５のユニツ
ト３２にそれぞれ接続される。一方Ｂの構成では
ゲート６を介して切りかえによりPIA１５のユニ
ツト３１，３２，３３またはPIB２５のユニツト
３１，３２，３３に接続し、両系健全時にはＣの
構成と同様に情報C1，C2，C3をPIA１５、PIB２
５に割りあてて接続するが第一系異常時または第
二系異常時には情報C1，C2，C3をすべてPIB２５
またはPIA１５に接続するものであつた。
クスでは、従来第１図のＡのハードウエア構成に
ＢまたはＣのハードウエア構成を結合し、主系、
待期系の区別なく処理機能を分担して独立にオン
ラインジヨブを設定し、システムの信頼性を高め
るため片系異常時になつても残りの健全系に両系
健全時の処理を合わせて設定させていた。第１図
において１１，２１はそれぞれ第一系、第二系の
中央処理装置CPA、CPB、１２，２２はそれぞ
れ第一系、第二系の監視装置、１３，２３はそれ
ぞれ第一系、第二系の計算機結合装置PLCA、
PLCB、４は両系に共用される周期Ｔの定周期タ
イマであり、またＢ，Ｃのいずれにおいても
C1，C2，C3は制御対象の情報とし、Ｃでは直後
に情報C1，C2，C3はプロセスインタフエース装
置PIA１５のユニツト３１、プロセスインタフエ
ース装置PIB２５のユニツト３３、プロセスイン
タフエース装置PIA１５およびPIB２５のユニツ
ト３２にそれぞれ接続される。一方Ｂの構成では
ゲート６を介して切りかえによりPIA１５のユニ
ツト３１，３２，３３またはPIB２５のユニツト
３１，３２，３３に接続し、両系健全時にはＣの
構成と同様に情報C1，C2，C3をPIA１５、PIB２
５に割りあてて接続するが第一系異常時または第
二系異常時には情報C1，C2，C3をすべてPIB２５
またはPIA１５に接続するものであつた。
従つて第１図のＡの構成にＣの構成を結合する
システムでは、第一系が異常となると第二系に設
定される制御対象の情報はC2，C3のみとなり情
報C1を含まない。またＢの構成を結合するシス
テムでは第一系が異常となると、その後は第一系
の処理も第二系で処理せざるを得ないが、この際
第二系のみで処理可能なためには、両系健全時に
おける第一系、第二系の処理を合わせても単一系
の稼動率が100％を越えないよう抑えておく必要
があり、こうすると常時の各系の稼動率が低い欠
点がある。
システムでは、第一系が異常となると第二系に設
定される制御対象の情報はC2，C3のみとなり情
報C1を含まない。またＢの構成を結合するシス
テムでは第一系が異常となると、その後は第一系
の処理も第二系で処理せざるを得ないが、この際
第二系のみで処理可能なためには、両系健全時に
おける第一系、第二系の処理を合わせても単一系
の稼動率が100％を越えないよう抑えておく必要
があり、こうすると常時の各系の稼動率が低い欠
点がある。
本発明は上記欠点を除去するためなされたもの
で、その目的は状況変動は激しいがその経過時間
の短かい起動、停止その他過渡的操業過程と、経
過時間は長いが状況変動の緩慢な定常的操業過程
にわけて処理できるシステムに適用して、稼動率
と信頼性を向上させるロードシエアデユプレツク
スシステムを提供するものである。
で、その目的は状況変動は激しいがその経過時間
の短かい起動、停止その他過渡的操業過程と、経
過時間は長いが状況変動の緩慢な定常的操業過程
にわけて処理できるシステムに適用して、稼動率
と信頼性を向上させるロードシエアデユプレツク
スシステムを提供するものである。
以下に本発明の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
第２図は本発明の実施例によるハードウエア構
成ブロツク図であつて、第１図と同じく１１，２
１は第一系、第二系の中央処理装置CPA、
CPB、１２，２２は第一系、第二系の監視装置、
１３，２３は両系計算機の結合装置PLCA、
PLCBであり、７，８は同一周期Ｔの定周期タイ
マ、また第１図のＢ，Ｃの構成におけると同じく
１５，２５はそれぞれプロセスインタフエース装
置PIA、PIB、C1，C2，C3は制御対象の情報であ
る。そして情報C1，C2，C3はそれぞれPIA１
５、PIB２５のユニツト３１，３２，３３に直接
接続される。
成ブロツク図であつて、第１図と同じく１１，２
１は第一系、第二系の中央処理装置CPA、
CPB、１２，２２は第一系、第二系の監視装置、
１３，２３は両系計算機の結合装置PLCA、
PLCBであり、７，８は同一周期Ｔの定周期タイ
マ、また第１図のＢ，Ｃの構成におけると同じく
１５，２５はそれぞれプロセスインタフエース装
置PIA、PIB、C1，C2，C3は制御対象の情報であ
る。そして情報C1，C2，C3はそれぞれPIA１
５、PIB２５のユニツト３１，３２，３３に直接
接続される。
両系健全時にはタイマ７はCPA１１に、タイ
マ８はCPB２１にそれぞれ設定されているが、タ
イマ７またはタイマ８が異常となるとタイマ８ま
たはタイマ７がCPA１１、CPB２１に共通に設
定される。監視装置１２はCPA１１とタイマ７
とPLCA１３の、また監視装置２２はCPB２１と
タイマ８とPLCB２３の異常監視と制御をそれぞ
れ行なうほか、相互に情報の授受も行なう。
マ８はCPB２１にそれぞれ設定されているが、タ
イマ７またはタイマ８が異常となるとタイマ８ま
たはタイマ７がCPA１１、CPB２１に共通に設
定される。監視装置１２はCPA１１とタイマ７
とPLCA１３の、また監視装置２２はCPB２１と
タイマ８とPLCB２３の異常監視と制御をそれぞ
れ行なうほか、相互に情報の授受も行なう。
以上の構成でCPA１１、CPB２１でとりあつ
かうプログラムについて説明する。なお必要なプ
ログラム、テーブルを格納する記憶装置は図では
省略している。
かうプログラムについて説明する。なお必要なプ
ログラム、テーブルを格納する記憶装置は図では
省略している。
説明を簡単にするために、健全時に第一系には
固定周期タスクFPT1、可変周期タスクVPT1を、
第二系には固定周期タスクFPT2、可変周期タス
クVPT2を設定してあつて、両系健全時のタスク
FPT1，FPT2の周期をk1T、k2T（k1、k2≧１な
る整数）、タスクVPT1，VPT2の周期をK1T、
K2T（K1、K2≧１なる整数）とすると、第二系
異常時に健全な第二系には固定周期タスク
FPT1，FPT2を周期k1T、k2Tで設定し、可変周
期タスクVPT1，VPT2を周期n1K1T、n2K2T
（n1、n2≧２なる整数）で設定する。つまり固定
周期タスクの処理周期は両系健全時、片系異常時
のいずれにおいても変らないが、可変周期タスク
の処理周期を片系異常時には両系健全時における
よりも長くするのである。
固定周期タスクFPT1、可変周期タスクVPT1を、
第二系には固定周期タスクFPT2、可変周期タス
クVPT2を設定してあつて、両系健全時のタスク
FPT1，FPT2の周期をk1T、k2T（k1、k2≧１な
る整数）、タスクVPT1，VPT2の周期をK1T、
K2T（K1、K2≧１なる整数）とすると、第二系
異常時に健全な第二系には固定周期タスク
FPT1，FPT2を周期k1T、k2Tで設定し、可変周
期タスクVPT1，VPT2を周期n1K1T、n2K2T
（n1、n2≧２なる整数）で設定する。つまり固定
周期タスクの処理周期は両系健全時、片系異常時
のいずれにおいても変らないが、可変周期タスク
の処理周期を片系異常時には両系健全時における
よりも長くするのである。
第３図はタスク周期テーブルTPT、第４図は
スケジユーラテーブルSCHTであつて第一系、第
二系とも保有するものである。テーブルTPTに
は或るタスク（これをTK1とよぶことにする）を
片系（第一系から見たときは相手系すなわち第二
系）異常により自系シングル運転時に逐行する周
期SP1と両系健全時に逐行する周期NP1とを組み
にしてタスクTK1に対する起動周期とし、以下同
じくタスクTK2，TK3……に対する起動周期デー
タを格納しておき、テーブルSCHTには先に述べ
たタスクTK1の番号TKNO1と現在の運転形態に
より定まる起動周期P1とこのタスクTK1の起動可
否フラグSJ1とを組みにして格納し、以下同じく
タスクTK2，TK3……に対するSJ2，P2，TKNO2
の組み、SJ3，P3，TKNO3の組み……の情報をも
格納しておく。
スケジユーラテーブルSCHTであつて第一系、第
二系とも保有するものである。テーブルTPTに
は或るタスク（これをTK1とよぶことにする）を
片系（第一系から見たときは相手系すなわち第二
系）異常により自系シングル運転時に逐行する周
期SP1と両系健全時に逐行する周期NP1とを組み
にしてタスクTK1に対する起動周期とし、以下同
じくタスクTK2，TK3……に対する起動周期デー
タを格納しておき、テーブルSCHTには先に述べ
たタスクTK1の番号TKNO1と現在の運転形態に
より定まる起動周期P1とこのタスクTK1の起動可
否フラグSJ1とを組みにして格納し、以下同じく
タスクTK2，TK3……に対するSJ2，P2，TKNO2
の組み、SJ3，P3，TKNO3の組み……の情報をも
格納しておく。
第５図に示すように、先ず初期プログラムロー
ドタスクIPLが起動されるとSCHTかきこみタス
ク（SCHTW）を起動し、タスクSCHTWは正常
時には第３図TPTから周期データNP1，NP2，
NP3……の内容を第４図SCHTの該当周期データ
P1，P2，P3……に移す。以後定周期タイマ７，８
からの定周期Ｔごとに信号を受けてスケジユーラ
タスクSCHが起動され、ここではスケジユーラ
テーブルSCHT中フラグSJ1，SJ2，SJ3……が０
で起動否となつているタスクについてはタスク用
カウンタ（図示せず）内容をクリアするのみであ
るが、前記可否フラグが１で起動可となつている
タスクについてはタスク用カウンタ内容に１を加
えるとともに、その内容と対応するタスク周期デ
ータP1，P2，P3……を比較し、等しいものについ
て当該カウンタをクリアして新らたな精算にそな
え、かつ当該タスクを起動する。
ドタスクIPLが起動されるとSCHTかきこみタス
ク（SCHTW）を起動し、タスクSCHTWは正常
時には第３図TPTから周期データNP1，NP2，
NP3……の内容を第４図SCHTの該当周期データ
P1，P2，P3……に移す。以後定周期タイマ７，８
からの定周期Ｔごとに信号を受けてスケジユーラ
タスクSCHが起動され、ここではスケジユーラ
テーブルSCHT中フラグSJ1，SJ2，SJ3……が０
で起動否となつているタスクについてはタスク用
カウンタ（図示せず）内容をクリアするのみであ
るが、前記可否フラグが１で起動可となつている
タスクについてはタスク用カウンタ内容に１を加
えるとともに、その内容と対応するタスク周期デ
ータP1，P2，P3……を比較し、等しいものについ
て当該カウンタをクリアして新らたな精算にそな
え、かつ当該タスクを起動する。
片系、例えば第一系が異常時に監視装置１２で
キヤツチされた異常信号が監視装置２２を介して
CPB２１に異常信号ERとして送信され、第５図
のようにSCHTかきこみタスクSCHTWを起動す
るが、このときは第３図TPTから周期データ
SP1，SP2，SP3……の内容を第４図SCHTの該当
P1，P2，P3……領域に移す。以後正常時と同様に
動作する。TPTかきこみタスクTPTWはTPT中
の周期データSP1，SP2，SP3……と周期データ
NP1，NP2，NP3……をかきかえるもので、オン
ライン運転開始前に走らせるかまたはタスクIPL
中でSCHTW起動をかける前に起動しておいても
よい。
キヤツチされた異常信号が監視装置２２を介して
CPB２１に異常信号ERとして送信され、第５図
のようにSCHTかきこみタスクSCHTWを起動す
るが、このときは第３図TPTから周期データ
SP1，SP2，SP3……の内容を第４図SCHTの該当
P1，P2，P3……領域に移す。以後正常時と同様に
動作する。TPTかきこみタスクTPTWはTPT中
の周期データSP1，SP2，SP3……と周期データ
NP1，NP2，NP3……をかきかえるもので、オン
ライン運転開始前に走らせるかまたはタスクIPL
中でSCHTW起動をかける前に起動しておいても
よい。
さて、両系健全時の定数k1＝k2＝１とし、更に
第一系異常時の定数K1＝K2＝１、n1＝n2＝２と
してタスク動作のタイムチヤートを示した図が第
６図である。第一系の固定周期タスクFPT1の実
行継続時間をFF1、可変定周期タスクVPT1の実
行継続時間をVF1、第二系の固定周期タスク
FPT2の実行継続時間をFF2、可変定周期タスク
VPT2の実行継続時間をVF2とし、タスクの優先
順位は最高をFPT1とし、以下FPT2，VPT1，
VPT2の順に低いとする。第６図ａをタイマの、
同図ｂ，ｃを両系健全時の第一系、第二系のタス
ク実行タイムチヤートとしたとき、片系異常時に
本発明の実施例による構成で処理した結果は第６
図ｄまたはｅとなりFPT1，FPT2は周期Ｔごとに
処理されるがVPT1，VPT2は同図ｄでは相次いで
起動され、同図ｅでは交互に起動されるものの、
いずれの場合でも起動周期２Ｔで処理される。こ
れはk1＝k2＝１、K1＝K2＝１、n1＝n2＝２とし
たからで制御対象の変化が更に緩慢であれば
K1、K2、n1、n2などをもつと大きな整数にとれ
ばよい。＊印は計算機のあき時間であり、この時
間を利用して実施例説明で省略した第一系、第二
系の非周期タスク群が遂行される。FPT1，
FPT2，VPT1，VPT2の各タスク優先順序に応じ
てタイマわりこみ後のタスク処理順序が変るし、
FPT1，FPT2，VPT1，VPT2の各タスクがそれぞ
れ単一周期のタスクでなく、周期を異にするタス
クの集合の場合にも拡張できることは勿論であ
る。
第一系異常時の定数K1＝K2＝１、n1＝n2＝２と
してタスク動作のタイムチヤートを示した図が第
６図である。第一系の固定周期タスクFPT1の実
行継続時間をFF1、可変定周期タスクVPT1の実
行継続時間をVF1、第二系の固定周期タスク
FPT2の実行継続時間をFF2、可変定周期タスク
VPT2の実行継続時間をVF2とし、タスクの優先
順位は最高をFPT1とし、以下FPT2，VPT1，
VPT2の順に低いとする。第６図ａをタイマの、
同図ｂ，ｃを両系健全時の第一系、第二系のタス
ク実行タイムチヤートとしたとき、片系異常時に
本発明の実施例による構成で処理した結果は第６
図ｄまたはｅとなりFPT1，FPT2は周期Ｔごとに
処理されるがVPT1，VPT2は同図ｄでは相次いで
起動され、同図ｅでは交互に起動されるものの、
いずれの場合でも起動周期２Ｔで処理される。こ
れはk1＝k2＝１、K1＝K2＝１、n1＝n2＝２とし
たからで制御対象の変化が更に緩慢であれば
K1、K2、n1、n2などをもつと大きな整数にとれ
ばよい。＊印は計算機のあき時間であり、この時
間を利用して実施例説明で省略した第一系、第二
系の非周期タスク群が遂行される。FPT1，
FPT2，VPT1，VPT2の各タスク優先順序に応じ
てタイマわりこみ後のタスク処理順序が変るし、
FPT1，FPT2，VPT1，VPT2の各タスクがそれぞ
れ単一周期のタスクでなく、周期を異にするタス
クの集合の場合にも拡張できることは勿論であ
る。
本発明によればロードシエアデユプレツクスシ
ステムの非定周期タスク群と固定周期タスク群と
可変定周期タスク群を選定し、正常時の可変定周
期タスク群の起動周期に対して、片系異常時の可
変定周期タスク群の起動周期を適当な整数倍に選
ぶことにより、急激な変化を示す過渡的運転情報
と緩慢な変化を示す定常運転情報を経済的に処理
して稼動率と信頼性の高いシステムとすることが
できる。
ステムの非定周期タスク群と固定周期タスク群と
可変定周期タスク群を選定し、正常時の可変定周
期タスク群の起動周期に対して、片系異常時の可
変定周期タスク群の起動周期を適当な整数倍に選
ぶことにより、急激な変化を示す過渡的運転情報
と緩慢な変化を示す定常運転情報を経済的に処理
して稼動率と信頼性の高いシステムとすることが
できる。
第１図は従来方式によるロードシエアデユプレ
ツクスシステムの構成ブロツク図、第２図は本発
明の実施例による構成ブロツク図、第３図はタス
ク周期テーブル、第４図はスケジユーラテーブ
ル、第５図Ａ，Ｂ，ＣおよびＤは本発明のタスク
トリー、第６図ａは定周期タイマの発生タイムチ
ヤート、ｂ，ｃ，ｄ，ｅは両系健全、片系異常時
のタスク動作タイムチヤートである。 ４，７，８……タイマ、６……ゲート、１１，
２１……中央処理装置、１２，２２……監視装
置、１３，２３……計算機結合装置、１５，２５
……プロセスインタフエース装置、３１，３２，
３３……ユニツト、TPT……タスク周期テーブ
ル、SCHT……スケジユーラテーブル、IPL……
初期プログラムロードタスク、SCHTW……
SCHTかきこみタスク、SCH……スケジユーラタ
スク、TPTW……TPTかきこみタスク、C1，
C2，C3……制御対象情報。
ツクスシステムの構成ブロツク図、第２図は本発
明の実施例による構成ブロツク図、第３図はタス
ク周期テーブル、第４図はスケジユーラテーブ
ル、第５図Ａ，Ｂ，ＣおよびＤは本発明のタスク
トリー、第６図ａは定周期タイマの発生タイムチ
ヤート、ｂ，ｃ，ｄ，ｅは両系健全、片系異常時
のタスク動作タイムチヤートである。 ４，７，８……タイマ、６……ゲート、１１，
２１……中央処理装置、１２，２２……監視装
置、１３，２３……計算機結合装置、１５，２５
……プロセスインタフエース装置、３１，３２，
３３……ユニツト、TPT……タスク周期テーブ
ル、SCHT……スケジユーラテーブル、IPL……
初期プログラムロードタスク、SCHTW……
SCHTかきこみタスク、SCH……スケジユーラタ
スク、TPTW……TPTかきこみタスク、C1，
C2，C3……制御対象情報。
Claims (1)
- 【特許請求の範囲】 １ 第一系、第二系の計算機が両系健全時には主
系、待期系の区別なく独立にオンラインジヨブを
設定されるロードシエアデユプレツクスシステム
において、同一周期Ｔの２台の定周期タイマを第
一系、第二系計算機に接続してわりこみ信号と
し、計算機両系健全時には第一系には第一系固有
タスク群と、第一系可変定周期タスク群とを設定
し、第二系には第二系固有タスク群と、第二系可
変定周期タスク群とを設定し、計算機片系異常時
には残りの健全系に第一系固有タスク群と、第二
系固有タスク群とをあわせて設定し、かつ与えら
れた整数n1、n2（n1、n2ともに２以上の整数）を
用いて第一系可変定周期タスク群と第二系可変定
周期タスク群の各タスクをそれぞれn1、n2倍の周
期で設定することを特徴とするロードシエアデユ
プレツクスシステムの運用方式。 ２ ２台の定周期タイマがともに健全な時には、
１台ずつを計算機第一系、第二系にそれぞれ接続
し、１台の定周期タイマが異常な時には自動切り
かえにより残りの健全タイマを計算機の両系に共
通接続することを特徴とする特許請求範囲第１項
記載のロードシエアデユプレツクスシステムの運
用方式。 ３ 第一系の固有タスク群は第一系の非周期タス
ク群と、定周期タイマの周期Ｔの１以上の整数倍
の周期を有する第一系の固定周期タスク群とか
ら、また第二系の固有タスク群は第二系の非周期
タスク群と、定周期タイマの周期Ｔの１以上の整
数倍の周期を有する第二系の固定周期タスク群と
から成り、該固定周期タスク群のタスク個々の実
施周期は両系健全から片系異常に推移しても不変
であることを特徴とする特許請求範囲第１項又は
第２項記載のロードシエアデユプレツクスシステ
ムの運用方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56206721A JPS58107978A (ja) | 1981-12-21 | 1981-12-21 | ロ−ドシエアデユプレツクスシステムの運用方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56206721A JPS58107978A (ja) | 1981-12-21 | 1981-12-21 | ロ−ドシエアデユプレツクスシステムの運用方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58107978A JPS58107978A (ja) | 1983-06-27 |
| JPS6155705B2 true JPS6155705B2 (ja) | 1986-11-28 |
Family
ID=16528001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56206721A Granted JPS58107978A (ja) | 1981-12-21 | 1981-12-21 | ロ−ドシエアデユプレツクスシステムの運用方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58107978A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5985121B1 (ja) * | 2015-07-30 | 2016-09-06 | 三菱電機株式会社 | プログラム実行装置及びプログラム実行システム及びプログラム実行方法 |
-
1981
- 1981-12-21 JP JP56206721A patent/JPS58107978A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58107978A (ja) | 1983-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6430594B1 (en) | Real-time operating system and a task management system therefor | |
| JPS6155705B2 (ja) | ||
| JPH0120462B2 (ja) | ||
| JPH0644234B2 (ja) | タスク管理装置 | |
| JPH01195562A (ja) | 入出力装置割当て制御方式 | |
| JPH0266640A (ja) | デバッガタスクスケジューリング方式 | |
| JPH03265945A (ja) | 異種オペレーティングシステム間のデータ共有方式 | |
| JPH04182801A (ja) | デジタル制御装置 | |
| JPS6033654A (ja) | マイクロプロセツサ間デ−タ転送方式 | |
| JPS5971555A (ja) | 計算機性能モニタリング方法 | |
| JPS6266357A (ja) | フアイル制御装置 | |
| JPS62145448A (ja) | 端末のタイム・アウト回避方式 | |
| JPH04147347A (ja) | プロセッサ障害復旧制御方式 | |
| JPH03121541A (ja) | オペレーティングシステムのタスク制御方式 | |
| JPH0462093B2 (ja) | ||
| JPH0319036A (ja) | タイムスライスインターバルを使用したダイナミックディスパッチング方式 | |
| JPH0131223B2 (ja) | ||
| JPS63304333A (ja) | 情報処理装置 | |
| JPH03164940A (ja) | 割込み時期を複数化した計算機 | |
| JPS62231325A (ja) | 多重オンラインシステムの電源切断方式 | |
| JPS61235925A (ja) | 電子計算機システムの運用方式 | |
| JPH0310132B2 (ja) | ||
| JPS63137344A (ja) | トランザクシヨン処理システムにおけるメモリ管理方式 | |
| JPH03182937A (ja) | マルチタスクシステムのタスク管理機構 | |
| JPS6010381A (ja) | マルチプロセツサシステムにおける入出力割込受付プロセツサの決定方式 |