JPS6156814B2 - - Google Patents
Info
- Publication number
- JPS6156814B2 JPS6156814B2 JP57050768A JP5076882A JPS6156814B2 JP S6156814 B2 JPS6156814 B2 JP S6156814B2 JP 57050768 A JP57050768 A JP 57050768A JP 5076882 A JP5076882 A JP 5076882A JP S6156814 B2 JPS6156814 B2 JP S6156814B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- counter
- loop
- loop counter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/325—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はループカウンタ付プログラムカウンタ
制御回路に係り、直接メモリアクセス（以下
DMAと称す）要求時ループカウンタの異常動作
を防止するループカウンタ付プログラムカウンタ
制御方式に関する。
制御回路に係り、直接メモリアクセス（以下
DMAと称す）要求時ループカウンタの異常動作
を防止するループカウンタ付プログラムカウンタ
制御方式に関する。
(b) 技術の背景
ループカウンタ付プログラムカウンタとは本特
許出願人が57年に特許出願したもので、読出専用
メモリ（以下ROMと称す）と其の出力を保持す
るフリツプフロツプ（以下FFFと称す）にて構
成され、該FFの出力が現プログラムアドレス
で、これと条件分岐用フラグとを該ROMに入力
し、其の出力が次のプログラムアドレスとなるプ
ログラムカウンタに、プログラムのループ動作回
数をカウントするループカウンタを設け、プログ
ラムのループ動作回数を、該ループカウンタに初
期設定する手段を持ち、該ROMから該ループカ
ウンタを制御する信号を出力し、該ループカウン
タで初期値より、該プログラムのループ動作回数
をカウントさせ、所定の数になつた時、出力信号
を出し、これが該ROMの次に発生するプログラ
ムのアドレスを指定する条件分岐用のフラグとな
ることにより、プログラムのダイナミツクステツ
プ数を大巾に減少するものである。
許出願人が57年に特許出願したもので、読出専用
メモリ（以下ROMと称す）と其の出力を保持す
るフリツプフロツプ（以下FFFと称す）にて構
成され、該FFの出力が現プログラムアドレス
で、これと条件分岐用フラグとを該ROMに入力
し、其の出力が次のプログラムアドレスとなるプ
ログラムカウンタに、プログラムのループ動作回
数をカウントするループカウンタを設け、プログ
ラムのループ動作回数を、該ループカウンタに初
期設定する手段を持ち、該ROMから該ループカ
ウンタを制御する信号を出力し、該ループカウン
タで初期値より、該プログラムのループ動作回数
をカウントさせ、所定の数になつた時、出力信号
を出し、これが該ROMの次に発生するプログラ
ムのアドレスを指定する条件分岐用のフラグとな
ることにより、プログラムのダイナミツクステツ
プ数を大巾に減少するものである。
本発明はこのループカウンタ付プログラムカウ
ンタの制御方式に関するものである。
ンタの制御方式に関するものである。
(c) 従来技術と問題点
第１図は従来例のループカウンタ付プログラム
カウンタ制御回路の要部を示すブロツク図であ
る。
カウンタ制御回路の要部を示すブロツク図であ
る。
図中１はループカウンタ付プログラムカウン
タ、２はROM、３，７はFF、４はプログラムの
入つているROM、５はループカウンタ、６はア
ンド回路、８は遅延回路、９はノツト回路を示
す。
タ、２はROM、３，７はFF、４はプログラムの
入つているROM、５はループカウンタ、６はア
ンド回路、８は遅延回路、９はノツト回路を示
す。
この回路ではDMA要求がくると、FF７でこの
信号を保持し、FF７の出力で、アンド回路６を
介して、FF３のクロツクを止め、プログラムカ
ウンタ１の進行を止める。又一方プログラムの入
つているROM４の命令をNO・OPERATIONに
切換え、バス（図示していない）を開放し、
DMAが可能なようにする。又遅延回路８は１命
令時間の遅延を与え、バスが開放されるタイミン
グで、DMA許可信号を出力し、DMAを実行する
ようにしている。DMAが終了するとFF７の出力
状態がかわり、DMA直前の状態から、ループカ
ウンタ１は動作を開始する。
信号を保持し、FF７の出力で、アンド回路６を
介して、FF３のクロツクを止め、プログラムカ
ウンタ１の進行を止める。又一方プログラムの入
つているROM４の命令をNO・OPERATIONに
切換え、バス（図示していない）を開放し、
DMAが可能なようにする。又遅延回路８は１命
令時間の遅延を与え、バスが開放されるタイミン
グで、DMA許可信号を出力し、DMAを実行する
ようにしている。DMAが終了するとFF７の出力
状態がかわり、DMA直前の状態から、ループカ
ウンタ１は動作を開始する。
しかし、プログラムカウンタ１が、プログラム
のループ動作をしている時、DMA要求がある
と、ループカウンタ制御線の出力が出た状態で、
プログラムカウンタ１が止まることがある。
のループ動作をしている時、DMA要求がある
と、ループカウンタ制御線の出力が出た状態で、
プログラムカウンタ１が止まることがある。
この場合はループカウンタ５は初期設定された
プログラムのループ動作回数迄カウントしてしま
う。従つて、DMA処理が完了した時点で、DMA
要求直前の状態から継続処理を行なわねばならな
いのに、ループカウンタ５はプログラムのループ
動作は完了したと認識しているので、ループ動作
の次のプログラムアドレスを指示する条件分岐用
フラグを出力するので、継続処理を行なえない欠
点がある。
プログラムのループ動作回数迄カウントしてしま
う。従つて、DMA処理が完了した時点で、DMA
要求直前の状態から継続処理を行なわねばならな
いのに、ループカウンタ５はプログラムのループ
動作は完了したと認識しているので、ループ動作
の次のプログラムアドレスを指示する条件分岐用
フラグを出力するので、継続処理を行なえない欠
点がある。
(d) 発明の目的
本発明の目的は上記の欠点をなくし、DMA処
理完了後、プログラムのループ動作を確実に継続
して行なえるループカウンタ付プログラムカウン
タ制御方式の提供にある。
理完了後、プログラムのループ動作を確実に継続
して行なえるループカウンタ付プログラムカウン
タ制御方式の提供にある。
(e) 発明の構成
本発明は上記の目的を達成するために、DMA
要求時、この信号を保持するFFの出力で、プロ
グラムカウンタへのクロツクを止めると共に、該
プログラムカウンタで指示する命令を不動作に切
換えるループカウンタ付プログラムカウンタ制御
回路において、DMA要求時、該FFの出力でルー
プカウンタへのクロツクも止めることを特徴とす
る。
要求時、この信号を保持するFFの出力で、プロ
グラムカウンタへのクロツクを止めると共に、該
プログラムカウンタで指示する命令を不動作に切
換えるループカウンタ付プログラムカウンタ制御
回路において、DMA要求時、該FFの出力でルー
プカウンタへのクロツクも止めることを特徴とす
る。
(f) 発明の実施例
以下本発明の１実施例につき図に従つて説明す
る。第２図は本発明の実施例のループカウンタ付
プログラムカウンタ制御回路の要部のブロツク図
である。
る。第２図は本発明の実施例のループカウンタ付
プログラムカウンタ制御回路の要部のブロツク図
である。
図中第１図と同一機能のものは同一記号で示
す。１０はアンド回路、１１はFFである。
す。１０はアンド回路、１１はFFである。
この回路で、第１図と異なる点はアンド回路１
０とFF１１を設け、DMA要求時、FF７の出力
でFF１１、アンド回路１０を介して、ループカ
ウンタ５へのクロツクを止める点である。これに
より、プログラムカウンタ１が、プログラムのル
ープ動作中に、DMA要求があり、其の時ループ
カウンタ制御線に出力が出ていても、ループカウ
ンタ５は動作をストツプするので、DMA処理完
了後、DMA要求直前の状態から、確実に継続処
理が出来る。
０とFF１１を設け、DMA要求時、FF７の出力
でFF１１、アンド回路１０を介して、ループカ
ウンタ５へのクロツクを止める点である。これに
より、プログラムカウンタ１が、プログラムのル
ープ動作中に、DMA要求があり、其の時ループ
カウンタ制御線に出力が出ていても、ループカウ
ンタ５は動作をストツプするので、DMA処理完
了後、DMA要求直前の状態から、確実に継続処
理が出来る。
尚FF３のクロツクとループカウンタ５のクロ
ツクは、動作シーケンス上、ノツト回路９で半サ
イクルずれているので、ループカウンタ５のクロ
ツクを止めるのに、FF１１を用いて半サイクル
ずらしてある。
ツクは、動作シーケンス上、ノツト回路９で半サ
イクルずれているので、ループカウンタ５のクロ
ツクを止めるのに、FF１１を用いて半サイクル
ずらしてある。
(g) 発明の効果
以上詳細に説明した如く、本発明によれば、
DMA要求時、プログラムカウンタが、プログラ
ムのループ動作を行つてもいても、ループカウン
タが異常動作をしないので、DMA処理完了後、
プログラムのループ動作を確実に継続して実行出
来る効果がある。
DMA要求時、プログラムカウンタが、プログラ
ムのループ動作を行つてもいても、ループカウン
タが異常動作をしないので、DMA処理完了後、
プログラムのループ動作を確実に継続して実行出
来る効果がある。
第１図は従来例のループカウンタ付プログラム
カウンタ制御回路の要部を示すブロツク図、第２
図は本発明の実施例のループカウンタ付プログラ
ムカウンタの制御回路の要部を示すブロツク図で
ある。 図中１はループカウンタ付プログラムカウン
タ、２はROM、３，７，１１はフリツプフロツ
プ、４はプログラムの入つているROM、５はル
ープカウンタ、６，１０はアンド回路、８は遅延
回路、９はノツト回路を示す。
カウンタ制御回路の要部を示すブロツク図、第２
図は本発明の実施例のループカウンタ付プログラ
ムカウンタの制御回路の要部を示すブロツク図で
ある。 図中１はループカウンタ付プログラムカウン
タ、２はROM、３，７，１１はフリツプフロツ
プ、４はプログラムの入つているROM、５はル
ープカウンタ、６，１０はアンド回路、８は遅延
回路、９はノツト回路を示す。
Claims (1)
- １ 直接メモリアクセス要求時、この信号を保持
するフリツプフロツプの出力で、プログラムカウ
ンタへのクロツクを止めると共に、該プログラム
カウンタで指示する命令を、不動作に切換えるル
ープカウンタ付プログラムカウンタ制御回路にお
いて、直接メモリアクセス要求時、該フリツプフ
ロツプの出力でループカウンタへのクロツクを止
めることを特徴とするループカウンタ付プログラ
ムカウンタ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57050768A JPS58168150A (ja) | 1982-03-29 | 1982-03-29 | ル−プカウンタ付プログラムカウンタ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57050768A JPS58168150A (ja) | 1982-03-29 | 1982-03-29 | ル−プカウンタ付プログラムカウンタ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58168150A JPS58168150A (ja) | 1983-10-04 |
| JPS6156814B2 true JPS6156814B2 (ja) | 1986-12-04 |
Family
ID=12868006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57050768A Granted JPS58168150A (ja) | 1982-03-29 | 1982-03-29 | ル−プカウンタ付プログラムカウンタ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58168150A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06229071A (ja) * | 1993-02-04 | 1994-08-16 | Kajima Corp | 鉄筋コンクリート構造物の鉄筋および配筋構造 |
-
1982
- 1982-03-29 JP JP57050768A patent/JPS58168150A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58168150A (ja) | 1983-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0721021A (ja) | 情報処理装置 | |
| JPS6156814B2 (ja) | ||
| JPS6156812B2 (ja) | ||
| JPS5878239A (ja) | 演算制御回路 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPS6236576B2 (ja) | ||
| JPS6242301B2 (ja) | ||
| JPS60124746A (ja) | デ−タ処理装置 | |
| JP2969844B2 (ja) | プログラマブルコントローラ | |
| JPS6175436A (ja) | マイクロプログラム制御装置 | |
| JPH07287660A (ja) | プログラマブルコントローラの割り込み処理方法 | |
| JP2802806B2 (ja) | Ｉ／ｏチャネル制御装置 | |
| JPH0232645B2 (ja) | ||
| JPS5998256A (ja) | 割込制御装置 | |
| JPH02178837A (ja) | マイクロプログラムの調速方式 | |
| JPS6027419B2 (ja) | 割込制御装置 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPH02130633A (ja) | プログラムのオンライン編集方法 | |
| JPS5991544A (ja) | ウエイトサイクル插入回路 | |
| JPS6227830A (ja) | 割込み制御方式 | |
| EP0266799A2 (en) | Single chip microcomputer having multi-timer function | |
| JPH0194437A (ja) | 情報処理装置 | |
| JPH05225113A (ja) | 入出力処理装置 | |
| JPH05233026A (ja) | マイクロコンピュータ回路 | |
| JPS61127035A (ja) | パイプライン制御プロセッサ |