JPH02178837A - マイクロプログラムの調速方式 - Google Patents
マイクロプログラムの調速方式Info
- Publication number
- JPH02178837A JPH02178837A JP33315388A JP33315388A JPH02178837A JP H02178837 A JPH02178837 A JP H02178837A JP 33315388 A JP33315388 A JP 33315388A JP 33315388 A JP33315388 A JP 33315388A JP H02178837 A JPH02178837 A JP H02178837A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- microprogram
- memory
- counter
- microinstruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプログラムの調速方式に関し、特にデ
ータ処理システムのデグレード化に伴うマイクロプログ
ラム制御装置におけるマイクロプログラムの調速方式に
関する。
ータ処理システムのデグレード化に伴うマイクロプログ
ラム制御装置におけるマイクロプログラムの調速方式に
関する。
汎用コンピュータ等のデータ処理システムでは、ニーズ
に対応して同一機種を各種グレードに分けてシリーズ化
する場合がある。このような場合におけるデグレード化
には、ハードウェアの変更による方法と、マイクロプロ
グラム処理の低速化による方法とがある。
に対応して同一機種を各種グレードに分けてシリーズ化
する場合がある。このような場合におけるデグレード化
には、ハードウェアの変更による方法と、マイクロプロ
グラム処理の低速化による方法とがある。
ハードウェアの変更による方法は、一般に、各機種の互
換性をなくすばかりでなく、機種毎に製造工程を変えな
ければならないという欠点があり、不利である。
換性をなくすばかりでなく、機種毎に製造工程を変えな
ければならないという欠点があり、不利である。
また、マイクロプログラム処理の低速化による方法には
、例えば第４図に示すようなダミーマイクロ命令を使用
する方法や、例えば第５図に示すような命令終了コマン
ドを切り替える方法がある。
、例えば第４図に示すようなダミーマイクロ命令を使用
する方法や、例えば第５図に示すような命令終了コマン
ドを切り替える方法がある。
ダミーマイクロ命令を使用する方法は、ある処理の途中
に何らの処理も行わないダミーマイクロ命令を埋め込む
ことにより命令のマイクロプログラムの処理速度を低下
させる方法である。第４図において、アドレスＡ−Ｅと
ＸおよびＹとのそれぞれのマイクロ命令にはネタストア
ドレスフィールドがあり、マイクロ命令の実行後にはネ
クストアドレスフィールドで指示されるアドレスのマイ
クロ命令を実行するようになっている。したがって、第
４図の場合には、アドレスＡ→Ｂ−１ｘ→Ｙ−Ｃ−Ｄ−
Ｅの順にマイクロ命令が実行されていくことになる。こ
こで、アドレスＸおよびＹのマイクロ命令が何らの処理
も行わないダミーマイクロ命令であるとすると、ダミー
マイクロ命令の実行時間だけアドレスＣのマイクロ命令
の処理が遅れることになる。このように、ダミーマイク
ロ命令の増減を図ることにより、機種毎に同じ命令のマ
イクロプログラムの処理速度を変更していた。
に何らの処理も行わないダミーマイクロ命令を埋め込む
ことにより命令のマイクロプログラムの処理速度を低下
させる方法である。第４図において、アドレスＡ−Ｅと
ＸおよびＹとのそれぞれのマイクロ命令にはネタストア
ドレスフィールドがあり、マイクロ命令の実行後にはネ
クストアドレスフィールドで指示されるアドレスのマイ
クロ命令を実行するようになっている。したがって、第
４図の場合には、アドレスＡ→Ｂ−１ｘ→Ｙ−Ｃ−Ｄ−
Ｅの順にマイクロ命令が実行されていくことになる。こ
こで、アドレスＸおよびＹのマイクロ命令が何らの処理
も行わないダミーマイクロ命令であるとすると、ダミー
マイクロ命令の実行時間だけアドレスＣのマイクロ命令
の処理が遅れることになる。このように、ダミーマイク
ロ命令の増減を図ることにより、機種毎に同じ命令のマ
イクロプログラムの処理速度を変更していた。
一方、命令終了コマンドを切り替える方法は、機種別に
命令終了コマンドを設け、対応する命令終了コマンドの
ところで終了処理を行い、機種毎に命令の長さを変える
方法である。第５図において、ＥＯＰＸ、ＥＯＰＹおよ
びＥＯＰＺは、それぞれグレードＸ、グレードＹおよび
グレードＺに対応する命令終了コマンドである。グレー
ドに対応しない命令終了コマンドは、ＮＯＰコマンド（
何の動作もしないコマンド）となるように構成されてい
る。グレードに対応する命令終了コマンドが実行される
と、命令は次のステップで終了し、次の次のステップか
ら次に実行する命令が開始されるようにハードウェア制
御される。第５図の場合、グレードＸの機種においては
、ＥＯＰＸコマンドにより命令終了処理が行われるので
、アドレスＱのマイクロ命令の実行で命令は終了する。
命令終了コマンドを設け、対応する命令終了コマンドの
ところで終了処理を行い、機種毎に命令の長さを変える
方法である。第５図において、ＥＯＰＸ、ＥＯＰＹおよ
びＥＯＰＺは、それぞれグレードＸ、グレードＹおよび
グレードＺに対応する命令終了コマンドである。グレー
ドに対応しない命令終了コマンドは、ＮＯＰコマンド（
何の動作もしないコマンド）となるように構成されてい
る。グレードに対応する命令終了コマンドが実行される
と、命令は次のステップで終了し、次の次のステップか
ら次に実行する命令が開始されるようにハードウェア制
御される。第５図の場合、グレードＸの機種においては
、ＥＯＰＸコマンドにより命令終了処理が行われるので
、アドレスＱのマイクロ命令の実行で命令は終了する。
グレードＹの機種においては、ＥＯＰＸコマンドはＮＯ
Ｐコマンドとなり、ＥＯＰＹコマンドにより命令終了処
理が行われるので、アドレスＳのマイクロ命令の実行で
命令は終了する。グレードＺの機種におし゛ては、ＥＯ
ＰＹコマンドおよびＥＯＰＺコマンドはＮＯＰコマンド
となり、ＥｏＰＺコマンドにより命令終了処理が行われ
るので、アドレスＵのマイクロ命令の実行で命令は終了
する。
Ｐコマンドとなり、ＥＯＰＹコマンドにより命令終了処
理が行われるので、アドレスＳのマイクロ命令の実行で
命令は終了する。グレードＺの機種におし゛ては、ＥＯ
ＰＹコマンドおよびＥＯＰＺコマンドはＮＯＰコマンド
となり、ＥｏＰＺコマンドにより命令終了処理が行われ
るので、アドレスＵのマイクロ命令の実行で命令は終了
する。
このように、機種別に命令終了コマンドを設け、機種毎
に命令終了コマンドを切り替えることにより、同じ命令
のマイクロプログラムの処理速度を機種毎に変えるよう
にしていた。
に命令終了コマンドを切り替えることにより、同じ命令
のマイクロプログラムの処理速度を機種毎に変えるよう
にしていた。
上述した従来のマイクロプログラム処理の低速化による
方法（マイクロプログラムの調速方式）では、ダミーマ
イクロ命令を設けて処理速度を変更する構成であったり
、命令終了コマンドをいくつも記述しなければならない
構成であったりするので、処理速度を遅くすれば遅くす
るほどマイクロプログラムが大きくなってしまうという
欠点がある。
方法（マイクロプログラムの調速方式）では、ダミーマ
イクロ命令を設けて処理速度を変更する構成であったり
、命令終了コマンドをいくつも記述しなければならない
構成であったりするので、処理速度を遅くすれば遅くす
るほどマイクロプログラムが大きくなってしまうという
欠点がある。
また、低グレードの機種のための大容量のマイクロプロ
グラムを高グレードの機種にも共通に用いるようにする
と、高グレードの機種においてはマイクロプログラムを
有効に使用していることにはならないという欠点がある
。
グラムを高グレードの機種にも共通に用いるようにする
と、高グレードの機種においてはマイクロプログラムを
有効に使用していることにはならないという欠点がある
。
本発明の目的は、上述の点に鑑み、同一構成のマイクロ
プログラムをグレードにかかわりなく共通かつ有効に使
用することができ、さらに同一のハードウェアで各種の
グレードに分けることができるようにしたマイクロプロ
グラムの調速方式を提供することにある。
プログラムをグレードにかかわりなく共通かつ有効に使
用することができ、さらに同一のハードウェアで各種の
グレードに分けることができるようにしたマイクロプロ
グラムの調速方式を提供することにある。
本発明のマイクロプログラムの調速方式は、各命令に対
応するマイクロプログラムを格納する制御記憶と、各命
令に対応するマイクロプログラムの前記制御記憶上の先
頭アドレスを保持する変換メモリとを有し、各命令の起
動時に前記変換メモリから出力されるアドレスのマイク
ロ命令から実行を開始することにより各命令を処理して
いくデータ処理システムにおいて、タイマ値を指示する
フィールドをもつ前記変換メモリと、各命令の起動時に
命令に対応するタイマ値を前記変換メモリからセントし
てカウント動作を開始するタイマと、このタイマがタイ
ムアンプするまで命令の開始を抑止する抑止手段とを有
する。
応するマイクロプログラムを格納する制御記憶と、各命
令に対応するマイクロプログラムの前記制御記憶上の先
頭アドレスを保持する変換メモリとを有し、各命令の起
動時に前記変換メモリから出力されるアドレスのマイク
ロ命令から実行を開始することにより各命令を処理して
いくデータ処理システムにおいて、タイマ値を指示する
フィールドをもつ前記変換メモリと、各命令の起動時に
命令に対応するタイマ値を前記変換メモリからセントし
てカウント動作を開始するタイマと、このタイマがタイ
ムアンプするまで命令の開始を抑止する抑止手段とを有
する。
本発明のマイクロプログラムの調速方式では、変換メモ
リがタイマ値を指示するフィールドをもち、タイマが各
命令の起動時に命令に対応するタイマ値を変換メモリか
らセントしてカウント動作を開始し、抑止手段がタイマ
がタイムアンプするまで命令の開始を抑止する。
リがタイマ値を指示するフィールドをもち、タイマが各
命令の起動時に命令に対応するタイマ値を変換メモリか
らセントしてカウント動作を開始し、抑止手段がタイマ
がタイムアンプするまで命令の開始を抑止する。
次に、本発明について図面を参照して詳細に説明する。
第１図は、本発明の一実施例に係るマイクロプログラム
の調速方式が適用されたマイクロプログラム制御装置を
示す回路ブロック図である。このマイクロプログラム制
御装置は、命令レジスタ１と、変換メモリ２と、マイク
ロプログラムアドレスレジスタ（以下、Ｃ３ＡＲと略記
する）３と、制御記憶４と、読出しレジスタ（以下、Ｃ
３ＤＲと略記する）５と、カウンタ６と、バリッドレジ
スタ（■）７と、比較器８と、Ｃ３ＡＲ３，制御記憶４
およびＣ３ＤＲ５からなる制御記憶制御回路９と、演算
回路１０とから構成されている。なお、符号１０１〜１
１０は信号線を示す。
の調速方式が適用されたマイクロプログラム制御装置を
示す回路ブロック図である。このマイクロプログラム制
御装置は、命令レジスタ１と、変換メモリ２と、マイク
ロプログラムアドレスレジスタ（以下、Ｃ３ＡＲと略記
する）３と、制御記憶４と、読出しレジスタ（以下、Ｃ
３ＤＲと略記する）５と、カウンタ６と、バリッドレジ
スタ（■）７と、比較器８と、Ｃ３ＡＲ３，制御記憶４
およびＣ３ＤＲ５からなる制御記憶制御回路９と、演算
回路１０とから構成されている。なお、符号１０１〜１
１０は信号線を示す。
命令レジスタ１は、命令語を保持するレジスタである。
変換メモリ２は、命令対応に第１ステツプ目のマイクロ
命令のアドレスおよびカウンタ６にセントするカウント
値（タイマ値）を格納しているメモリである。
命令のアドレスおよびカウンタ６にセントするカウント
値（タイマ値）を格納しているメモリである。
Ｃ３ＡＲ３は、制御記憶４をアクセスするマイクロ命令
のアドレスを保持するレジスタである。
のアドレスを保持するレジスタである。
制御記憶４は、各命令に対応するマイクロプログラムを
格納しているメモリである。
格納しているメモリである。
Ｃ３ＤＲ５は、制御記憶４から読み出されたマイクロ命
令を保持するレジスタである。
令を保持するレジスタである。
カウンタ６は、タイミング毎に−１ずつのカウントダウ
ン動作を行うタイマとしての役目をするカウンタある。
ン動作を行うタイマとしての役目をするカウンタある。
バリッドレジスタ７は、制御記憶制御回路９および演算
回路１０のバリッド信号を発する抑止手段としてのレジ
スタであり、値“０”にセットされたときに制御記憶制
御回路９および演算回路１０の動作を抑止する。
回路１０のバリッド信号を発する抑止手段としてのレジ
スタであり、値“０”にセットされたときに制御記憶制
御回路９および演算回路１０の動作を抑止する。
比較器８は、カウンタ６の値が“０゛以外のときに“０
″を出力し、“０”のときに“１゛を出力する検出手段
である。
″を出力し、“０”のときに“１゛を出力する検出手段
である。
演算回路１０は、Ｃ３ＤＲ５に保持されたマイクロ命令
を処理する回路である。
を処理する回路である。
次に、このように構成された本実施例のマイクロプログ
ラムの調速方式の動作について説明する。
ラムの調速方式の動作について説明する。
前の命令が終了してＣ３ＤＲ５から命令終了コマンドＥ
ＯＰが発行されると、信号線１０８を介してＣ３ＡＲ３
およびカウンタ６が制御され、命令レジスタ１にセット
された命令語の命令コードにより信号線１０１を介して
アクセスされている変換メモリ２から信号線１０２を介
して命令の第１ステツプ目のマイクロ命令のアドレスが
Ｃ３ＡＲ３にセットされるとともに、信号線１０３を介
してカウンタ６にカウント値がセットされる。
ＯＰが発行されると、信号線１０８を介してＣ３ＡＲ３
およびカウンタ６が制御され、命令レジスタ１にセット
された命令語の命令コードにより信号線１０１を介して
アクセスされている変換メモリ２から信号線１０２を介
して命令の第１ステツプ目のマイクロ命令のアドレスが
Ｃ３ＡＲ３にセットされるとともに、信号線１０３を介
してカウンタ６にカウント値がセットされる。
カウンタ６に“０”以外のカウント値がセソ；・される
と、比較器８の出力が°゛０”となり、バリッドレジス
タフの値が“０”となって制御記憶制御回路９および演
算回路１０の動作が抑止されるとともに、信号線１１０
を介してカウンタ６のカウントダウン動作が開始される
。
と、比較器８の出力が°゛０”となり、バリッドレジス
タフの値が“０”となって制御記憶制御回路９および演
算回路１０の動作が抑止されるとともに、信号線１１０
を介してカウンタ６のカウントダウン動作が開始される
。
カウンタ６がタイミング毎に−１ずつのカウントダウン
動作を行って値が“０”になると、比較器８の出力がｌ
”となり、バリッドレジスタ７の値が“１゛となって制
御記憶制御回路９および演算回路１０の動作の抑止が解
除されるとともに、信号線１１０を介してカウンタ６の
カウントダウン動作が抑止される。
動作を行って値が“０”になると、比較器８の出力がｌ
”となり、バリッドレジスタ７の値が“１゛となって制
御記憶制御回路９および演算回路１０の動作の抑止が解
除されるとともに、信号線１１０を介してカウンタ６の
カウントダウン動作が抑止される。
制御記憶制御回路９および演算回路１０の動作の抑止が
解除されると、制御記憶４はＣ３ＡＲ３にセットされた
マイクロ命令のアドレスにより信号線１０４を介してア
クセスされ、制御記憶４から１ステツプのマイクロ命令
が信号線１０５を介してＣ３ＤＲ５に読み出されてセッ
トされる。
解除されると、制御記憶４はＣ３ＡＲ３にセットされた
マイクロ命令のアドレスにより信号線１０４を介してア
クセスされ、制御記憶４から１ステツプのマイクロ命令
が信号線１０５を介してＣ３ＤＲ５に読み出されてセッ
トされる。
Ｃ３ＤＲ５にセントされた゛マイクロ命令の各フィール
ドの出力により、信号線１０７を介して演算回路１０が
直接制御されてマイクロ命令が実行される。
ドの出力により、信号線１０７を介して演算回路１０が
直接制御されてマイクロ命令が実行される。
また、制御記憶４の１つのフィールドはネクストアドレ
スを指示しおり、このネタストアドレスが信号線１０６
を介してＣ３ＡＲ３に次に実行するマイクロ命令のアド
レスとしてセントされる。
スを指示しおり、このネタストアドレスが信号線１０６
を介してＣ３ＡＲ３に次に実行するマイクロ命令のアド
レスとしてセントされる。
このようにして、命令のマイクロプログラムを構成する
マイクロ命令がタイミング毎に制御記憶４から順次読み
出されて実行されていく。
マイクロ命令がタイミング毎に制御記憶４から順次読み
出されて実行されていく。
命令が終了してＣ３ＤＲ５から命令終了コマンドＥＯＰ
が発行されると、信号線１０８を介してＣ３ＡＲ３およ
びカウンタ６が制御され、命令レジスタ１にセットされ
た次の命令語の命令コードにより信号線１０１を介して
アクセスされている変換メモリ２から信号線１０２を介
して次の命令の第１ステツプ目のマイクロ命令のアドレ
スがＣ３ＡＲ３にセントされるとともに、信号線１０３
を介してカウンタ６にカウント値がセットされる。
が発行されると、信号線１０８を介してＣ３ＡＲ３およ
びカウンタ６が制御され、命令レジスタ１にセットされ
た次の命令語の命令コードにより信号線１０１を介して
アクセスされている変換メモリ２から信号線１０２を介
して次の命令の第１ステツプ目のマイクロ命令のアドレ
スがＣ３ＡＲ３にセントされるとともに、信号線１０３
を介してカウンタ６にカウント値がセットされる。
以下、前述と同様にして命令の処理が繰り返される。
次に、第２図および第３図を参照しながら、命令がアド
レス・・・→Ｊ−＋に→Ｌのマイクロ命令までで終了し
、次の命令がアドレスαのマイクロ命令から開始され、
アドレスα−β−・・・のマイクロ命令と続く場合を例
にとって説明する。命令終了コマンドＥＯＰは、アドレ
スにのマイクロ命令で発行されるものとする。
レス・・・→Ｊ−＋に→Ｌのマイクロ命令までで終了し
、次の命令がアドレスαのマイクロ命令から開始され、
アドレスα−β−・・・のマイクロ命令と続く場合を例
にとって説明する。命令終了コマンドＥＯＰは、アドレ
スにのマイクロ命令で発行されるものとする。
第３図において、タイミングｔ３でＣ３ＤＲ５から命令
終了コマンドＥＯＰが発行されると、タイミングｔ４で
変換メモリ２から次の命令の第１ステツプ目のマイクロ
命令のアドレスαおよびカウント値“３”がＣ３ＡＲ３
およびカウンタ６にそれぞれセットされる。
終了コマンドＥＯＰが発行されると、タイミングｔ４で
変換メモリ２から次の命令の第１ステツプ目のマイクロ
命令のアドレスαおよびカウント値“３”がＣ３ＡＲ３
およびカウンタ６にそれぞれセットされる。
これにより、カウンタ６は、タイミング毎に１ずつのカ
ウントダウン動作を開始する。また、バリッドレジスタ
７は、カウンタ６に値″３″がセットされた次のタイミ
ングｔ５で値が“０”になり、制御記憶制御回路９およ
び演算回路１０の動作を抑止する。
ウントダウン動作を開始する。また、バリッドレジスタ
７は、カウンタ６に値″３″がセットされた次のタイミ
ングｔ５で値が“０”になり、制御記憶制御回路９およ
び演算回路１０の動作を抑止する。
カウンタ６がカウントダウンされてタイミングｔ７で再
び値“０”になると、次のタイミングｔ８でバリッドレ
ジスタ７は値が１”になる。
び値“０”になると、次のタイミングｔ８でバリッドレ
ジスタ７は値が１”になる。
タイミングｔ８で、再び値“１”となったバリッドレジ
スタ７により、タイミングｔ、以降は制御記憶制御回路
９および演算回路１０の動作が有効となる。
スタ７により、タイミングｔ、以降は制御記憶制御回路
９および演算回路１０の動作が有効となる。
この結果、タイミングｔ６からｔ、までの間、バリッド
レジスタ７により信号線１０９を介して制御記憶制御回
路９および演算回路１０の動作が抑止され、Ｃ３ＡＲ３
およびＣ３ＤＲ５はそれぞれ更新が抑止される。
レジスタ７により信号線１０９を介して制御記憶制御回
路９および演算回路１０の動作が抑止され、Ｃ３ＡＲ３
およびＣ３ＤＲ５はそれぞれ更新が抑止される。
以上説明したように、命令対応にカウント値を設けて変
換メモリ２に格納しておき、命令の起動時にカウンタ６
にカウント値をセットし、カウントダウン動作によりカ
ウンタ６の値が“０″になるまで制御記憶制御回路９お
よび演算回路１０の動作を抑止することにより、カウン
タ６にセットする値の分だけ命令の開始のタイミングを
遅延させることができる。したがって、変換メモリ２に
格納されている命令対応のカウント値を増減させること
により、機種毎に命令のマイクロプログラムの処理速度
の調整を行うことが可能になる。
換メモリ２に格納しておき、命令の起動時にカウンタ６
にカウント値をセットし、カウントダウン動作によりカ
ウンタ６の値が“０″になるまで制御記憶制御回路９お
よび演算回路１０の動作を抑止することにより、カウン
タ６にセットする値の分だけ命令の開始のタイミングを
遅延させることができる。したがって、変換メモリ２に
格納されている命令対応のカウント値を増減させること
により、機種毎に命令のマイクロプログラムの処理速度
の調整を行うことが可能になる。
なお、機種のグレードに応じて、例えば高グレードの機
種では、変換メモリ２に命令対応に格納されるカウント
値は“０”であってもよいことはいうまでもない。
種では、変換メモリ２に命令対応に格納されるカウント
値は“０”であってもよいことはいうまでもない。
以上説明したように本発明は、データ処理システムのデ
グレード化のために命令開始を遅らせるタイマ方式を採
用することにより、従来のようなマイクロプログラムを
増加させることがなくマイクロプログラムを有効に使用
することができ、かつハードウェア構成も全く同一にな
って製造工程を変える必要がないという効果がある。
グレード化のために命令開始を遅らせるタイマ方式を採
用することにより、従来のようなマイクロプログラムを
増加させることがなくマイクロプログラムを有効に使用
することができ、かつハードウェア構成も全く同一にな
って製造工程を変える必要がないという効果がある。
第１図は本発明の一実施例に係るマイクロプログラムの
調速方式が適用されたマイクロプログラム制御装置を示
す回路ブロック図、 第２図は本実施例のマイクロプログラムの調速方式にお
けるマイクロ命令の処理の流れの一例を示す図、 第３図は本実施例のマイクロプログラムの調速方式にお
けるマイクロ命令の処理のタイミングの一例を示すタイ
ミングチャート、 第４図は従来のマイクロプログラムの調速方式の一例を
説明するための図、 第５図は従来のマイクロプログラムの調速方式の他の例
を説明するための図である。 図において、 １・・・命令レジスタ、 ２・・・変換メモリ、 ３・・・Ｃ５ＡＲ。 ４・・・制御記憶、 ５・・・Ｃ３ＤＲ。 ６・・・カウンタ、 ７・・・ハリソドレジスタ、 ８・・・比較器、 ９・・・制御記憶制御回路、 １０・・・演算回路、 １０１〜１１０ ・・・信号線である。 第 図 第 図 第 図
調速方式が適用されたマイクロプログラム制御装置を示
す回路ブロック図、 第２図は本実施例のマイクロプログラムの調速方式にお
けるマイクロ命令の処理の流れの一例を示す図、 第３図は本実施例のマイクロプログラムの調速方式にお
けるマイクロ命令の処理のタイミングの一例を示すタイ
ミングチャート、 第４図は従来のマイクロプログラムの調速方式の一例を
説明するための図、 第５図は従来のマイクロプログラムの調速方式の他の例
を説明するための図である。 図において、 １・・・命令レジスタ、 ２・・・変換メモリ、 ３・・・Ｃ５ＡＲ。 ４・・・制御記憶、 ５・・・Ｃ３ＤＲ。 ６・・・カウンタ、 ７・・・ハリソドレジスタ、 ８・・・比較器、 ９・・・制御記憶制御回路、 １０・・・演算回路、 １０１〜１１０ ・・・信号線である。 第 図 第 図 第 図
Claims (1)
- 【特許請求の範囲】 各命令に対応するマイクロプログラムを格納する制御記
憶と、各命令に対応するマイクロプログラムの前記制御
記憶上の先頭アドレスを保持する変換メモリとを有し、
各命令の起動時に前記変換メモリから出力されるアドレ
スのマイクロ命令から実行を開始することにより各命令
を処理していくデータ処理システムにおいて、 タイマ値を指示するフィールドをもつ前記変換メモリと
、 各命令の起動時に命令に対応するタイマ値を前記変換メ
モリからセットしてカウント動作を開始するタイマと、 このタイマがタイムアップするまで命令の開始を抑止す
る抑止手段と を有することを特徴とするマイクロプログラムの調速方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63333153A JP2758624B2 (ja) | 1988-12-29 | 1988-12-29 | マイクロプログラムの調速方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63333153A JP2758624B2 (ja) | 1988-12-29 | 1988-12-29 | マイクロプログラムの調速方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02178837A true JPH02178837A (ja) | 1990-07-11 |
| JP2758624B2 JP2758624B2 (ja) | 1998-05-28 |
Family
ID=18262884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63333153A Expired - Lifetime JP2758624B2 (ja) | 1988-12-29 | 1988-12-29 | マイクロプログラムの調速方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2758624B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05158684A (ja) * | 1991-12-05 | 1993-06-25 | Koufu Nippon Denki Kk | 命令実行調速システム |
| US6370638B1 (en) | 1997-11-21 | 2002-04-09 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method of computer program control in computer systems using pipeline processing |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5650440A (en) * | 1979-09-12 | 1981-05-07 | Ibm | Instruction execution controller |
| JPS578849A (en) * | 1980-06-18 | 1982-01-18 | Fujitsu Ltd | Adjusting system for instruction execution speed |
| JPS582947A (ja) * | 1981-06-29 | 1983-01-08 | Fujitsu Ltd | 時間待合せ制御方式 |
| JPS61175732A (ja) * | 1985-01-30 | 1986-08-07 | Hitachi Ltd | 情報処理装置の性能制御方式 |
| JPS62243032A (ja) * | 1986-04-16 | 1987-10-23 | Nec Corp | 情報処理装置 |
| JPS62262139A (ja) * | 1986-05-08 | 1987-11-14 | Nec Corp | シングルチツプマイクロコンピユ−タの命令制御装置 |
-
1988
- 1988-12-29 JP JP63333153A patent/JP2758624B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5650440A (en) * | 1979-09-12 | 1981-05-07 | Ibm | Instruction execution controller |
| JPS578849A (en) * | 1980-06-18 | 1982-01-18 | Fujitsu Ltd | Adjusting system for instruction execution speed |
| JPS582947A (ja) * | 1981-06-29 | 1983-01-08 | Fujitsu Ltd | 時間待合せ制御方式 |
| JPS61175732A (ja) * | 1985-01-30 | 1986-08-07 | Hitachi Ltd | 情報処理装置の性能制御方式 |
| JPS62243032A (ja) * | 1986-04-16 | 1987-10-23 | Nec Corp | 情報処理装置 |
| JPS62262139A (ja) * | 1986-05-08 | 1987-11-14 | Nec Corp | シングルチツプマイクロコンピユ−タの命令制御装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05158684A (ja) * | 1991-12-05 | 1993-06-25 | Koufu Nippon Denki Kk | 命令実行調速システム |
| US6370638B1 (en) | 1997-11-21 | 2002-04-09 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method of computer program control in computer systems using pipeline processing |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2758624B2 (ja) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879646A (en) | Data processing system with a pipelined structure for editing trace memory contents and tracing operations during system debugging | |
| US5619704A (en) | Asynchronous interrupt inhibit method and apparatus for avoiding interrupt of an inseparable operation | |
| JPH0348537B2 (ja) | ||
| JPH02178837A (ja) | マイクロプログラムの調速方式 | |
| KR100321745B1 (ko) | 외부메모리액세스를위한마이크로컨트롤러유닛 | |
| JPS6226486B2 (ja) | ||
| JPH04117524A (ja) | マイクロプログラムの調速方式 | |
| JP3490191B2 (ja) | 計算機 | |
| JPH05298088A (ja) | マイクロコンピュータ | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH0232649B2 (ja) | ||
| JP2504224B2 (ja) | デ―タ処理装置 | |
| JPH11282787A (ja) | 入出力制御装置 | |
| JPS6156812B2 (ja) | ||
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH0281129A (ja) | 情報処理装置の制御方法 | |
| JPH0283779A (ja) | ベクトル処理装置の命令実行制御方式 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPH0136198B2 (ja) | ||
| JPS59116856A (ja) | マイクロプログラム制御デ−タ処理方式 | |
| JPS6221130B2 (ja) | ||
| JPH04346129A (ja) | プログラムリピート制御方法及びプログラムリピート制御装置 | |
| JPS63823B2 (ja) | ||
| JPS6156820B2 (ja) |