JPS6157146A - デ−タハイウエイ装置 - Google Patents
デ−タハイウエイ装置Info
- Publication number
- JPS6157146A JPS6157146A JP17966184A JP17966184A JPS6157146A JP S6157146 A JPS6157146 A JP S6157146A JP 17966184 A JP17966184 A JP 17966184A JP 17966184 A JP17966184 A JP 17966184A JP S6157146 A JPS6157146 A JP S6157146A
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- data
- communication control
- identification number
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は、少なくとも1台のハイウェイ監視装置と複数
台の通信制御装置を環状のデータ伝送路に接続し、該環
状データ伝送路上を流れるフレーム内のタイムスロット
を各通信制御装置に固定的に劃付け、前記通信制御装置
間でデータの授受を行なうデータハイウェイ装置に関し
、特に、フレーム内のタイムスロット・を複数組の通信
制御装置に割当て1つのタイムスロットを時分割に使用
することが可能なようにしたデータハイウェイ装置に関
する。
台の通信制御装置を環状のデータ伝送路に接続し、該環
状データ伝送路上を流れるフレーム内のタイムスロット
を各通信制御装置に固定的に劃付け、前記通信制御装置
間でデータの授受を行なうデータハイウェイ装置に関し
、特に、フレーム内のタイムスロット・を複数組の通信
制御装置に割当て1つのタイムスロットを時分割に使用
することが可能なようにしたデータハイウェイ装置に関
する。
(ロ)従来の技術
近年、この種のデータハイウェイ装置では、光通信技術
を導入した光データハイウェイ装置がさかんに開発され
ている。通信制御装置とデータ端末間は、従来のモデム
インタフェースを使用している場合が多く、環状データ
伝送路内は高速でデータ転送を行なっても、通信制御装
置とデータ端末間が低速のデータ転送であるため、空き
のタイムスロットが数多く環状データ伝送路上を流れる
ことになる。
を導入した光データハイウェイ装置がさかんに開発され
ている。通信制御装置とデータ端末間は、従来のモデム
インタフェースを使用している場合が多く、環状データ
伝送路内は高速でデータ転送を行なっても、通信制御装
置とデータ端末間が低速のデータ転送であるため、空き
のタイムスロットが数多く環状データ伝送路上を流れる
ことになる。
(ハ)発明が解決しようとする問題点
″・碑 上記の如く、従来の方式では、空
きのタイムスロットが数多く環状データ伝送路上を流れ
るため、非常に効率の悪いデータハイウェイ装置である
という問題点があった。そのため、タイムスロ・ノドの
使用効率を高めることが望まれている。
きのタイムスロットが数多く環状データ伝送路上を流れ
るため、非常に効率の悪いデータハイウェイ装置である
という問題点があった。そのため、タイムスロ・ノドの
使用効率を高めることが望まれている。
(ニ)問題点を解決するための手段
上記問題点を解決するために本発明は、少なくとも1台
のハイウェイ監視装置と複数台の通信制御装置を環状の
データ伝送路に接続し、該環状データ伝送路上を流れる
フレーム内のタイムスロ・ノドを各通信制御装置に固定
的に割付け、前記通信制御装置間でデータの授受を行な
うデーツノ1イウエイ装置において、前記フレーム内の
タイムスロットに、該タイムスロットの使用/未使用を
示すビットと、該タイムスロットを割付けられた通信制
御装置の論理的結合状態を示す通信パス識別番号をそな
え、前記通信制御装置には、該通信制御装置の使用タイ
ムスロット番号設定手段と、通信パス識別番号設定手段
と、タイムスロ・ノド計数手段と、使用/未使用、′ビ
ット判定・書込み手段と、通信パス識別番号判定・書込
み手段を具備し、任 1意の通信制御装置より
送出データがある為、当該通信制御装置に割付けられた
タイムスロ・ノドを検出し、該タイムスロットが未使用
のとき、該タイムスロットを使用状態にするとともに当
該通信制御装置の通信パス識別番号お止び送出データを
前記環状データ伝送路に送出するよう構成したことを特
徴とする。
のハイウェイ監視装置と複数台の通信制御装置を環状の
データ伝送路に接続し、該環状データ伝送路上を流れる
フレーム内のタイムスロ・ノドを各通信制御装置に固定
的に割付け、前記通信制御装置間でデータの授受を行な
うデーツノ1イウエイ装置において、前記フレーム内の
タイムスロットに、該タイムスロットの使用/未使用を
示すビットと、該タイムスロットを割付けられた通信制
御装置の論理的結合状態を示す通信パス識別番号をそな
え、前記通信制御装置には、該通信制御装置の使用タイ
ムスロット番号設定手段と、通信パス識別番号設定手段
と、タイムスロ・ノド計数手段と、使用/未使用、′ビ
ット判定・書込み手段と、通信パス識別番号判定・書込
み手段を具備し、任 1意の通信制御装置より
送出データがある為、当該通信制御装置に割付けられた
タイムスロ・ノドを検出し、該タイムスロットが未使用
のとき、該タイムスロットを使用状態にするとともに当
該通信制御装置の通信パス識別番号お止び送出データを
前記環状データ伝送路に送出するよう構成したことを特
徴とする。
(ホ)作用
本発明は、1つのタイムスロットを複数組の通信制御装
置に共通に割付けるとともに、タイムスロット内に通信
制御装置の論理的結合状態を示す通信パス識別番号をそ
なえ、この通信パス識別番号にもとづいて相互通信可能
な通信制御装置を特定し、1つのタイムスロットを時分
割使用するようにしたものである。
置に共通に割付けるとともに、タイムスロット内に通信
制御装置の論理的結合状態を示す通信パス識別番号をそ
なえ、この通信パス識別番号にもとづいて相互通信可能
な通信制御装置を特定し、1つのタイムスロットを時分
割使用するようにしたものである。
(へ)実施例
以下、本発明を図面を用いて詳細に説明する。
第2図はデータハイウェイ装置の概念を示す図である。
1はハイウェイ監視装置、2〜13は通信制御装置、1
4は環状データ伝送路、15〜26はアーヶ端末を示す
。7、イウ2イ監視装置、′はオリジナルフレームの送
出、ループ−巡の遅延時間の関整を行う。
4は環状データ伝送路、15〜26はアーヶ端末を示す
。7、イウ2イ監視装置、′はオリジナルフレームの送
出、ループ−巡の遅延時間の関整を行う。
第3図は本発明で用いた。環状データ伝送路上を流れる
データ形式フレームを示す図である。図からも明らかな
ようにフレームはフレームヘッダとタイムスロットから
成る。フレームヘッダには同期フラグ(図示せず)が付
加され、各通信制御装置は該同期フラグを一定周期ごと
に検出することにより、伝送路側と同期を確立した時、
データの授受が可能になる。
データ形式フレームを示す図である。図からも明らかな
ようにフレームはフレームヘッダとタイムスロットから
成る。フレームヘッダには同期フラグ(図示せず)が付
加され、各通信制御装置は該同期フラグを一定周期ごと
に検出することにより、伝送路側と同期を確立した時、
データの授受が可能になる。
第4図は本発明で用いた、タイムスロットの詳細を示す
図である。タイムスロットは、制御部とデータ部とから
成る。制御部は該スロット使用の−° “゛ 通
信制御装置の通信パス識別番号を示すSTGビット該タ
イタイムスロット用中/未使用を示すUSEビット、当
タイムスロッI・がハイウェイ監視装置を通過したか否
かを示すSVビット、データ端末の状態を示すCNTビ
ットから成る。R3Vビットは未使用でリザーブである
。データ部は送信データのだめのエリアである。
図である。タイムスロットは、制御部とデータ部とから
成る。制御部は該スロット使用の−° “゛ 通
信制御装置の通信パス識別番号を示すSTGビット該タ
イタイムスロット用中/未使用を示すUSEビット、当
タイムスロッI・がハイウェイ監視装置を通過したか否
かを示すSVビット、データ端末の状態を示すCNTビ
ットから成る。R3Vビットは未使用でリザーブである
。データ部は送信データのだめのエリアである。
第5図は説明用に通信パスの概念を示した図である。3
1はハイウェイ監視装置、32〜37は通信制御装置、
38は環状データ伝送路、39〜44はデータ端末を示
す。通信制御装置32はタイムスロットTSz、通信パ
ス識別番号5TG3 。
1はハイウェイ監視装置、32〜37は通信制御装置、
38は環状データ伝送路、39〜44はデータ端末を示
す。通信制御装置32はタイムスロットTSz、通信パ
ス識別番号5TG3 。
通信制御装置33はタイムスロッ)TSl、、、通信パ
ス識別番号s’r’c3.通信制御装置34はタイムス
ロッ) T S > 、通信パス識別番号s’rc3゜
通信制御装置35はタイムスロットTSら1通信パス識
別番号s’rc3 、通信制御装置36はタイムスロッ
トT S ) 、通信パス識別番号STG、!、−。
ス識別番号s’r’c3.通信制御装置34はタイムス
ロッ) T S > 、通信パス識別番号s’rc3゜
通信制御装置35はタイムスロットTSら1通信パス識
別番号s’rc3 、通信制御装置36はタイムスロッ
トT S ) 、通信パス識別番号STG、!、−。
通信制御装置37はタイムスロットT S 2.通信パ
ス識別番号5TG)と設定され、データ端末41から通
信制御装置34.36を介して、データ端末43にデー
タを転送すると仮定して説明を続ける。
ス識別番号5TG)と設定され、データ端末41から通
信制御装置34.36を介して、データ端末43にデー
タを転送すると仮定して説明を続ける。
第1図は本発明による1実施例の通信制御装置のブロッ
ク図である。
ク図である。
の制御により、一定の伝送制御手順により送信ハソファ
レジスタ回路72に送信データを格納して行く。送信バ
ッファレジスタ72に一定の量の送信データが蓄えられ
ると、制御部70は空きのタイムスロットの検出を行う
。空きタイムスロットの検出は以下の手順でなされる。
レジスタ回路72に送信データを格納して行く。送信バ
ッファレジスタ72に一定の量の送信データが蓄えられ
ると、制御部70は空きのタイムスロットの検出を行う
。空きタイムスロットの検出は以下の手順でなされる。
クロック成分の抽出がなされる。クロック成分はクロッ
ク・タイミング作成回路66に入り、各回路で必要なり
ロック信号とタイミング信号が作成される。一方、デー
タ成分は受信バッファレジスタ回路54.ディスクラン
ブル回路55を経て、直/並列変換回路56に入力され
、8ビ・7ト並列データに変換される。フレーム同期検
出回路65は、一定周期毎に到着するフレームヘッダ内
の同期フラグの検出を行なっている。同期フラグが検出
されると、タイムスロットカウンタ回路68は、タイム
スロットをカウント55する。通常8ビツトのデータは
データバッファレジスタ回路57〜60、切替回路61
を経て並/直列変換回路62に入力され、8ビツトの並
列データから1ビツトの直列データに変換され、更にス
クランブル回路63、出力側中継器64から、環状デー
タ伝送路52に送出される。
ク・タイミング作成回路66に入り、各回路で必要なり
ロック信号とタイミング信号が作成される。一方、デー
タ成分は受信バッファレジスタ回路54.ディスクラン
ブル回路55を経て、直/並列変換回路56に入力され
、8ビ・7ト並列データに変換される。フレーム同期検
出回路65は、一定周期毎に到着するフレームヘッダ内
の同期フラグの検出を行なっている。同期フラグが検出
されると、タイムスロットカウンタ回路68は、タイム
スロットをカウント55する。通常8ビツトのデータは
データバッファレジスタ回路57〜60、切替回路61
を経て並/直列変換回路62に入力され、8ビツトの並
列データから1ビツトの直列データに変換され、更にス
クランブル回路63、出力側中継器64から、環状デー
タ伝送路52に送出される。
空きタイムスロットの検出は、使用タイムスロット番号
および通信パス識別番号を設定する回路67に設定され
た使用タイムスロット番号とタイムスロットカウンタ回
路68の内容とが一致した時、該タイムスロット制御部
のUSEビットを判定することにより可能になる。前記
タイムスロットの一致/不一致はタイムスロット・通信
パス識別番号比較回路69によってなされる。
および通信パス識別番号を設定する回路67に設定され
た使用タイムスロット番号とタイムスロットカウンタ回
路68の内容とが一致した時、該タイムスロット制御部
のUSEビットを判定することにより可能になる。前記
タイムスロットの一致/不一致はタイムスロット・通信
パス識別番号比較回路69によってなされる。
空きタイムスロットを検出した制御部70は切替回路6
1を制御し亀、当該タイムスロット・制御部に自通信制
御装置の通信パス識別番号および夕を書込み、その後、
並/直列変換レジスタ回路62、スクランブル回路63
.出力側中継器54を経て、環状データ伝送路52を介
して、送信データを送出する。
1を制御し亀、当該タイムスロット・制御部に自通信制
御装置の通信パス識別番号および夕を書込み、その後、
並/直列変換レジスタ回路62、スクランブル回路63
.出力側中継器54を経て、環状データ伝送路52を介
して、送信データを送出する。
一方、受信側の通信制御装置は常時フレームを監視し、
自通信制御装置に割付けられたタイムスロットが到着し
、かつ該タイムスロット・制御部のSTCが自通信制御
装置に割付けられた通信パス識別番号と一致した時、制
御部70の制御により、該タイムスロットのデータを受
信バッファレジスタ71に書込むと同時に、該タイムス
ロット・制御部のUSEビットをオフにする。受信バッ
ファレジスタ71にデータが書込まれると制御部70は
一定の伝送制御手順に従い、受信バッファレジスタ71
のデータをレベル変換回路73を介してデータ端末74
に送出する。
自通信制御装置に割付けられたタイムスロットが到着し
、かつ該タイムスロット・制御部のSTCが自通信制御
装置に割付けられた通信パス識別番号と一致した時、制
御部70の制御により、該タイムスロットのデータを受
信バッファレジスタ71に書込むと同時に、該タイムス
ロット・制御部のUSEビットをオフにする。受信バッ
ファレジスタ71にデータが書込まれると制御部70は
一定の伝送制御手順に従い、受信バッファレジスタ71
のデータをレベル変換回路73を介してデータ端末74
に送出する。
第5図において、通信制御装置32.37と通信制御装
置34.36は同一のタイムスロット、つまりTS2を
使用するが通信パス識別番号は異なっている。又、通信
制御装置32.37と通信制御装置33.35は同一の
通信パス識別番号を割当てられているが、使用タイムス
ロットが異なるため、重複して通信を行うことはない。
置34.36は同一のタイムスロット、つまりTS2を
使用するが通信パス識別番号は異なっている。又、通信
制御装置32.37と通信制御装置33.35は同一の
通信パス識別番号を割当てられているが、使用タイムス
ロットが異なるため、重複して通信を行うことはない。
(ト)発明の詳細
な説明した如く、本発明では各通信制御装置に通信パス
識別番号を設定し、該通信パス識別番号をタイムスロッ
ト内の制御部に付加して送信することにより、同一タイ
ムスロットを複数の通信制御装置が共同して使用するが
前記通信パス識別番号により、同一の通信パス識別番号
の通信制御装置との間でのみ通信を行うことが可能であ
る。
識別番号を設定し、該通信パス識別番号をタイムスロッ
ト内の制御部に付加して送信することにより、同一タイ
ムスロットを複数の通信制御装置が共同して使用するが
前記通信パス識別番号により、同一の通信パス識別番号
の通信制御装置との間でのみ通信を行うことが可能であ
る。
上記のことから同一のタイムスロットを用いて、複数の
通信パスを開設することが可能であるため、タイムスロ
ットの使用効率を著しく高める効果を有する。
通信パスを開設することが可能であるため、タイムスロ
ットの使用効率を著しく高める効果を有する。
第1図は本発明による1実施例の通信制御装置のブロッ
ク図、第2図はデータハイウェイ装置の概念を示す図、
第3図は環状データ伝送路を流れるデータ形式フレーム
を示す図、第4図は実施例のタイムスロットの詳細を示
す図、第5図はデータハイウェイ装置における通信パス
の概念を示す図である。 第1図において、51.52は環状データ伝送路、53
は入力側中継器、54は受信バッファレジスタ、55は
ディスクランブル回路、56は直/並列変換回路、57
〜60はデータバンファレジスタ回路、61は切替回路
、62は並/直列変換回路、63はスクランブル回路、
64は出力側中継器、65はフレーム同期検出回路、6
6はクロックタイミング作成回路、67は使用タイムス
ロットおよび通信パス識別番号を設定する回路。 68はタイムスロットカウンタ回路、69はタイムスロ
ット・通信パス識別番号比較回路、70は制御部、71
は受信バッファレジスタ、72は送信バッファレジスタ
、73はレベル変換回路、74はデータ端末である。 階 −5 箸
ク図、第2図はデータハイウェイ装置の概念を示す図、
第3図は環状データ伝送路を流れるデータ形式フレーム
を示す図、第4図は実施例のタイムスロットの詳細を示
す図、第5図はデータハイウェイ装置における通信パス
の概念を示す図である。 第1図において、51.52は環状データ伝送路、53
は入力側中継器、54は受信バッファレジスタ、55は
ディスクランブル回路、56は直/並列変換回路、57
〜60はデータバンファレジスタ回路、61は切替回路
、62は並/直列変換回路、63はスクランブル回路、
64は出力側中継器、65はフレーム同期検出回路、6
6はクロックタイミング作成回路、67は使用タイムス
ロットおよび通信パス識別番号を設定する回路。 68はタイムスロットカウンタ回路、69はタイムスロ
ット・通信パス識別番号比較回路、70は制御部、71
は受信バッファレジスタ、72は送信バッファレジスタ
、73はレベル変換回路、74はデータ端末である。 階 −5 箸
Claims (2)
- (1)少なくとも1台のハイウェイ監視装置と複数台の
通信制御装置を環状のデータ伝送路に接続し、該環状デ
ータ伝送路上を流れるフレーム内のタイムスロットを各
通信制御装置に固定的に割付け、前記通信制御装置間で
データの授受を行なうデータハイウェイ装置において、
前記フレーム内のタイムスロットに、該タイムスロット
の使用/未使用を示すビットと、該タイムスロットを割
付けられた通信制御装置の論理的結合状態を示す通信パ
ス識別番号をそなえ、前記通信制御装置には、該通信制
御装置の使用タイムスロット番号設定手段と、通信パス
識別番号設定手段と、タイムスロット計数手段と、使用
/未使用ビット判定・書込み手段と、通信パス識別番号
判定・書込み手段を具備し、任意の通信制御装置より送
出データがある場合、当該通信制御装置に割付けられた
タイムスロットを検出し、該タイムスロットが未使用の
とき、該タイムスロットを使用状態にするとともに当該
通信制御装置の通信パス識別番号および送出データを前
記環状データ伝送路に送出するよう構成したことを特徴
とするデータハイウェイ装置。 - (2)前記環状データ伝送路上を流れるフレーム内のタ
イムスロットを計数し、自通信制御装置に割付けられた
タイムスロットを受信したとき、該タイムスロット内の
通信パス識別番号が自通信制御装置に割付けられた通信
パス識別番号と一致し、かつ該タイムスロットが使用状
態であるとき、該タイムスロットのデータを自通信制御
装置内に取込むよう構成したことを特徴とする特許請求
の範囲第(1)項記載のデータハイウェイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17966184A JPS6157146A (ja) | 1984-08-29 | 1984-08-29 | デ−タハイウエイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17966184A JPS6157146A (ja) | 1984-08-29 | 1984-08-29 | デ−タハイウエイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6157146A true JPS6157146A (ja) | 1986-03-24 |
Family
ID=16069666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17966184A Pending JPS6157146A (ja) | 1984-08-29 | 1984-08-29 | デ−タハイウエイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6157146A (ja) |
-
1984
- 1984-08-29 JP JP17966184A patent/JPS6157146A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4608700A (en) | Serial multi-drop data link | |
| EP0372567B1 (en) | Polling communication system with priority control | |
| US4382294A (en) | Telephone switching control arrangement | |
| AU594057B2 (en) | Communication system | |
| US4586175A (en) | Method for operating a packet bus for transmission of asynchronous and pseudo-synchronous signals | |
| JPH0311159B2 (ja) | ||
| US4494231A (en) | Time division switching system for circuit mode and packet mode channels | |
| JPH0441560B2 (ja) | ||
| JPS61144146A (ja) | 通信路設定装置 | |
| IE861600L (en) | Telecommunications exchange | |
| US4484324A (en) | Control information communication arrangement for a time division switching system | |
| US4746918A (en) | Split bus system interface | |
| US4774704A (en) | Interface circuit for connecting a digital equipment to a time multiplex link | |
| US4811339A (en) | Non-coded information and companion data switching mechanism | |
| US4638474A (en) | Communication system | |
| JPS6157146A (ja) | デ−タハイウエイ装置 | |
| US5164940A (en) | Modular communication system with allocatable bandwidth | |
| JPS6045864A (ja) | 中央処理制御ではないシステムにおけるマイクロコンピユ−タ間の情報の転送方法 | |
| RU2269154C1 (ru) | Мультиплексор телекоммуникационный многофункциональный | |
| US3715507A (en) | Bilateral start-stop transmission system for digital information | |
| JP3190760B2 (ja) | 一括データ伝送方式 | |
| JPH0123973B2 (ja) | ||
| US4706241A (en) | Low speed gate circuit | |
| GB2286318A (en) | Modular communication system with allocatable bandwidth | |
| JPS6288457A (ja) | ル−プ式通信方式 |