JPS61577A - スパツタリング装置 - Google Patents
スパツタリング装置Info
- Publication number
- JPS61577A JPS61577A JP59121355A JP12135584A JPS61577A JP S61577 A JPS61577 A JP S61577A JP 59121355 A JP59121355 A JP 59121355A JP 12135584 A JP12135584 A JP 12135584A JP S61577 A JPS61577 A JP S61577A
- Authority
- JP
- Japan
- Prior art keywords
- target
- sputtering
- electrode
- cover
- sputtering apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、スパッタリング装置、特に従来の装置に比べ
て格段に均一な空間的分布を有する薄膜を被付着体上に
形成でき、半導体装置や固体平面表示装置、各種センサ
等の薄膜技術を用いる電子デバイスの製造に有用な装置
に関するものである。
て格段に均一な空間的分布を有する薄膜を被付着体上に
形成でき、半導体装置や固体平面表示装置、各種センサ
等の薄膜技術を用いる電子デバイスの製造に有用な装置
に関するものである。
従来例の構成とその問題点
従来のスパッタリング装置の一例を第１図に示す。同図
に１はスパッタ室、２はシャッタ、３はシールド板、４
はマグネット、５はターゲット、６はアノード電極（基
板ホルダ）、７は被付着体（基板）、８はターゲット電
極（カンード電極）である。このような従来の構造では
マグネット４によってできる磁界分布のためにスパッタ
放電によるプラズマの空間的分布が第２図に示すように
平面的に不均一な円環状９となる。このプラズマの不均
一分布により被付着体７上の膜形成速度は、平面上の位
置によって異なるので、薄膜を大面積にわたって均一に
形成することは非常に困難である。そのためにターゲッ
ト５が有効に利用できなくなるという欠点を持っていた
。特に、大型薄膜ＥＬ表示装置では、表示面内の輝度む
らが１０パーセント以上になると視覚的に明暗が現われ
見にくくなるので、それを構成している螢光体、絶縁体
等の薄膜の膜厚分布を少なくとも３パーセント以下にし
なければならず、２０パ一セント以上の膜厚分布のある
スパッタリング装置では、歩留０パーセントとなり全く
使いものにならない。
に１はスパッタ室、２はシャッタ、３はシールド板、４
はマグネット、５はターゲット、６はアノード電極（基
板ホルダ）、７は被付着体（基板）、８はターゲット電
極（カンード電極）である。このような従来の構造では
マグネット４によってできる磁界分布のためにスパッタ
放電によるプラズマの空間的分布が第２図に示すように
平面的に不均一な円環状９となる。このプラズマの不均
一分布により被付着体７上の膜形成速度は、平面上の位
置によって異なるので、薄膜を大面積にわたって均一に
形成することは非常に困難である。そのためにターゲッ
ト５が有効に利用できなくなるという欠点を持っていた
。特に、大型薄膜ＥＬ表示装置では、表示面内の輝度む
らが１０パーセント以上になると視覚的に明暗が現われ
見にくくなるので、それを構成している螢光体、絶縁体
等の薄膜の膜厚分布を少なくとも３パーセント以下にし
なければならず、２０パ一セント以上の膜厚分布のある
スパッタリング装置では、歩留０パーセントとなり全く
使いものにならない。
発明の目的
本発明は、上記のスパッタリング装置の持つ被付着体上
の薄膜形成速度の空間的不均一性を簡便な方法で除去す
るもので、特に、大面積均一薄膜を形成する必要がある
大型平面表示素子、半導体装置、二次元センサー等の膜
形成に適したスパッタリング装置を提供せんとするもの
である。
の薄膜形成速度の空間的不均一性を簡便な方法で除去す
るもので、特に、大面積均一薄膜を形成する必要がある
大型平面表示素子、半導体装置、二次元センサー等の膜
形成に適したスパッタリング装置を提供せんとするもの
である。
発明の構成
本発明のスパッタリング装置の基本構成は、互１
″′対向す６″う′西′ｅ−ｉ″Ｊｈ’／’
ｃ ｌ ’ｙ’ ｙ ）電極（カソード電極）と被付
着体の間にアノード電極と同電位の複数個のスパッタ粒
子通過孔を持つターゲット覆いを設けたことを特徴とし
ている。特に本発明にかかるターゲット覆いは、膜形成
速度の空間的不均一性を補正するためにスパッタ粒子の
空間分布に合わせた補正用のスパッタ粒子通過孔を持つ
ことを特徴としている。
″′対向す６″う′西′ｅ−ｉ″Ｊｈ’／’
ｃ ｌ ’ｙ’ ｙ ）電極（カソード電極）と被付
着体の間にアノード電極と同電位の複数個のスパッタ粒
子通過孔を持つターゲット覆いを設けたことを特徴とし
ている。特に本発明にかかるターゲット覆いは、膜形成
速度の空間的不均一性を補正するためにスパッタ粒子の
空間分布に合わせた補正用のスパッタ粒子通過孔を持つ
ことを特徴としている。
実施例の説明
本発明のスパッタリング装置の基本構成は、第２図に示
すように互いに対向するよう配設されたターゲット電極
８（カソード電極）と被付着体７の間にアノード電極６
と同電位のターゲ７）覆い１０を設けたことを特徴とし
ている。さらにターゲット覆い１０には、金属線あるい
は金属板あるいはその両方の組み合わせで薄膜形成速度
の不均一性に対応した補正用空隙が設けられている。こ
のターゲット覆いをターゲット表面の一部分あるいは全
体の上部に設ける。従来のシールド板は、ターゲツト材
以外の部分がスパッタされて被付着体上に形成される膜
内に不純物として混入されるのを防ぐことを目的として
いるので、第１図に示すようにターゲット電極の周辺に
設けられている。
すように互いに対向するよう配設されたターゲット電極
８（カソード電極）と被付着体７の間にアノード電極６
と同電位のターゲ７）覆い１０を設けたことを特徴とし
ている。さらにターゲット覆い１０には、金属線あるい
は金属板あるいはその両方の組み合わせで薄膜形成速度
の不均一性に対応した補正用空隙が設けられている。こ
のターゲット覆いをターゲット表面の一部分あるいは全
体の上部に設ける。従来のシールド板は、ターゲツト材
以外の部分がスパッタされて被付着体上に形成される膜
内に不純物として混入されるのを防ぐことを目的として
いるので、第１図に示すようにターゲット電極の周辺に
設けられている。
これに対して本発明にかかるスパッタリング装置に配設
されたターゲット覆い１ｏは、膜形成速度の空間的不均
一性を補正することを目的としている。このターゲット
覆い１ｏの構造は、膜形成速度の不均一性に応じて決定
されるが、その二、三の例を第４図に示す。第４図（ロ
）は、金属板１１上に任意の形状の穴１２からできてお
り、（イ）は金属線１３が網状に金属わく１４に構成さ
れ、（つ）は金属板１６をわく組みとして櫛状１６に構
成されている。
されたターゲット覆い１ｏは、膜形成速度の空間的不均
一性を補正することを目的としている。このターゲット
覆い１ｏの構造は、膜形成速度の不均一性に応じて決定
されるが、その二、三の例を第４図に示す。第４図（ロ
）は、金属板１１上に任意の形状の穴１２からできてお
り、（イ）は金属線１３が網状に金属わく１４に構成さ
れ、（つ）は金属板１６をわく組みとして櫛状１６に構
成されている。
以上の実施例において、通常のスパッタ蒸着、例えばス
パッタガス圧が１０−３がら１Ｏ−２Ｔｏｒｒの範囲内
のときターゲット覆いとターゲットの間隔に最適値が０
．３からＩ Ｃｍの範囲にあることを本出願人らは見付
けた。すなわちターゲット覆いの距離を長くしていくと
、ターゲット覆いの効果を得ようとすると、例えば網状
の覆いの密度を高める必要があり、その結果、基板での
蒸着速度が第５図の如く急速に低下し、例えばＩ Ｃｍ
以上では２０チ以上蒸着速度が減り、実用性に欠く。ま
た逆に距離を近づけすぎてｏ、３ｃｆｎ以下にするとス
パッタ放電が不安定になるので安定なスパッタ蒸着が得
られないことを本出願人らは確認した。なお、一般にこ
の種のターゲット覆いを設けるとスパッタ放電が不安定
になるとともに、不純物の混入などがあるため、従来の
考え方ではあまり効果的でないと考えられていた。しか
し本出願人らは、％にマグネトロン型のスパッタ装置で
は、これらの危惧が全くないことを確認した。その理由
のひとつとして、例えばマグネトロン型では、ターゲッ
トからの２次電子がターゲット表面の磁界に捕獲され、
ターゲット覆いに入射しないことがあげられるＱ 第６図及び第７図は、従来のマグネトロンスパッタリン
グ装置で薄膜を形成した場合の膜厚分布と本発明にかか
るスパッタリング装置でターゲット覆いとして第４図（
つ）に示すターゲット覆い１゜を用いて薄膜を形成した
場合の膜厚分布を各々示している。ターゲット覆いを構
成する素材としてハ、チタン、タンタル、ニオブ、クロ
ム、二ノヶル、タングステン、白金、金、鉄、ロジウム
、モリブテン、ジルコン、コバル）、Ｍ、銀、ニッケル
ークロム合金、白金−ロジウム合金、あるいはこれらの
複合物がある。特に、付着物として、マンガンを含む硫
化亜鉛ＺｎＯ，Ｓｎ○２ ＋ Ｉ ｎ ２０３をスパッ
タする場合には、アルゴン雰囲気で行なうため前記した
金属すべてがターゲット覆いの素材として用いられるこ
とを確認した。また、ターゲットとしてペロブスカイト
形酸化物、タングステンブロンズ形酸化物Ｓ ｒ Ｔ
１０ Ｐ ｂ Ｎ ｂ ２０ ｅ 。
パッタガス圧が１０−３がら１Ｏ−２Ｔｏｒｒの範囲内
のときターゲット覆いとターゲットの間隔に最適値が０
．３からＩ Ｃｍの範囲にあることを本出願人らは見付
けた。すなわちターゲット覆いの距離を長くしていくと
、ターゲット覆いの効果を得ようとすると、例えば網状
の覆いの密度を高める必要があり、その結果、基板での
蒸着速度が第５図の如く急速に低下し、例えばＩ Ｃｍ
以上では２０チ以上蒸着速度が減り、実用性に欠く。ま
た逆に距離を近づけすぎてｏ、３ｃｆｎ以下にするとス
パッタ放電が不安定になるので安定なスパッタ蒸着が得
られないことを本出願人らは確認した。なお、一般にこ
の種のターゲット覆いを設けるとスパッタ放電が不安定
になるとともに、不純物の混入などがあるため、従来の
考え方ではあまり効果的でないと考えられていた。しか
し本出願人らは、％にマグネトロン型のスパッタ装置で
は、これらの危惧が全くないことを確認した。その理由
のひとつとして、例えばマグネトロン型では、ターゲッ
トからの２次電子がターゲット表面の磁界に捕獲され、
ターゲット覆いに入射しないことがあげられるＱ 第６図及び第７図は、従来のマグネトロンスパッタリン
グ装置で薄膜を形成した場合の膜厚分布と本発明にかか
るスパッタリング装置でターゲット覆いとして第４図（
つ）に示すターゲット覆い１゜を用いて薄膜を形成した
場合の膜厚分布を各々示している。ターゲット覆いを構
成する素材としてハ、チタン、タンタル、ニオブ、クロ
ム、二ノヶル、タングステン、白金、金、鉄、ロジウム
、モリブテン、ジルコン、コバル）、Ｍ、銀、ニッケル
ークロム合金、白金−ロジウム合金、あるいはこれらの
複合物がある。特に、付着物として、マンガンを含む硫
化亜鉛ＺｎＯ，Ｓｎ○２ ＋ Ｉ ｎ ２０３をスパッ
タする場合には、アルゴン雰囲気で行なうため前記した
金属すべてがターゲット覆いの素材として用いられるこ
とを確認した。また、ターゲットとしてペロブスカイト
形酸化物、タングステンブロンズ形酸化物Ｓ ｒ Ｔ
１０ Ｐ ｂ Ｎ ｂ ２０ ｅ 。
ｌ
５ｒ（Ｔｉ、Ｈｆ）０３を用いる場合には、酸素雰囲気
中で蒸着するため、チタン、タンタル、ニオブ。
中で蒸着するため、チタン、タンタル、ニオブ。
白金、金、ニッケル、クロム、ニッケルークロム合金が
ターゲット覆いの素材として適していた。
ターゲット覆いの素材として適していた。
第６図と第７図を比較すると第７図に示した膜厚分布は
、従来例第６図の分布よりはるかに被付着体上の膜厚均
一性が良いことがわかる。本発明のイ ス
パッタリング装置では、膜厚分布は、ターゲット５の面
積３８ｃｍ×１２ｃｍに対して被付着体７の面積３０
ｃｍ Ｘ ８ ｃｍの範囲で膜厚分布を膜厚測定器の測
定精度（±１％）以下におさえることができた。例えば
、Ａｒとｏ２ が１：１のガス圧１．５×１０Ｔｏｒｒ
中でスパッタするときターゲット覆い９の位置は、
ターゲット電極の表面より７咽程度離し、アノード電極
と電位を同じにすると、ターゲット電極に平行な平面内
において膜形成速度が制御できることが確認された。タ
ーゲット覆い９がアノード電極６と同電位であるために
ターゲット５の上にターゲット覆いを設けても、ターゲ
ット覆いを構成する金属物質が被付着体へ飛来すること
を防止でき、言い換れば付着物内への不純物の混入がほ
とんどないという利点を持っていることが確認された。
、従来例第６図の分布よりはるかに被付着体上の膜厚均
一性が良いことがわかる。本発明のイ ス
パッタリング装置では、膜厚分布は、ターゲット５の面
積３８ｃｍ×１２ｃｍに対して被付着体７の面積３０
ｃｍ Ｘ ８ ｃｍの範囲で膜厚分布を膜厚測定器の測
定精度（±１％）以下におさえることができた。例えば
、Ａｒとｏ２ が１：１のガス圧１．５×１０Ｔｏｒｒ
中でスパッタするときターゲット覆い９の位置は、
ターゲット電極の表面より７咽程度離し、アノード電極
と電位を同じにすると、ターゲット電極に平行な平面内
において膜形成速度が制御できることが確認された。タ
ーゲット覆い９がアノード電極６と同電位であるために
ターゲット５の上にターゲット覆いを設けても、ターゲ
ット覆いを構成する金属物質が被付着体へ飛来すること
を防止でき、言い換れば付着物内への不純物の混入がほ
とんどないという利点を持っていることが確認された。
発明の詳細
な説明したように本発明のスパッタリング装置は、被付
着体に形成される薄膜の厚みを広範囲に渡り均一化でき
、ターゲツト面を有効に利用できるため、大面積を必要
とする薄膜を利用した固体表示素子、半導体装置、各種
センサー等の電子デバイス作製の際に二次元大型化にお
いて飛躍的な進歩につながる用途がある。従って、本発
明によれば、薄膜形成技術におけるスノく・７タリング
装置としてのエレクトロニクス分野での用途に適したも
のである。
着体に形成される薄膜の厚みを広範囲に渡り均一化でき
、ターゲツト面を有効に利用できるため、大面積を必要
とする薄膜を利用した固体表示素子、半導体装置、各種
センサー等の電子デバイス作製の際に二次元大型化にお
いて飛躍的な進歩につながる用途がある。従って、本発
明によれば、薄膜形成技術におけるスノく・７タリング
装置としてのエレクトロニクス分野での用途に適したも
のである。
第１図は従来のスパッタリング装置（プレーナマグネト
ロンスパッタリング装置）のスノ々ツタ室の概要を示す
断面図、第２図はプラズマの空間的分布を示す平面図、
第３図は本発明のスパッタリング装置のスパッタ室の概
要を示す断面図、第４図（７）、（イ）、（つ）は本発
明のスパッタリング装置のターゲット覆いの実施例概略
図、第５図は蒸着速度とタルゲット表面とターゲット覆
いの間隔の関係を示した図、第６図は従来のスパッタリ
ング装置で薄膜を形成したときの被付着体（基板）上の
一方向の膜厚分布図、第７図は本発明のスパッタリング
装置で薄膜を形成した場合の被付着体（基板）上の一方
向の膜厚分布図である。 １・・・・・スパッタ室、２・・・・・・シャッタ、３
・・・・・・シールド板、４・・・・・・マグネット、
６・・・・・ターゲット、６・・・・・・アノード電極
（基板ホルダ）、７・・・・・・被付着体（基板）、８
・・・・・・ターゲット電極（カソード電極）、１０・
・・・・ターゲット覆い。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第４
図 図 嗅 ターゲ：ノ罎油とターゲ・ン）糧？１との聞１１％ ｃ
ｃや）図 図
ロンスパッタリング装置）のスノ々ツタ室の概要を示す
断面図、第２図はプラズマの空間的分布を示す平面図、
第３図は本発明のスパッタリング装置のスパッタ室の概
要を示す断面図、第４図（７）、（イ）、（つ）は本発
明のスパッタリング装置のターゲット覆いの実施例概略
図、第５図は蒸着速度とタルゲット表面とターゲット覆
いの間隔の関係を示した図、第６図は従来のスパッタリ
ング装置で薄膜を形成したときの被付着体（基板）上の
一方向の膜厚分布図、第７図は本発明のスパッタリング
装置で薄膜を形成した場合の被付着体（基板）上の一方
向の膜厚分布図である。 １・・・・・スパッタ室、２・・・・・・シャッタ、３
・・・・・・シールド板、４・・・・・・マグネット、
６・・・・・ターゲット、６・・・・・・アノード電極
（基板ホルダ）、７・・・・・・被付着体（基板）、８
・・・・・・ターゲット電極（カソード電極）、１０・
・・・・ターゲット覆い。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第４
図 図 嗅 ターゲ：ノ罎油とターゲ・ン）糧？１との聞１１％ ｃ
ｃや）図 図
Claims (3)
- （１）互いに対向するように配設されたターゲットと被
付着体の間にアノード電極と同電位の大きさの異なる複
数個のスパッタ粒子通過孔を持つターゲット覆いを設け
たことを特徴とするスパッタリング装置。 - （２）ターゲット覆いが金属線あるいは金属板あるいは
両者を組み合わせて形成されており、かつターゲット電
極表面の一部分あるいは全体に設けたことを特徴とする
特許請求の範囲第１項記載のスパッタリング装置。 - （３）ターゲット電極表面に磁場が設けられ、ターゲッ
ト覆いが前記ターゲット電極の上部で０．３から１ｃｍ
の範囲内で配設されたことを特徴とする特許請求の範囲
第１項又は第２項記載のスパッタリング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59121355A JPS61577A (ja) | 1984-06-13 | 1984-06-13 | スパツタリング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59121355A JPS61577A (ja) | 1984-06-13 | 1984-06-13 | スパツタリング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61577A true JPS61577A (ja) | 1986-01-06 |
Family
ID=14809221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59121355A Pending JPS61577A (ja) | 1984-06-13 | 1984-06-13 | スパツタリング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61577A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5415753A (en) * | 1993-07-22 | 1995-05-16 | Materials Research Corporation | Stationary aperture plate for reactive sputter deposition |
| US5505833A (en) * | 1993-07-26 | 1996-04-09 | Siemens Aktiengesellschaft Ag | Method for depositing a layer on a substrate wafer with a sputtering process |
| US5536381A (en) * | 1994-06-29 | 1996-07-16 | Samsung Electronics Co., Ltd. | Sputtering device |
| US6837967B1 (en) * | 2002-11-06 | 2005-01-04 | Lsi Logic Corporation | Method and apparatus for cleaning deposited films from the edge of a wafer |
| KR100504477B1 (ko) * | 2002-11-05 | 2005-08-03 | 엘지전자 주식회사 | 유기 ｅｌ의 열 소스 장치 |
| US7575638B2 (en) | 2007-02-02 | 2009-08-18 | Lam Research Corporation | Apparatus for defining regions of process exclusion and process performance in a process chamber |
| JP2009532589A (ja) * | 2006-04-06 | 2009-09-10 | アプライド マテリアルズ インコーポレイテッド | ラージエリア基板への酸化亜鉛透明導電性酸化物の反応性スパッタリング |
| US7662254B2 (en) | 2007-02-08 | 2010-02-16 | Lam Research Corporation | Methods of and apparatus for aligning electrodes in a process chamber to protect an exclusion area within an edge environ of a wafer |
-
1984
- 1984-06-13 JP JP59121355A patent/JPS61577A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5415753A (en) * | 1993-07-22 | 1995-05-16 | Materials Research Corporation | Stationary aperture plate for reactive sputter deposition |
| US5505833A (en) * | 1993-07-26 | 1996-04-09 | Siemens Aktiengesellschaft Ag | Method for depositing a layer on a substrate wafer with a sputtering process |
| US5536381A (en) * | 1994-06-29 | 1996-07-16 | Samsung Electronics Co., Ltd. | Sputtering device |
| KR100504477B1 (ko) * | 2002-11-05 | 2005-08-03 | 엘지전자 주식회사 | 유기 ｅｌ의 열 소스 장치 |
| US6837967B1 (en) * | 2002-11-06 | 2005-01-04 | Lsi Logic Corporation | Method and apparatus for cleaning deposited films from the edge of a wafer |
| JP2009532589A (ja) * | 2006-04-06 | 2009-09-10 | アプライド マテリアルズ インコーポレイテッド | ラージエリア基板への酸化亜鉛透明導電性酸化物の反応性スパッタリング |
| US7575638B2 (en) | 2007-02-02 | 2009-08-18 | Lam Research Corporation | Apparatus for defining regions of process exclusion and process performance in a process chamber |
| US7662254B2 (en) | 2007-02-08 | 2010-02-16 | Lam Research Corporation | Methods of and apparatus for aligning electrodes in a process chamber to protect an exclusion area within an edge environ of a wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5653856A (en) | Methods of bonding targets to backing plate members using gallium based solder pastes and target/backing plate assemblies bonded thereby | |
| US4016061A (en) | Method of making resistive films | |
| US4454495A (en) | Layered ultra-thin coherent structures used as electrical resistors having low temperature coefficient of resistivity | |
| US4478702A (en) | Anode for magnetic sputtering apparatus | |
| JPS61577A (ja) | スパツタリング装置 | |
| CN105908139B (zh) | 电子部件用层叠布线膜和被覆层形成用溅射靶材 | |
| KR910009840B1 (ko) | 내식성 및 내열성을 갖는 알루미늄 합금 박막 및 이의 제조방법 | |
| US3749658A (en) | Method of fabricating transparent conductors | |
| Lal et al. | Electrical resistivity of titanium nitride thin films prepared by ion beam-assisted deposition | |
| TWI576454B (zh) | Spraying target for forming wiring film and coating layer for electronic parts | |
| US6154119A (en) | TI--CR--AL--O thin film resistors | |
| CN104212997B (zh) | Cu‑Mn合金膜和Cu‑Mn合金溅射靶材以及Cu‑Mn合金膜的成膜方法 | |
| JPH08125160A (ja) | 半導体集積回路 | |
| JP6380837B2 (ja) | 被覆層形成用スパッタリングターゲット材およびその製造方法 | |
| DE2019091A1 (de) | Verfahren zur Herstellung stabiler Duennfilmwiderstaende | |
| CN101568665A (zh) | SnO2系溅射靶 | |
| JPS5850419B2 (ja) | 圧電性薄膜の製造方法 | |
| US6420826B1 (en) | Flat panel display using Ti-Cr-Al-O thin film | |
| EP0273195A2 (en) | A method of making a thin magnetic pole piece | |
| JPS62202075A (ja) | 薄膜形成装置 | |
| JP3602861B2 (ja) | 金属ケイ化物膜の形成方法 | |
| JP6942937B2 (ja) | スパッタリング装置及び薄膜製造方法 | |
| JP3255352B2 (ja) | プラズマディスプレイ用電極 | |
| JPH0347963A (ja) | スパッタリングターゲットおよび金属膜の形成方法 | |
| US20190080890A1 (en) | Vacuum deposition composite target |