JPS6160141A - スキヤンインデ−タ異常検出方式 - Google Patents
スキヤンインデ−タ異常検出方式Info
- Publication number
- JPS6160141A JPS6160141A JP59181957A JP18195784A JPS6160141A JP S6160141 A JPS6160141 A JP S6160141A JP 59181957 A JP59181957 A JP 59181957A JP 18195784 A JP18195784 A JP 18195784A JP S6160141 A JPS6160141 A JP S6160141A
- Authority
- JP
- Japan
- Prior art keywords
- data
- scan
- circuit
- output
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
- G01R31/318547—Data generators or compressors
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路の診断等のために集積回路にスキャン
インされるデータの異常を検出するスキャンインデータ
異常検出方式に関する。
インされるデータの異常を検出するスキャンインデータ
異常検出方式に関する。
集積回路は製造された回路が必ずしも正常に動作すると
は限らない。そのため、集積回路の診断が必要になって
来る。そして、その診断ば集積密度が高まれば高まるほ
ど困難性が顕著になる。
は限らない。そのため、集積回路の診断が必要になって
来る。そして、その診断ば集積密度が高まれば高まるほ
ど困難性が顕著になる。
これを解決する手段も開発されてはいるか、その手段は
正しいデータが集積回路に入力されることを必要として
いる。
正しいデータが集積回路に入力されることを必要として
いる。
〔従来の技術〕 １
従来、大規模集積回路（以下、ＬＳＩと略称する。）の
診断のために、そこにシリアルスキャンインアウトとい
う診断機能が設けられている。この機能により、ＬＳＩ
の内部にある直接外部から観測することができない制御
用のフリップフロップやデータレジスタ（第３図のａ、
ｂ、ｃ、ｄ。
診断のために、そこにシリアルスキャンインアウトとい
う診断機能が設けられている。この機能により、ＬＳＩ
の内部にある直接外部から観測することができない制御
用のフリップフロップやデータレジスタ（第３図のａ、
ｂ、ｃ、ｄ。
及びｅ、ｆ、ｇ、第４図はこれらのフリップフロップ及
びデータレジスタを−続きの回路りとして示したもので
ある。）を容易に観測できる。又、ＬＳＩの状態や動作
を司るフリップフロップやデータレジスタに所望の値を
スキャンインすることによって、ＬＳＩを所望の状態に
したり所望の動作を生じさせたりすることが可能である
。
びデータレジスタを−続きの回路りとして示したもので
ある。）を容易に観測できる。又、ＬＳＩの状態や動作
を司るフリップフロップやデータレジスタに所望の値を
スキャンインすることによって、ＬＳＩを所望の状態に
したり所望の動作を生じさせたりすることが可能である
。
ところが、上記機能により、ＬＳＩの状態、動作を制御
する際にそこにスキャンインされるデータに誤りがある
と、正しい動作をしないばかりか、そのような複数のＬ
ＳＩ同士の不整合からＬＳＩが破壊されてしまう虞もあ
る。これはシリアルスキャンインアウトをＬＳＩの診１
析だけでなく、■。
する際にそこにスキャンインされるデータに誤りがある
と、正しい動作をしないばかりか、そのような複数のＬ
ＳＩ同士の不整合からＬＳＩが破壊されてしまう虞もあ
る。これはシリアルスキャンインアウトをＬＳＩの診１
析だけでなく、■。
ｓｒの状態、動作の制御に用いる場合に大きな障害にな
ることを意味している。
ることを意味している。
本発明は上述の問題点を解決し得るスキャンインデータ
異常検出方式を提供するもので、その手段は内部回路の
診断等のためのシリアルスキャンインアウト機能を有す
る集積回路において、スキャンインせんとするスキャン
インデータに異常データ検出用データを付加する手段と
、スキャンインされるデータに応答して異常データがス
キャンインされつつあるか否かを監視する監視手段と、
該監視手段の出力に接続された検出手段とを備えて構成
したものである。
異常検出方式を提供するもので、その手段は内部回路の
診断等のためのシリアルスキャンインアウト機能を有す
る集積回路において、スキャンインせんとするスキャン
インデータに異常データ検出用データを付加する手段と
、スキャンインされるデータに応答して異常データがス
キャンインされつつあるか否かを監視する監視手段と、
該監視手段の出力に接続された検出手段とを備えて構成
したものである。
本発明方式によれば、集積回路にスキャンインされるデ
ータがそのスキャンインに先立って誤りの有無をチェッ
クされるので、誤りが潜むスキャンインデータを集積回
路にスキャンインした場合に生ずる不具合を除き得る。
ータがそのスキャンインに先立って誤りの有無をチェッ
クされるので、誤りが潜むスキャンインデータを集積回
路にスキャンインした場合に生ずる不具合を除き得る。
以下、添４１図面を参照しながら本発明の詳細な説明す
る。
る。
第１図は本発明の一実施例を示す。この実施例は第４図
に示すようなシリアルスキャンインアウト機能の対象と
なる回路りにスキャンインされるデータに誤りがあるか
否かを予めチェックしようとするものである。第１図に
おいて、１はスキャンインせんとするスキャンインデー
タにパリティビット（異常データ検出用データの一例）
を付加するパリティビット付加回路、２はスキャンイン
データに応答して異常データがスキャンインされつつあ
るか否かを監視する監視回路、３は監視回路２の出力信
号からスキャンインデータに誤りがあるか否かを検出す
る検出回路である。
に示すようなシリアルスキャンインアウト機能の対象と
なる回路りにスキャンインされるデータに誤りがあるか
否かを予めチェックしようとするものである。第１図に
おいて、１はスキャンインせんとするスキャンインデー
タにパリティビット（異常データ検出用データの一例）
を付加するパリティビット付加回路、２はスキャンイン
データに応答して異常データがスキャンインされつつあ
るか否かを監視する監視回路、３は監視回路２の出力信
号からスキャンインデータに誤りがあるか否かを検出す
る検出回路である。
監視回路２はフリップフロップ４、排他的論理素子５、
及びフリップフロップ６から成る。検出回路３は例えば
排他的論理素子５の出力信号、即ちスキャンインデータ
の最終ビットに至ってそのデータに誤りがあったか否か
を示す信号と検出タイミング信号とを受ける論理積素子
７である。
及びフリップフロップ６から成る。検出回路３は例えば
排他的論理素子５の出力信号、即ちスキャンインデータ
の最終ビットに至ってそのデータに誤りがあったか否か
を示す信号と検出タイミング信号とを受ける論理積素子
７である。
次に、第１図実施例の動作を説明する。
スキャンインされんとするデータは回路１に入力され、
そこにおいてそのデータの全ビットの排他的論理和をと
った１ビツトがそのデータに付加されてビットシリアル
に監視回路２のフリップフロップ４に与えられる。なお
、フリップフロップ６は初期的には０″にセットされる
。
そこにおいてそのデータの全ビットの排他的論理和をと
った１ビツトがそのデータに付加されてビットシリアル
に監視回路２のフリップフロップ４に与えられる。なお
、フリップフロップ６は初期的には０″にセットされる
。
排他的論理和素子５において、スキャンインデータのピ
ント列の各ビットは素子５の出力値を順次にセットし出
力するフリップフロップ６の出力と順次に排他的論理和
をとられる。そのスキャンインデータのビット列をＤＯ
，Ｄ、、 ・・・Ｄ ｎ−＋とすると、フリップフロ
ップ４及び６の内容は下表に示すように変化していく。
ント列の各ビットは素子５の出力値を順次にセットし出
力するフリップフロップ６の出力と順次に排他的論理和
をとられる。そのスキャンインデータのビット列をＤＯ
，Ｄ、、 ・・・Ｄ ｎ−＋とすると、フリップフロ
ップ４及び６の内容は下表に示すように変化していく。
その最終ビットＤ。を、上述のスキャンインしようとす
るデータの全ビットの排他的論理和をとった値とすると
、Ｄｎ＝Ｄｏ■Ｄ１■・・・○Ｄ ｎ−＋と表すことが
できる。
るデータの全ビットの排他的論理和をとった値とすると
、Ｄｎ＝Ｄｏ■Ｄ１■・・・○Ｄ ｎ−＋と表すことが
できる。
従って、ｎ＋１回のスキャンをすると、フリ・ノア”
７ ｔ：ｌ ｙ ７” ６ （７）出力Ｌｌ：Ｄｏ ｏ
Ｄｌｏ・−・０Ｄ１１−１で、フリップフロップ４の出
力はＤｎであるから、排他的論理和素子５の出力はＤｏ
ＯＤ、Ｏ・・・ＯＤ ｎ−＋ΦＤｎとなる。Ｄｎ＝Ｄ
ｏ■Ｄ、■・・・（Ｅ＞ Ｄ ｎ−＋であるから、素子
５の出力は“Ｏ″となる。
７ ｔ：ｌ ｙ ７” ６ （７）出力Ｌｌ：Ｄｏ ｏ
Ｄｌｏ・−・０Ｄ１１−１で、フリップフロップ４の出
力はＤｎであるから、排他的論理和素子５の出力はＤｏ
ＯＤ、Ｏ・・・ＯＤ ｎ−＋ΦＤｎとなる。Ｄｎ＝Ｄ
ｏ■Ｄ、■・・・（Ｅ＞ Ｄ ｎ−＋であるから、素子
５の出力は“Ｏ″となる。
上述ｎ＋１回のスキャン時を検出タイミングとすると、
論理積素子７の出力は“０″となる。
論理積素子７の出力は“０″となる。
仮に、Ｄｉが誤っていたとし、それをＤ”ｉ とすると
、フリップフロップ６の出力はＤＯ■Ｄ１０・・・ＯＤ
”１０・・・ＯＤ ｎ−＋となり、排他的論理和素子５
の出力はＤｏ（ｔＥ）Ｄ、■・・・■Ｄ’１（ｆＥｌ
・・・ＯＤ ｎ−＋ＯＤ ｎ ＝ Ｄ’ ｉ■Ｄ１−“
１”となる。これはＤ’ｉはＤｉの論理否定に相当する
からである。従って、この場合の素子７の出力も“ｌ”
となり、これはスキャンインずべきデータに誤りがある
として検出されたことを意味する。
、フリップフロップ６の出力はＤＯ■Ｄ１０・・・ＯＤ
”１０・・・ＯＤ ｎ−＋となり、排他的論理和素子５
の出力はＤｏ（ｔＥ）Ｄ、■・・・■Ｄ’１（ｆＥｌ
・・・ＯＤ ｎ−＋ＯＤ ｎ ＝ Ｄ’ ｉ■Ｄ１−“
１”となる。これはＤ’ｉはＤｉの論理否定に相当する
からである。従って、この場合の素子７の出力も“ｌ”
となり、これはスキャンインずべきデータに誤りがある
として検出されたことを意味する。
第２図は本発明の第２の実施例を示す。この図において
、１０は巡回符号付加回路、１１は巡回符号付加回路１
０で付加された符号ビット数だけのシフト位置（フリッ
プフロップから成る）を有するシフトレジスタ、１２は
巡回符号発生回路、１３はシフトレジスタダ１１の内容
と巡回符号発生回路１２の出力符号内容とを比較する比
較回路である。なお、シフトレジスタ１１の出力はＬＳ
Ｉの被診断対象となる回路の入力へ接続される。
、１０は巡回符号付加回路、１１は巡回符号付加回路１
０で付加された符号ビット数だけのシフト位置（フリッ
プフロップから成る）を有するシフトレジスタ、１２は
巡回符号発生回路、１３はシフトレジスタダ１１の内容
と巡回符号発生回路１２の出力符号内容とを比較する比
較回路である。なお、シフトレジスタ１１の出力はＬＳ
Ｉの被診断対象となる回路の入力へ接続される。
この実施例においては、次のような態様でスキャンイン
されるデータに誤りがあるかどうかを検出する。即ち、
巡回符号付加回路１０からの巡回符号を付加されたスキ
ャンインデータはビットシリアルにシフトレジスタ１１
にシフトインされ、シフトアウトされつつシフトレジス
タ１１の全シフト位置にある各ビットがビットパラレル
に出力されて比較回路１３へ供給される。又、シフトレ
ジスタ１１からビットシリアルに出力される各ビットは
巡回符号発生回路１２に供給されて巡回符号が生成され
てビットパラレルに出力される。巡回符号付加回路１０
からの巡回符号が完全にシフトレジスタ１１にシフトイ
ンされてそれらビットがシフトレジスタ１１からビット
パラレルに出力されるときに巡回符号発生回路１２から
ビットパラレルに出力される巡回符号とシフトレジスタ
１１からの巡回符号とが検出タイミング信号に応答して
比較回路１３で比較され、これら両者間に一致が得られ
ないとき比較回路１３から異常検出信号が発生される。
されるデータに誤りがあるかどうかを検出する。即ち、
巡回符号付加回路１０からの巡回符号を付加されたスキ
ャンインデータはビットシリアルにシフトレジスタ１１
にシフトインされ、シフトアウトされつつシフトレジス
タ１１の全シフト位置にある各ビットがビットパラレル
に出力されて比較回路１３へ供給される。又、シフトレ
ジスタ１１からビットシリアルに出力される各ビットは
巡回符号発生回路１２に供給されて巡回符号が生成され
てビットパラレルに出力される。巡回符号付加回路１０
からの巡回符号が完全にシフトレジスタ１１にシフトイ
ンされてそれらビットがシフトレジスタ１１からビット
パラレルに出力されるときに巡回符号発生回路１２から
ビットパラレルに出力される巡回符号とシフトレジスタ
１１からの巡回符号とが検出タイミング信号に応答して
比較回路１３で比較され、これら両者間に一致が得られ
ないとき比較回路１３から異常検出信号が発生される。
この実施例は巡回符号のエラー検出能力によって決まる
エラー数だけの検出精度が第１の実施例より高まる点を
除いて発明の基本的効果は同じである。
エラー数だけの検出精度が第１の実施例より高まる点を
除いて発明の基本的効果は同じである。
以上説明したように、本発明によれば、集積回路にスキ
ャンインされるデータの誤りを検出し、そのようなデー
タがスキャンインアウト機能にスキャンインされた場合
に生ずる不具合、即ち集積回路の状態、動作の誤った制
御を避けることができる。
ャンインされるデータの誤りを検出し、そのようなデー
タがスキャンインアウト機能にスキャンインされた場合
に生ずる不具合、即ち集積回路の状態、動作の誤った制
御を避けることができる。
第１図は本発明の第１の実施例を示す図、第２図は本発
明の第２の実施例を示す図、第３図はＬＳＩ内部回路の
スキャンインアウト機能の対象となる回路の各構成要素
をブロックで示す図、第４図は第３図の各構成要素を−
続きの回路として示す図である。 図中、１はパリティビット付加回路、２は監視回路、３
は検出回路、１０は巡回符号付加回路、１１はシフトレ
ジスタ、１２は巡回符号発生回路、１３は比較回路であ
る。
明の第２の実施例を示す図、第３図はＬＳＩ内部回路の
スキャンインアウト機能の対象となる回路の各構成要素
をブロックで示す図、第４図は第３図の各構成要素を−
続きの回路として示す図である。 図中、１はパリティビット付加回路、２は監視回路、３
は検出回路、１０は巡回符号付加回路、１１はシフトレ
ジスタ、１２は巡回符号発生回路、１３は比較回路であ
る。
Claims (1)
- 内部回路の診断等のためのシリアルスキャンインアウト
機能を有する集積回路において、スキャンインせんとす
るスキャンインデータに異常データ検出用データを付加
する手段と、スキャンインされるデータに応答して異常
データがスキャンインされつつあるか否かを監視する監
視手段と、該監視手段の出力に接続された検出手段とを
備えて構成したことを特徴とするスキャンインデータ異
常検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181957A JPS6160141A (ja) | 1984-08-31 | 1984-08-31 | スキヤンインデ−タ異常検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181957A JPS6160141A (ja) | 1984-08-31 | 1984-08-31 | スキヤンインデ−タ異常検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6160141A true JPS6160141A (ja) | 1986-03-27 |
Family
ID=16109827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59181957A Pending JPS6160141A (ja) | 1984-08-31 | 1984-08-31 | スキヤンインデ−タ異常検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6160141A (ja) |
-
1984
- 1984-08-31 JP JP59181957A patent/JPS6160141A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2835619B2 (ja) | 集積回路モジュール | |
| EP0006328B2 (en) | System using integrated circuit chips with provision for error detection | |
| EP0111053B1 (en) | On-chip monitor | |
| JP3002201B2 (ja) | クロス接続形検査回路及びそのための集積回路 | |
| US4873685A (en) | Self-checking voting logic for fault tolerant computing applications | |
| US7107502B2 (en) | Diagnostic method for detection of multiple defects in a Level Sensitive Scan Design (LSSD) | |
| US6052808A (en) | Maintenance registers with Boundary Scan interface | |
| EP0151694B1 (en) | Logic circuit with built-in self-test function | |
| JPS60239836A (ja) | 論理回路の故障診断方式 | |
| JPH0442691B2 (ja) | ||
| JPS6160141A (ja) | スキヤンインデ−タ異常検出方式 | |
| JPH0466880A (ja) | 障害処理装置 | |
| JPH09204317A (ja) | 誤り検出訂正回路の診断装置 | |
| JP2871966B2 (ja) | 障害検出回路検査システム | |
| JPH09127203A (ja) | 論理集積回路の故障テスト方法及び論理集積回路 | |
| JPS6070598A (ja) | 自己診断回路 | |
| JPS62226353A (ja) | Ｒａｓ回路付記憶装置 | |
| JPH04263200A (ja) | シフトパス方式 | |
| JPS6244842A (ja) | スキヤンパス診断回路 | |
| JPH07182200A (ja) | 一致回路の診断方式と診断システム | |
| JPH0540151A (ja) | スキヤン経路故障診断法 | |
| JPH05127933A (ja) | 故障検出回路 | |
| JPH0566960A (ja) | 診断制御方式 | |
| JPH01109439A (ja) | 誤り検出訂正回路の診断装置 | |
| JP2000304823A (ja) | 集積回路および集積回路の故障検出方式 |