JPH01109439A - 誤り検出訂正回路の診断装置 - Google Patents
誤り検出訂正回路の診断装置Info
- Publication number
- JPH01109439A JPH01109439A JP62265451A JP26545187A JPH01109439A JP H01109439 A JPH01109439 A JP H01109439A JP 62265451 A JP62265451 A JP 62265451A JP 26545187 A JP26545187 A JP 26545187A JP H01109439 A JPH01109439 A JP H01109439A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- circuit
- diagnostic
- syndrome
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 208000011580 syndromic disease Diseases 0.000 claims abstract description 36
- 238000001514 detection method Methods 0.000 claims description 31
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000007689 inspection Methods 0.000 abstract 1
- 238000003745 diagnosis Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、誤り検出訂正回路を備えた記憶装置に係わり
、特に誤り検出訂正回路の診断装置に関する。
、特に誤り検出訂正回路の診断装置に関する。
従来、記憶装置の診断は診断プログラムの実行により行
われてきた。また、記憶装置が誤り検出訂正回路を備え
る場合は、この誤り検出訂正回路の診断は、診断プログ
ラムに擬似的に1ピット誤りデータパターンまたは2ビ
ット誤りデータパターン等を設定し、これらのデータパ
ターンをメモリに書き込んだ後読み出すことにより正常
性を確認するという方式をとってきた。
われてきた。また、記憶装置が誤り検出訂正回路を備え
る場合は、この誤り検出訂正回路の診断は、診断プログ
ラムに擬似的に1ピット誤りデータパターンまたは2ビ
ット誤りデータパターン等を設定し、これらのデータパ
ターンをメモリに書き込んだ後読み出すことにより正常
性を確認するという方式をとってきた。
更に、レジスタ間を直列に接続したシフトパスを備えた
記憶装置があるが、この場合は誤り検出訂正回路に擬似
的に1ビット誤りまたは2ビット誤りが発生するように
レジスタにデータを設定し、クロックを歩進させて診断
を行ってきた。
記憶装置があるが、この場合は誤り検出訂正回路に擬似
的に1ビット誤りまたは2ビット誤りが発生するように
レジスタにデータを設定し、クロックを歩進させて診断
を行ってきた。
しかしながら、このように従来の診断方式にふいては、
擬似誤りを発生させるためのデータパターンの設定や、
診断結果としてのシンドローム情報などと期待値との比
較などを診断プログラムにより実現する必要があった。
擬似誤りを発生させるためのデータパターンの設定や、
診断結果としてのシンドローム情報などと期待値との比
較などを診断プログラムにより実現する必要があった。
従って、データビットやチエツクビットの各ビット毎の
診断ステップ数が多くなるという欠点があった。
診断ステップ数が多くなるという欠点があった。
更に、これらの診断装置は一般に動作速度が遅いので、
このように診断ステップ数が多くなると、診断の実行に
時間がかかるという問題があった。
このように診断ステップ数が多くなると、診断の実行に
時間がかかるという問題があった。
そこで本発明の目的は、診断プログラムのステップ数を
増やさずに、記憶装置の誤り検出訂正回路を診断し、診
断時間を著しく低減できる誤り検出訂正回路の診断装置
を提供することにある。
増やさずに、記憶装置の誤り検出訂正回路を診断し、診
断時間を著しく低減できる誤り検出訂正回路の診断装置
を提供することにある。
本発明の誤り検出訂正回路の診断装置は、シンドローム
パターン信号とデータパターン指定信号とを含み、診断
データの種類を指示する診断アドレス信号を受信するア
ドレスレジスタと、上記シンドロームパターン信号を入
力し、誤り訂正符号に従ってデータビットまたはチエツ
クビットに誤りを設定する診断データを出力する診断回
路と、上記データパターン指定信号により診断データを
反転してデータ反転信号を発生するデータ反転信号発生
回路と、メモリから読み出されたデータビットおよびチ
エツクビットと上記診断データとデータ反転信号とによ
り誤り検出訂正回路での検出訂正結果としてのシンドロ
ーム情報と上記診断アドレスの一部として受信したシン
ドロームパターン信号とを比較し、これらの信号の不一
致により誤りを検出したとする比較回路とを有する。
パターン信号とデータパターン指定信号とを含み、診断
データの種類を指示する診断アドレス信号を受信するア
ドレスレジスタと、上記シンドロームパターン信号を入
力し、誤り訂正符号に従ってデータビットまたはチエツ
クビットに誤りを設定する診断データを出力する診断回
路と、上記データパターン指定信号により診断データを
反転してデータ反転信号を発生するデータ反転信号発生
回路と、メモリから読み出されたデータビットおよびチ
エツクビットと上記診断データとデータ反転信号とによ
り誤り検出訂正回路での検出訂正結果としてのシンドロ
ーム情報と上記診断アドレスの一部として受信したシン
ドロームパターン信号とを比較し、これらの信号の不一
致により誤りを検出したとする比較回路とを有する。
従って、本発明による誤り検出訂正回路の診断装置を用
いて誤り検出訂正回路を診断すると、シンドロームパタ
ーン信号とデータパターン指定信号を含む診断アドレス
信号を受けた診断回路がシンドロームパターン信号によ
りメモリからのデータビットまたはチエツクビットに誤
りを設定でき、かつデータパターン指定信号によりこの
擬似的に設定された誤りの極性を変更することができる
。
いて誤り検出訂正回路を診断すると、シンドロームパタ
ーン信号とデータパターン指定信号を含む診断アドレス
信号を受けた診断回路がシンドロームパターン信号によ
りメモリからのデータビットまたはチエツクビットに誤
りを設定でき、かつデータパターン指定信号によりこの
擬似的に設定された誤りの極性を変更することができる
。
これによって誤り検出訂正回路を診断する被検出訂正デ
ータを作成することができる。更に、先に診断アドレス
として受信したシンドロームパターン信号と誤り検出訂
正回路による被検査データの検出訂正の結果としてのシ
ンドロームパターン情報とを比較する比較回路により診
断サイクル中に誤り検出訂正回路の正常性を確認するこ
とができる。
ータを作成することができる。更に、先に診断アドレス
として受信したシンドロームパターン信号と誤り検出訂
正回路による被検査データの検出訂正の結果としてのシ
ンドロームパターン情報とを比較する比較回路により診
断サイクル中に誤り検出訂正回路の正常性を確認するこ
とができる。
以下、図面に基づいて本発明の一実施例につき説明する
。
。
第1図に示したように、図示しない中央処理装置または
診断装置からの、シンドロームパターン信号とデータパ
ターン指定信号とを含む診断アドレス信号11がアドレ
スレジスタ12に入力される。ここで、診断レジスタ1
3は装置モードの設定のために設けたものである。すな
わち、誤り検出訂正回路15を診断したいときは診断モ
ード(論理レベル“1′″)に設定する。この結果、ア
ドレスレジスタ12からの診断アドレス信号11のシン
ドロームパターン信号16およびデータノくターン指定
信号17がそれぞれ有効になされる。
診断装置からの、シンドロームパターン信号とデータパ
ターン指定信号とを含む診断アドレス信号11がアドレ
スレジスタ12に入力される。ここで、診断レジスタ1
3は装置モードの設定のために設けたものである。すな
わち、誤り検出訂正回路15を診断したいときは診断モ
ード(論理レベル“1′″)に設定する。この結果、ア
ドレスレジスタ12からの診断アドレス信号11のシン
ドロームパターン信号16およびデータノくターン指定
信号17がそれぞれ有効になされる。
非診断時には、非診断モード(論理レベル“0”)に設
定する。この場合は、論理積回路19の一方の入力に非
診断モード信号“0”が入力され、従って、この論理積
回路19の他方の端子に入力されたアドレスレジスタ1
2からの診断アドレス信号11に含まれるデータパター
ン指定信号20は“0″のデータ反転信号22となる。
定する。この場合は、論理積回路19の一方の入力に非
診断モード信号“0”が入力され、従って、この論理積
回路19の他方の端子に入力されたアドレスレジスタ1
2からの診断アドレス信号11に含まれるデータパター
ン指定信号20は“0″のデータ反転信号22となる。
またこの論理積回路19の上記一方の端子に制御端子を
接続した診断回路24の他方の入力端子に入力された診
断アドレス信号11に含まれるシンドロームパターン信
号25の出力である。診断データ信号26も“0”とな
る。か(して、メモリ27からの読出データおよびチエ
ツクビット28に対する、反転回路30での誤りの設定
は行われない。
接続した診断回路24の他方の入力端子に入力された診
断アドレス信号11に含まれるシンドロームパターン信
号25の出力である。診断データ信号26も“0”とな
る。か(して、メモリ27からの読出データおよびチエ
ツクビット28に対する、反転回路30での誤りの設定
は行われない。
診断モード時には、反転回路30には、診断回路24か
らの診断データ信号26と論理積回路19からのデータ
反転信号22とメモリ27からの読出データおよびチエ
ツクビット28とが人力される。この場合の診断データ
信号26は、診断回路24がシンドロームパターン信号
25を受けて、擬似的に誤りを設定するビット位置を決
定したものである。またデータ反転信号22は、論理積
回路19が受けたデータパターン指定信号20によって
、擬似的に設定された誤りの極性を変更するためのもの
である。反転回路30からは被検査データ34が誤り検
出訂正回路15に人力され、ここで擬似的に形成された
誤りが検出され訂正される。この誤り検出訂正回路15
からの出力であるシンドローム情報信号36は比較回路
37に送出され、ここでアドレスレジスタ12からのシ
ンドロームパターン信号25と比較される。
らの診断データ信号26と論理積回路19からのデータ
反転信号22とメモリ27からの読出データおよびチエ
ツクビット28とが人力される。この場合の診断データ
信号26は、診断回路24がシンドロームパターン信号
25を受けて、擬似的に誤りを設定するビット位置を決
定したものである。またデータ反転信号22は、論理積
回路19が受けたデータパターン指定信号20によって
、擬似的に設定された誤りの極性を変更するためのもの
である。反転回路30からは被検査データ34が誤り検
出訂正回路15に人力され、ここで擬似的に形成された
誤りが検出され訂正される。この誤り検出訂正回路15
からの出力であるシンドローム情報信号36は比較回路
37に送出され、ここでアドレスレジスタ12からのシ
ンドロームパターン信号25と比較される。
次に、第2図および第3図に示した診断アドレス信号1
1と誤り訂正符号を例に、動作について説明する。
1と誤り訂正符号を例に、動作について説明する。
第2図に示した診断アドレス信号は1ビツトのデータパ
ターン指定信号40と8ビツトのシンドロームパターン
信号41〜48とにより診断データ信号26の種類を指
示するものとする。
ターン指定信号40と8ビツトのシンドロームパターン
信号41〜48とにより診断データ信号26の種類を指
示するものとする。
これらの診断内容の指定は診断アドレス信号11のうち
のどのビットを使用してもよい。−゛診断レジスタ13
が診断モード(“1”)1と設定される。これにより、
アドレスレジスタ12からの診断アドレス信号11に含
まれるシンドロームパターン信号25およびデータパタ
ーン指定信号20が有効にされる。このシンドロームパ
ターン信号25は診断回路24と比較回路37に人力さ
れ、データパターン指定信号20は論理積回路19を介
してデータ反転信号22となって反転回路30に入力さ
れる。診断回路24はシンドロームパターン信号25に
よりどのデータビットまたはチエツクビットに誤りを設
定するかを判断する。
のどのビットを使用してもよい。−゛診断レジスタ13
が診断モード(“1”)1と設定される。これにより、
アドレスレジスタ12からの診断アドレス信号11に含
まれるシンドロームパターン信号25およびデータパタ
ーン指定信号20が有効にされる。このシンドロームパ
ターン信号25は診断回路24と比較回路37に人力さ
れ、データパターン指定信号20は論理積回路19を介
してデータ反転信号22となって反転回路30に入力さ
れる。診断回路24はシンドロームパターン信号25に
よりどのデータビットまたはチエツクビットに誤りを設
定するかを判断する。
ここでは第3図に示した誤り訂正符号に従って上記のピ
ット位置が決定される。例えば、第3図に示したように
、シンドロームパターン(SO−57)=(0,1,0
,0,1,1,1,1)が指定されると、データビット
DOOに誤りを設定するだめに反転回路30で、データ
ビットDOOに対応する診断データだけ“1”とし、他
の診断データはすべて′″0”が発生される。その他の
データビットおよびチエツクビットに対しても同様であ
り、第3図の誤り訂正符号に一致するシンドロームパタ
ーン信号25を診断アドレス信号11として与えること
により対応するピット位置に誤りを設定することができ
る。
ット位置が決定される。例えば、第3図に示したように
、シンドロームパターン(SO−57)=(0,1,0
,0,1,1,1,1)が指定されると、データビット
DOOに誤りを設定するだめに反転回路30で、データ
ビットDOOに対応する診断データだけ“1”とし、他
の診断データはすべて′″0”が発生される。その他の
データビットおよびチエツクビットに対しても同様であ
り、第3図の誤り訂正符号に一致するシンドロームパタ
ーン信号25を診断アドレス信号11として与えること
により対応するピット位置に誤りを設定することができ
る。
ここで、メモリ27からの読出データがすべて“0”で
、データビットDOOに誤りを設定する場合には、デー
タパターン指定信号20が“0”であれば反転回路30
は、被検査データ34さして、データピッ)DOOだけ
“1”で、他のデータビットはすべて“0”を出力する
。
、データビットDOOに誤りを設定する場合には、デー
タパターン指定信号20が“0”であれば反転回路30
は、被検査データ34さして、データピッ)DOOだけ
“1”で、他のデータビットはすべて“0”を出力する
。
一方、データパターン指定信号20が“1″のときは、
データピッ)Do Oだけ“0″で、その他のデータビ
ットはすべて“1”を出力する。このようにして発生さ
れた誤りを含む被検査データ34は誤り検出訂正回路1
5で、第3図に示した誤り訂正符号に従って検査される
。
データピッ)Do Oだけ“0″で、その他のデータビ
ットはすべて“1”を出力する。このようにして発生さ
れた誤りを含む被検査データ34は誤り検出訂正回路1
5で、第3図に示した誤り訂正符号に従って検査される
。
誤り検出訂正回路15が正常であれば、検査結果のシン
ドローム情報と診断アドレス信号として指定されたシン
ドロームパターンが一致し、故障があれば不一致となり
、比較回路37からエラー信号50が出力される。
ドローム情報と診断アドレス信号として指定されたシン
ドロームパターンが一致し、故障があれば不一致となり
、比較回路37からエラー信号50が出力される。
このように、本発明の誤り検出訂正回路の診断装置は、
メモリに送られる診断アドレス信号にシンドロームパタ
ーン信号とデータパターン指定信号を設定することによ
り、データビットおよびチエツクビットの各々に対して
“0”縮退、1”縮退共に擬似的に診断データを発生す
ることができる。また、診断アドレス信号として受信し
たシンドロームパターン信号と誤り検出訂正回路からの
シンドローム情報を比較する回路を設けることにより、
診断サイクル中に誤り検出訂正回路の正常性を確認する
ことができる。
メモリに送られる診断アドレス信号にシンドロームパタ
ーン信号とデータパターン指定信号を設定することによ
り、データビットおよびチエツクビットの各々に対して
“0”縮退、1”縮退共に擬似的に診断データを発生す
ることができる。また、診断アドレス信号として受信し
たシンドロームパターン信号と誤り検出訂正回路からの
シンドローム情報を比較する回路を設けることにより、
診断サイクル中に誤り検出訂正回路の正常性を確認する
ことができる。
従って、診断プログラム上でのプログラムのステップ数
を減らすことができ、診断実行時間を短くすることがで
きる効果がある。
を減らすことができ、診断実行時間を短くすることがで
きる効果がある。
第1図は本発明による誤り検出訂正回路の診断装贋の一
実施例を示すブロック図、第2図は診断アドレス信号の
構成例を示す図、第3図は誤り検出符号の一例を示す図
である。 12・・・・・・アドレスレジスタ、 15・・・・・・誤り検出訂正回路、 19・・・・・・データ反転信号発生回路、24・・・
・・・診断回路、 27・・・・・・メモリ、 30・・・・・・反転回路、 37・・・・・・比較回路。 出 願 人 日本電気株式会社
実施例を示すブロック図、第2図は診断アドレス信号の
構成例を示す図、第3図は誤り検出符号の一例を示す図
である。 12・・・・・・アドレスレジスタ、 15・・・・・・誤り検出訂正回路、 19・・・・・・データ反転信号発生回路、24・・・
・・・診断回路、 27・・・・・・メモリ、 30・・・・・・反転回路、 37・・・・・・比較回路。 出 願 人 日本電気株式会社
Claims (1)
- シンドロームパターン信号とデータパターン指定信号と
を含み、診断データの種類を指示する診断アドレス信号
を受信するアドレスレジスタと、前記シンドロームパタ
ーン信号を入力し、あらかじめ定めた誤り訂正符号に従
ってデータビットまたはチェックビットに誤りを設定す
る診断データを出力する診断回路と、前記データパター
ン指定信号により診断データを反転してデータ反転信号
を発生するデータ反転信号発生回路と、メモリから読み
出されたデータビットおよびチェックビットと、前記診
断データとデータ反転信号により誤り検出訂正回路に被
検査データを出力する反転回路と、誤り検出訂正回路で
の検出訂正結果としてのシンドローム情報と前記診断ア
ドレス信号の一部として受信したシンドロームパターン
信号とを比較し、これらの信号の不一致により誤りを検
出したとする比較回路とを具備することを特徴とする誤
り検出訂正回路の診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62265451A JPH01109439A (ja) | 1987-10-22 | 1987-10-22 | 誤り検出訂正回路の診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62265451A JPH01109439A (ja) | 1987-10-22 | 1987-10-22 | 誤り検出訂正回路の診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01109439A true JPH01109439A (ja) | 1989-04-26 |
Family
ID=17417342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62265451A Pending JPH01109439A (ja) | 1987-10-22 | 1987-10-22 | 誤り検出訂正回路の診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01109439A (ja) |
-
1987
- 1987-10-22 JP JP62265451A patent/JPH01109439A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01201736A (ja) | マイクロコンピュータ | |
| JPH10105426A (ja) | 半導体集積回路 | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JP3045532B2 (ja) | メモリ装置 | |
| JPS63753A (ja) | メモリエラ−訂正・検出回路の試験方式 | |
| JPS6261974B2 (ja) | ||
| JPS5826120B2 (ja) | 記憶装置 | |
| JPS62226353A (ja) | Ras回路付記憶装置 | |
| JPH01123345A (ja) | 誤り訂正装置の自己診断回路 | |
| JPH0752398B2 (ja) | チェック回路の診断装置 | |
| JPS61202254A (ja) | 記憶装置 | |
| JPS6142304B2 (ja) | ||
| JP2871966B2 (ja) | 障害検出回路検査システム | |
| JPS6223337B2 (ja) | ||
| JPH01106248A (ja) | 記憶装置 | |
| JPH0414681A (ja) | データエラー検出回路の診断回路 | |
| JPS58175193A (ja) | Ecc機能検査方式 | |
| JPH0466880A (ja) | 障害処理装置 | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPS58207155A (ja) | 誤り訂正回路の診断方式 | |
| JPH01171031A (ja) | 故障検出回路 | |
| JPH05257724A (ja) | 診断方式 | |
| JPS61240335A (ja) | 擬以障害発生装置 | |
| JPS63177240A (ja) | メモリ診断制御方式 | |
| JPS58215799A (ja) | 制御記憶検証方式 |