JPS6160181A - スキヤナ制御方法 - Google Patents
スキヤナ制御方法Info
- Publication number
- JPS6160181A JPS6160181A JP18193484A JP18193484A JPS6160181A JP S6160181 A JPS6160181 A JP S6160181A JP 18193484 A JP18193484 A JP 18193484A JP 18193484 A JP18193484 A JP 18193484A JP S6160181 A JPS6160181 A JP S6160181A
- Authority
- JP
- Japan
- Prior art keywords
- data
- counter
- scanner control
- output
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/01—Details
- G06K7/016—Synchronisation of sensing process
Landscapes
- Engineering & Computer Science (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスキャナ制御方法、特にバーコード・スキャナ
等のテストを容易にするスキャナ制御方法に関するもの
である。
等のテストを容易にするスキャナ制御方法に関するもの
である。
バーコード読取装置のようなデータ読取装置では、バー
コード情報を′読み取る一方、この情報を信号化し、こ
れを記憶させたり、処理装置に送って演算処理させたり
するためにスキャナが用いられるが、かかるスキャナを
制御する手段としては、例えば第４図に示すようなもの
がある。この図において、１は商品等に付けられたバー
コードを読み取る光学系、２は光学系からの光学信号を
計数操作によって量子化する高速カウンタ、３は高速カ
ウンタ２からの信号をファーストイン−ファーストアウ
トの手順に従って書き込み及び読み出しを行うメモ１Ｊ
部（以下、ＦｉＦｏという）、４はＦｉＦｏ３かもの信
号をバーコードデータとして復調する復調部、５は復調
部４において得られた／く−コードデータを中央処理装
置の動作とは独立に主記憶装置即と転送するダイレクト
・メモリ・アクセス部 （以下、ＤＭＡ部という）。８
は主記憶装置即ちメインメモリ（ＭＷ）、７はメインメ
モリ６に蓄えられたバーコードデータを読み出し演算処
理する中央処理装置（ｃｐｕ）である。メインメモリ６
としては、一般に、バーコードデータの書き込み・読み
出しが自由に行い得るランダム・アクセス・メモリが用
いられる。そして、中央処理装置７がメインメモリに対
してアドレス指定を行うことにより、当該アドレスに蓄
えられたバーコードデータが中央処理装置に読み出され
、所定の演算処理が行われる。
コード情報を′読み取る一方、この情報を信号化し、こ
れを記憶させたり、処理装置に送って演算処理させたり
するためにスキャナが用いられるが、かかるスキャナを
制御する手段としては、例えば第４図に示すようなもの
がある。この図において、１は商品等に付けられたバー
コードを読み取る光学系、２は光学系からの光学信号を
計数操作によって量子化する高速カウンタ、３は高速カ
ウンタ２からの信号をファーストイン−ファーストアウ
トの手順に従って書き込み及び読み出しを行うメモ１Ｊ
部（以下、ＦｉＦｏという）、４はＦｉＦｏ３かもの信
号をバーコードデータとして復調する復調部、５は復調
部４において得られた／く−コードデータを中央処理装
置の動作とは独立に主記憶装置即と転送するダイレクト
・メモリ・アクセス部 （以下、ＤＭＡ部という）。８
は主記憶装置即ちメインメモリ（ＭＷ）、７はメインメ
モリ６に蓄えられたバーコードデータを読み出し演算処
理する中央処理装置（ｃｐｕ）である。メインメモリ６
としては、一般に、バーコードデータの書き込み・読み
出しが自由に行い得るランダム・アクセス・メモリが用
いられる。そして、中央処理装置７がメインメモリに対
してアドレス指定を行うことにより、当該アドレスに蓄
えられたバーコードデータが中央処理装置に読み出され
、所定の演算処理が行われる。
しかしながら、このような従来のスキャナ制御方法にあ
っては、光学系ｌによって読み取られたデータが高速カ
ウンタ２や復調部４で処理されＤＭＡ部５によってメイ
ンメモリ６にアクセスされるまでの時間に比べて、中央
処理装置７において演算処理される時間が大きく、この
ために」二記高速カウンタ２や復調部４等のいずれかで
障害がおこったような場合、この障害発生を中央処理装
置で発見するのが遅れ気味になる上、高速カウンタ２か
らＤＭＡ部５までの作業手順が遂次操作方式になってい
るため、上記障害が高速カウンタ２で起こったものなの
か、或は復調部４で起こったものなのかを判別すること
が難しいという不具合があった。
っては、光学系ｌによって読み取られたデータが高速カ
ウンタ２や復調部４で処理されＤＭＡ部５によってメイ
ンメモリ６にアクセスされるまでの時間に比べて、中央
処理装置７において演算処理される時間が大きく、この
ために」二記高速カウンタ２や復調部４等のいずれかで
障害がおこったような場合、この障害発生を中央処理装
置で発見するのが遅れ気味になる上、高速カウンタ２か
らＤＭＡ部５までの作業手順が遂次操作方式になってい
るため、上記障害が高速カウンタ２で起こったものなの
か、或は復調部４で起こったものなのかを判別すること
が難しいという不具合があった。
本発明は上記のような従来の問題点に着目してなされた
もので、その目的は、スキャナ制御装置における障害発
見が容易、珪つ迅速に行い得るスキャナ制御方法を提供
することにより、」−記従来の問題点を解決することで
ある。
もので、その目的は、スキャナ制御装置における障害発
見が容易、珪つ迅速に行い得るスキャナ制御方法を提供
することにより、」−記従来の問題点を解決することで
ある。
本発明は、上記目的を達成するため、光学系によって読
み取った光学情報をカウンタ部で計数して量子化し、こ
のカウンタ部からの信号をバーコードデータに復調する
と共にダイレクト・メモリ・アクセス部に送り、メイン
メモリに対してダイレクト・メモリ・アクセスを行い、
メインメモリからの出力データを基に中央処理装置によ
って演算処理をするようにしたスキャナ制御方法におい
て、ダイレクト・メモリ・アクセス部におけるアクセス
データを切替可能とし、スキャナ制御部に対する試験検
索を容易にしたことを要旨とするものである。
み取った光学情報をカウンタ部で計数して量子化し、こ
のカウンタ部からの信号をバーコードデータに復調する
と共にダイレクト・メモリ・アクセス部に送り、メイン
メモリに対してダイレクト・メモリ・アクセスを行い、
メインメモリからの出力データを基に中央処理装置によ
って演算処理をするようにしたスキャナ制御方法におい
て、ダイレクト・メモリ・アクセス部におけるアクセス
データを切替可能とし、スキャナ制御部に対する試験検
索を容易にしたことを要旨とするものである。
本発明のスキャナ制御方式では、先ず、バーコードの読
取・解読といった通常操作は上記従来におけると同様の
態様で行われ、光学系からの信号をカウンタとして用い
られる高速カウンタで量子化し、ＦｉＦｏを介して復調
部にてバーコードデータとして復調され、メインメモリ
にダイレクト・メモリーアクセスされた後、中央処理装
置にデータ転送され、ここで演算処理される。他方、ス
キャナ制御装置内で障害が起こった場合には、中央処理
装置からの指令によってＤＭＡ部に対する入力切替が行
われ、この人力切朴によってＤＭＡ部には高速カウンタ
或はＦｉＦｏから、それぞれの部材の出力信号が選択入
力され、メインメモリを介して中央処理装置に転送可能
となる。したがって、中央処理装置は、切替信号を発す
ることによって高速カウンタ等からの出力信号を個別に
直接得ることができ、障害の発見を迅速、且つ確実に行
え、この障害に対する復旧対策も迅速に立てることがで
きる。
取・解読といった通常操作は上記従来におけると同様の
態様で行われ、光学系からの信号をカウンタとして用い
られる高速カウンタで量子化し、ＦｉＦｏを介して復調
部にてバーコードデータとして復調され、メインメモリ
にダイレクト・メモリーアクセスされた後、中央処理装
置にデータ転送され、ここで演算処理される。他方、ス
キャナ制御装置内で障害が起こった場合には、中央処理
装置からの指令によってＤＭＡ部に対する入力切替が行
われ、この人力切朴によってＤＭＡ部には高速カウンタ
或はＦｉＦｏから、それぞれの部材の出力信号が選択入
力され、メインメモリを介して中央処理装置に転送可能
となる。したがって、中央処理装置は、切替信号を発す
ることによって高速カウンタ等からの出力信号を個別に
直接得ることができ、障害の発見を迅速、且つ確実に行
え、この障害に対する復旧対策も迅速に立てることがで
きる。
第１図乃至第３図は本発明の一実施例を示す図である。
この実施例に係るスキャナ制御回路は、バーコードの読
取操作を行う光学系ｌと、カウンタとして用いられる高
速カウンタ２とＦｉＦｏ３と、復調部４と、ＤＭＡ部５
と、メインメモリ６とを有し、光学系１からの信号を高
速カウンタ２によって量子化し、ＦｉＦｏ３を介して復
調部にてバーコードデータに復調され、ＤＭＡ部５から
メインメモリ８にダイレクト・メモリ・アクセスされ、
このメインメモリ６に蓄えられたデータを中央処理装置
７が読み出し且つ演算処理するようになっている。また
、この実施例−に係るスキャナ制御装置は高速カウンタ
２から出力されたデータ （１２ビツトデータとして出
力される）をカウンタデータ （４ビツト）とカウンタ
データＢ （８ビツト）として一時的に記憶するラッチ
８．８と、ＤＭＡ部５への入力を復調部４からのデータ
ＭＤとカウンタデータＡ、Ｂとの間で切替制御するデー
タ切替部１１と、ＤＭＡ部５における作動タイミングを
調節するタイミング切替部１２と、クロック入力に従っ
てタイミング切替部１２の周期をとるタイミング生成部
１０とを有する。
取操作を行う光学系ｌと、カウンタとして用いられる高
速カウンタ２とＦｉＦｏ３と、復調部４と、ＤＭＡ部５
と、メインメモリ６とを有し、光学系１からの信号を高
速カウンタ２によって量子化し、ＦｉＦｏ３を介して復
調部にてバーコードデータに復調され、ＤＭＡ部５から
メインメモリ８にダイレクト・メモリ・アクセスされ、
このメインメモリ６に蓄えられたデータを中央処理装置
７が読み出し且つ演算処理するようになっている。また
、この実施例−に係るスキャナ制御装置は高速カウンタ
２から出力されたデータ （１２ビツトデータとして出
力される）をカウンタデータ （４ビツト）とカウンタ
データＢ （８ビツト）として一時的に記憶するラッチ
８．８と、ＤＭＡ部５への入力を復調部４からのデータ
ＭＤとカウンタデータＡ、Ｂとの間で切替制御するデー
タ切替部１１と、ＤＭＡ部５における作動タイミングを
調節するタイミング切替部１２と、クロック入力に従っ
てタイミング切替部１２の周期をとるタイミング生成部
１０とを有する。
第２図は、第１図におけるスキャナ制御装置のうち、タ
イミング生成部１０、データ切替部１１、タイミング切
替部１２の具体的構成例を示す図である。この例によれ
ば、タイミング生成部ｌＯは、第３図（ｂ）に示すよう
なりロック信号ＣＬＫが入力されると、このクロック作
動に従って双安定切換動作を行う複数のフリップフロッ
プ２０と、複数のフリップフロップ２０の所定個数から
の出力間での論理積をとり、第３図（、Ｃ）に示すよう
な一定の周期のタイミング信号ＴＳを出力するアンドゲ
ート２７とを有する。データ切替部１１は復調部４から
送出された復調データＭＯが転送されるバッファ２１と
１、カウンタデータＡ、カウンタデータＢのそれぞれが
転送されるバッファ２２．２３とを有する。これらのバ
ッファ２１．２２．２３にはトライステートバッファが
用いられ、バッファ２２．２３は一組となって同じ作動
を行う一方、バッファ２１とバッファ２２．２３との間
ではＪ−にフリップフロップ２８及びアンドゲート２９
の作動によって切替信号Ｃ８が振り分けられ、いずれか
が選択作動されるようになっている。
イミング生成部１０、データ切替部１１、タイミング切
替部１２の具体的構成例を示す図である。この例によれ
ば、タイミング生成部ｌＯは、第３図（ｂ）に示すよう
なりロック信号ＣＬＫが入力されると、このクロック作
動に従って双安定切換動作を行う複数のフリップフロッ
プ２０と、複数のフリップフロップ２０の所定個数から
の出力間での論理積をとり、第３図（、Ｃ）に示すよう
な一定の周期のタイミング信号ＴＳを出力するアンドゲ
ート２７とを有する。データ切替部１１は復調部４から
送出された復調データＭＯが転送されるバッファ２１と
１、カウンタデータＡ、カウンタデータＢのそれぞれが
転送されるバッファ２２．２３とを有する。これらのバ
ッファ２１．２２．２３にはトライステートバッファが
用いられ、バッファ２２．２３は一組となって同じ作動
を行う一方、バッファ２１とバッファ２２．２３との間
ではＪ−にフリップフロップ２８及びアンドゲート２９
の作動によって切替信号Ｃ８が振り分けられ、いずれか
が選択作動されるようになっている。
タイミング切替部１２は互いに並列に配列されたアンド
ゲート２４，２５と、これらのアンドゲート２４．２５
の間の論理和をとるオアゲート２Ｂとから成り、アント
ゲ−） ２４，２５間では、前者にインバータ３０によ
って生成された切替反転信号とＤＭＡ リクエスト信号
ＤＭＡＲＱが入力される。一方、後者には切替信号Ｃ８
とタイミング生成部１０からのタイミング信号ＴＳが入
力される。
ゲート２４，２５と、これらのアンドゲート２４．２５
の間の論理和をとるオアゲート２Ｂとから成り、アント
ゲ−） ２４，２５間では、前者にインバータ３０によ
って生成された切替反転信号とＤＭＡ リクエスト信号
ＤＭＡＲＱが入力される。一方、後者には切替信号Ｃ８
とタイミング生成部１０からのタイミング信号ＴＳが入
力される。
かかる構成を有するスキャナ制御装置において、通常の
バーコード読取・解読操作時は、高速カウンタ２から送
出された１２ビットデータが ゛復調部４で８ビ
ツトのバーコードデータＭＤに変調される。このバーコ
ード読取・解読操作時にあっては切替信号Ｃ８は出力さ
れておらず°゛Ｏ°゛の状態であるからタイミング切替
部１２においてはアンドゲート２４が復調部４からのＤ
ＭＡリクエスト信号ＤＭＡＲＱの出力と共に開作動し、
このタイミングに従ってＤＭＡ部５が作動し復調データ
であるバーコードデータＭＤがメインメモリ６ヘダイレ
クト・メモリ・アクセスされる。そして中央処理装置７
からメインメモリへの読み出し動作によって、当該メイ
ンメモリ６からはバーコードデータＭＤが読み出され、
中央処理装置７における演算処理によって解読される。
バーコード読取・解読操作時は、高速カウンタ２から送
出された１２ビットデータが ゛復調部４で８ビ
ツトのバーコードデータＭＤに変調される。このバーコ
ード読取・解読操作時にあっては切替信号Ｃ８は出力さ
れておらず°゛Ｏ°゛の状態であるからタイミング切替
部１２においてはアンドゲート２４が復調部４からのＤ
ＭＡリクエスト信号ＤＭＡＲＱの出力と共に開作動し、
このタイミングに従ってＤＭＡ部５が作動し復調データ
であるバーコードデータＭＤがメインメモリ６ヘダイレ
クト・メモリ・アクセスされる。そして中央処理装置７
からメインメモリへの読み出し動作によって、当該メイ
ンメモリ６からはバーコードデータＭＤが読み出され、
中央処理装置７における演算処理によって解読される。
次に、中央処理装置７においてスキャナ制御装置内での
障害が検出された場合について説明する。この場合にお
いて、ラッチ８及び９においては、高速カウンタ２から
発送された１２ビツトデータが、ラッチ８には４ビツト
、ラッチ９には８ビツトのデータとして蓄えられている
。
障害が検出された場合について説明する。この場合にお
いて、ラッチ８及び９においては、高速カウンタ２から
発送された１２ビツトデータが、ラッチ８には４ビツト
、ラッチ９には８ビツトのデータとして蓄えられている
。
そして上記障害検知と共に、中央処理装置７からは第３
図（ｆ）で示すような切替信号Ｃ８が出力され、この切
替信号Ｃ８はデータ切替部１１及びタイミング切替部１
２に入力される。この切替信号Ｃ８の出力によって、第
２図中のＣ８端子３１は“１゛の状態となり、この切替
信号Ｃ８はバッファ２１，２２．２３に作用してＤＭＡ
部５への出力をバッファ２１からバッファ２２．２３へ
と切替える。
図（ｆ）で示すような切替信号Ｃ８が出力され、この切
替信号Ｃ８はデータ切替部１１及びタイミング切替部１
２に入力される。この切替信号Ｃ８の出力によって、第
２図中のＣ８端子３１は“１゛の状態となり、この切替
信号Ｃ８はバッファ２１，２２．２３に作用してＤＭＡ
部５への出力をバッファ２１からバッファ２２．２３へ
と切替える。
また一方、タイミング切替部１２においては、切替信号
Ｃ６の入力とタイミング信号ＴＳの入力とによってアン
ドゲート２５が開作動し、このタイミングに従ってＤＭ
Ａ部５が作動し、高速カウンタ２からの出力データであ
るカウンタデータＡ及びカウンタデータＢがメインメモ
リ６ヘダイレクト・メモリ・アクセスされる。そして中
央処理装置７からメインメモリ６への読み出し動作によ
って、当該メインメモリ６からはカウンタデータＡ及び
カウンタデータＢが読み出され、高速カウンタ２の作動
の良争不良がチェ・ツクされる。このチェックで異常が
発見されれば、上記スキャナ制御装置の障害は高速カウ
ンタ２の不良によるものであることが判明し、」−記チ
ェックで異常が見つからなければ、スキャナ制御装置の
障害は復調部４或はＦｉＦｏ３の不良によるものである
ことが判明する。こうして、メインメモリ６に対してダ
イレクト・メモリ・アクセスするデータの切替を行うこ
とにより、スキャナ制御装置の障害発見をより迅速、且
つ確実にすることができる。
Ｃ６の入力とタイミング信号ＴＳの入力とによってアン
ドゲート２５が開作動し、このタイミングに従ってＤＭ
Ａ部５が作動し、高速カウンタ２からの出力データであ
るカウンタデータＡ及びカウンタデータＢがメインメモ
リ６ヘダイレクト・メモリ・アクセスされる。そして中
央処理装置７からメインメモリ６への読み出し動作によ
って、当該メインメモリ６からはカウンタデータＡ及び
カウンタデータＢが読み出され、高速カウンタ２の作動
の良争不良がチェ・ツクされる。このチェックで異常が
発見されれば、上記スキャナ制御装置の障害は高速カウ
ンタ２の不良によるものであることが判明し、」−記チ
ェックで異常が見つからなければ、スキャナ制御装置の
障害は復調部４或はＦｉＦｏ３の不良によるものである
ことが判明する。こうして、メインメモリ６に対してダ
イレクト・メモリ・アクセスするデータの切替を行うこ
とにより、スキャナ制御装置の障害発見をより迅速、且
つ確実にすることができる。
尚、」−記実施例においては、データ切替部１１におい
て、高速カウンタ２からのデータと復調部４からのデー
タを選択切替する態様にしたが、高速カウンタ２からの
データの代りにＦｉＦ。
て、高速カウンタ２からのデータと復調部４からのデー
タを選択切替する態様にしたが、高速カウンタ２からの
データの代りにＦｉＦ。
３からのデータを選択切替するようにしてもよい。さら
に、高速カウンタ２ 、 ＦｉＦｏ３ 、復調部４から
のデータと、三種類以上のデータを選択切替するように
してもよく、このような態様をとれば、スキャナ制御装
置の障害発見がより一層迅速、且つ確実に行い得るよう
になる。
に、高速カウンタ２ 、 ＦｉＦｏ３ 、復調部４から
のデータと、三種類以上のデータを選択切替するように
してもよく、このような態様をとれば、スキャナ制御装
置の障害発見がより一層迅速、且つ確実に行い得るよう
になる。
以上説明したように、゛本発明によれば、スキャナ制御
において、ダイレクト・メモリ・アクセスを行うに際し
てのデータ切替を行えるようにしたため、スキャナ制御
装置内で障害がおこった場合の異常解析を迅速、且つ確
実に行うことが可能となり、操作性を向上させることが
できる。
において、ダイレクト・メモリ・アクセスを行うに際し
てのデータ切替を行えるようにしたため、スキャナ制御
装置内で障害がおこった場合の異常解析を迅速、且つ確
実に行うことが可能となり、操作性を向上させることが
できる。
【図面の簡単な説明】
第１図は本発明を実行するためのスキャナ制御装置の一
実施例を示すブロック図、第２図は第１図に示すスキャ
ナ制御装置の構成を詳細に示した図、第３図は上記スキ
ャナ制御装置の作動をコントロールする各種信号のタイ
ムチャート、第４図はスキャナ制御装置の一従来例を示
すブロック図である・ ｌ・・・光学系 ２・・・高速カウンタ （カウンタ部）３ ・・・Ｆｉ
ＦＯ ４・・・復調部 ５・・・ダイレクト・メモリ・アクセス（ＤＭＡ）部６
・・・メインメモリ ７・・・中央処理装置 ８．８・・・ラッチ １０・・・タイミング生成部 １１・・・データ切替部 １２・・・タイミング切替部
実施例を示すブロック図、第２図は第１図に示すスキャ
ナ制御装置の構成を詳細に示した図、第３図は上記スキ
ャナ制御装置の作動をコントロールする各種信号のタイ
ムチャート、第４図はスキャナ制御装置の一従来例を示
すブロック図である・ ｌ・・・光学系 ２・・・高速カウンタ （カウンタ部）３ ・・・Ｆｉ
ＦＯ ４・・・復調部 ５・・・ダイレクト・メモリ・アクセス（ＤＭＡ）部６
・・・メインメモリ ７・・・中央処理装置 ８．８・・・ラッチ １０・・・タイミング生成部 １１・・・データ切替部 １２・・・タイミング切替部
Claims (1)
- 光学系によって読み取った光学情報をカウンタ部で計数
し、このカウンタ部からの信号をバーコードデータに復
調すると共にメインメモリに対しダイレクト・メモリ・
アクセスを行い、メインメモリからの出力データを基に
中央処理装置によって演算処理をするようにしたスキャ
ナ制御方法において、ダイレクト・メモリ・アクセス部
におけるアクセスデータを切替可能とし、スキャナ制御
部に対する試験検索を容易にしたことを特徴とするスキ
ャナ制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18193484A JPS6160181A (ja) | 1984-08-31 | 1984-08-31 | スキヤナ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18193484A JPS6160181A (ja) | 1984-08-31 | 1984-08-31 | スキヤナ制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6160181A true JPS6160181A (ja) | 1986-03-27 |
| JPH0574877B2 JPH0574877B2 (ja) | 1993-10-19 |
Family
ID=16109447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18193484A Granted JPS6160181A (ja) | 1984-08-31 | 1984-08-31 | スキヤナ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6160181A (ja) |
-
1984
- 1984-08-31 JP JP18193484A patent/JPS6160181A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0574877B2 (ja) | 1993-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0031499A2 (en) | Data processing apparatus adapted for memory readback checking | |
| US3952289A (en) | Controller for linking a typewriter console to a processor unit | |
| EP0458693B1 (en) | Document data input system for a scanner | |
| JPH0652070A (ja) | 集積回路のデータ保護装置およびデータ保護方法 | |
| JPS6160181A (ja) | スキヤナ制御方法 | |
| JPS6113636B2 (ja) | ||
| JPH11259335A (ja) | トレーサ装置、トレースデータ圧縮方法および圧縮トレースデータ読み出し方法 | |
| KR920003272B1 (ko) | 소형 시스템에서의 램의 이중화 방법 및 회로 | |
| JPH02297235A (ja) | メモリデータ保護回路 | |
| KR910008417B1 (ko) | 재시도 회로를 포함한 프로세서 장치 | |
| JPH0234071B2 (ja) | ||
| JPH0784814A (ja) | 計算機の誤り検出装置 | |
| JPS61125258A (ja) | ステ−タス変化通知方式 | |
| JPS6280721A (ja) | キ−入力検出回路 | |
| JPH02191043A (ja) | ディジタル入力回路のチェック方法 | |
| JPS59163653A (ja) | デバツグ装置 | |
| JPS61109154A (ja) | 固定デ−タ・レジスタのエラ−検出方式 | |
| JPH0324601A (ja) | 制御方法 | |
| JPS6118061A (ja) | 共有メモリ制御方式 | |
| JPS63133205A (ja) | プログラマブルコントロ−ラのデ−タ入力方式 | |
| JPS58125104A (ja) | デジタル出力コントロ−ラ | |
| JPH0581140A (ja) | データ処理装置 | |
| JPS61128698A (ja) | 走査装置 | |
| JPH05122537A (ja) | 二次元符号化装置 | |
| JPH0342735A (ja) | 情報処理装置のエラー処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |