JPS61128698A - 走査装置 - Google Patents
走査装置Info
- Publication number
- JPS61128698A JPS61128698A JP25090984A JP25090984A JPS61128698A JP S61128698 A JPS61128698 A JP S61128698A JP 25090984 A JP25090984 A JP 25090984A JP 25090984 A JP25090984 A JP 25090984A JP S61128698 A JPS61128698 A JP S61128698A
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- logic
- section
- information
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/72—Finding out and indicating number of calling subscriber
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子交換機のマトリクス方式の走査装置に係り
、特に走査読取り内容の論理反転に関するものである。
、特に走査読取り内容の論理反転に関するものである。
例えば交換機の様に多数の接点を含む装置の動作状態を
調べる時、不動作持戒る接点は開の状態を取り、又成る
接点は閉の状態を取る。此の様に不動作時に於ける各接
点の開閉状態は個々の接点に与えられた性格により当然
側々に異なる。
調べる時、不動作持戒る接点は開の状態を取り、又成る
接点は閉の状態を取る。此の様に不動作時に於ける各接
点の開閉状態は個々の接点に与えられた性格により当然
側々に異なる。
従って走査装置により此れ等多数の接点の状態を調べる
場合、其の接点が仮に開の状態にあったとしても装置が
動作しているか否かは、其の接点の不動作時の状態を知
らないと軽々に判断出来ない。
場合、其の接点が仮に開の状態にあったとしても装置が
動作しているか否かは、其の接点の不動作時の状態を知
らないと軽々に判断出来ない。
従って単に接点の状態を走査して把握するだけでな(、
其の初期状態に於ける状態を加味してデータを提供する
走査装置の開発が以前から強く要望されていた。
其の初期状態に於ける状態を加味してデータを提供する
走査装置の開発が以前から強く要望されていた。
本発明の目的は電子交換機のマトリクス方式の走査装置
に於いて走査読取り回路に論理反転手段を設け、機械的
又は電気的な2値状態と、動作・不動作との対応が不統
一な被走査対象を扱う場合にも走査読取り回路からの出
力信号に論理の統一性を持たせて処理装置に於ける処理
の複雑化の防止及び処理時間の短縮を実現可能な走査装
置を提供することである。
に於いて走査読取り回路に論理反転手段を設け、機械的
又は電気的な2値状態と、動作・不動作との対応が不統
一な被走査対象を扱う場合にも走査読取り回路からの出
力信号に論理の統一性を持たせて処理装置に於ける処理
の複雑化の防止及び処理時間の短縮を実現可能な走査装
置を提供することである。
c問題点を解決するための手段〕
問題点を解決するための手段は、走査マトリクス部、走
査行駆動部、及び走査読取部からなるマトリクス方式の
走査装置に於いて、前記走査読取部に走査読取り内容を
ビット毎に独立に論理反転する手段と前記論理反転指示
情報を走査行毎に記憶しておく記憶回路を具備し、走査
動作が行われる際に走査行番号に対応した前記記憶回路
の番地に記憶された前記論理反転指示情報が読出され、
前記論理反転指示情報により指示される前記走査読取り
内容の対応ビットの論理を反転することにより達成され
る。
査行駆動部、及び走査読取部からなるマトリクス方式の
走査装置に於いて、前記走査読取部に走査読取り内容を
ビット毎に独立に論理反転する手段と前記論理反転指示
情報を走査行毎に記憶しておく記憶回路を具備し、走査
動作が行われる際に走査行番号に対応した前記記憶回路
の番地に記憶された前記論理反転指示情報が読出され、
前記論理反転指示情報により指示される前記走査読取り
内容の対応ビットの論理を反転することにより達成され
る。
本発明に依る走査装置は機械的又は電気的な2値状態と
、動作・不動作との対応が他の被走査対象と逆の関係に
ある被走査対象を走査する場合、走査行番号に対応した
記憶回路の番地に記憶された情報を読出し、此の情報に
基づいて当該ビットの論理反転を行って他の被走査対象
と論理を一致させるので処理の複雑化の防止及び処理時
間の短縮を実現出来ると云う効果が生まれる。
、動作・不動作との対応が他の被走査対象と逆の関係に
ある被走査対象を走査する場合、走査行番号に対応した
記憶回路の番地に記憶された情報を読出し、此の情報に
基づいて当該ビットの論理反転を行って他の被走査対象
と論理を一致させるので処理の複雑化の防止及び処理時
間の短縮を実現出来ると云う効果が生まれる。
第1図は本発明に依る走査装置の一実施例を示す図であ
る。
る。
図中、■は走査マトリクス部、2は走査行展開・駆動部
、3は走査読取部、4は信号変換部、5は読取出力部、
6は記憶回路、7゜〜7nは論理反転回路、AOxAm
は走査行情報、80〜Snは走査読取情報、P0〜Pn
は被走査対象の接点である。
、3は走査読取部、4は信号変換部、5は読取出力部、
6は記憶回路、7゜〜7nは論理反転回路、AOxAm
は走査行情報、80〜Snは走査読取情報、P0〜Pn
は被走査対象の接点である。
以下図に従って本発明の詳細な説明する。
処理装置等の外部装置から入力される走査行情報A0〜
Amは、走査行展開・駆動部2によって1 / nに展
開され、走査マトリクス部lに入る。
Amは、走査行展開・駆動部2によって1 / nに展
開され、走査マトリクス部lに入る。
走査マトリクス部1を駆動することにより得られた走査
結果は信号変換部4により論理レベルに変換された後、
論理反転回路7゜〜7n及び読取出力部5を通り、走査
読取情報80〜Snとして出力され、処理装置等外部装
置に伝達される。
結果は信号変換部4により論理レベルに変換された後、
論理反転回路7゜〜7n及び読取出力部5を通り、走査
読取情報80〜Snとして出力され、処理装置等外部装
置に伝達される。
又走査読取部3には記憶回路6を設け、其の番地指定情
報として走査行情報A。−Amが入力される。此の走査
行情報A0〜Amの内容により記憶回路6内の番地が一
義的に決められ、番地対応のデータが出力され、論理反
転指示情報として論理反転回路7゜〜70に入る。
報として走査行情報A。−Amが入力される。此の走査
行情報A0〜Amの内容により記憶回路6内の番地が一
義的に決められ、番地対応のデータが出力され、論理反
転指示情報として論理反転回路7゜〜70に入る。
此の論理反転回路7゜〜7nとしては本例では排他的論
理和を演算するゲート回路が使用され、記憶回路6から
出力される論理反転指示情報が論理“1”の場合に論理
が反転する。
理和を演算するゲート回路が使用され、記憶回路6から
出力される論理反転指示情報が論理“1”の場合に論理
が反転する。
走査マトリクス部1のに行には図示した様に機械接点P
0〜Pnが夫々ダイオードを介して接続され、機械接点
P、は動作時“開”となる接点、機械接点Po、Pz〜
Pnは動作時“閉”となる接点である。
0〜Pnが夫々ダイオードを介して接続され、機械接点
P、は動作時“開”となる接点、機械接点Po、Pz〜
Pnは動作時“閉”となる接点である。
信号変換部4は開接点の走査結果を論理“0”に、閉接
点の走査結果を論理“1”に夫々変換する。従って機械
接点P。−Pnが何れも不動作である場合、即ち機械接
点P1が“閉”で、機械接点Pa 、Pt−Pnが“開
”である場合に走査行kが駆動されると信号変換部4の
出力は論理反転回路71に入力されるものが論理“1”
となり、残りの全ての論理反転回路に入力されるものが
論理10”となる。
点の走査結果を論理“1”に夫々変換する。従って機械
接点P。−Pnが何れも不動作である場合、即ち機械接
点P1が“閉”で、機械接点Pa 、Pt−Pnが“開
”である場合に走査行kが駆動されると信号変換部4の
出力は論理反転回路71に入力されるものが論理“1”
となり、残りの全ての論理反転回路に入力されるものが
論理10”となる。
以上説明した走査動作に於いて、走査行kを駆動する走
査行情報A0〜Amは記憶回路6の走査行対応の番地を
指定し、其の番地の記憶内容が論理反転回路7゜〜7n
に入力されるが、前記記憶内容として論理反転回路7.
に入力されるビットが論理“1”で、残りのビットが論
理“O”であると云う情報を記憶させておけば、論理反
転回路71のみが有効となり、論理反転機能を持ち、残
りの全ての論理反転回路は無効となり、論理反転は行わ
ない。
査行情報A0〜Amは記憶回路6の走査行対応の番地を
指定し、其の番地の記憶内容が論理反転回路7゜〜7n
に入力されるが、前記記憶内容として論理反転回路7.
に入力されるビットが論理“1”で、残りのビットが論
理“O”であると云う情報を記憶させておけば、論理反
転回路71のみが有効となり、論理反転機能を持ち、残
りの全ての論理反転回路は無効となり、論理反転は行わ
ない。
此の結果、信号変換部4から論理反転回路71に論理“
l”として入力された信号は論理“0”に反転されて読
取出力部5に入力される。即ち、走査読取情報S。−3
nの全てが論理“0”として出力されることになる。
l”として入力された信号は論理“0”に反転されて読
取出力部5に入力される。即ち、走査読取情報S。−3
nの全てが論理“0”として出力されることになる。
機械接点P0〜Pnの全てが動作した場合を考えても前
記の様に論理反転回路は7.のみが有効となり、結局走
査読取情報80〜Snの全てが論理“1”として出力さ
れる。
記の様に論理反転回路は7.のみが有効となり、結局走
査読取情報80〜Snの全てが論理“1”として出力さ
れる。
以上説明した様に機械接点の動作、不動作により走査読
取情報の論理を一義的に定められる。
取情報の論理を一義的に定められる。
以上の実施例では被走査対象として機械接点を考えたが
、他の機械的又は電気的状態を被走査対象としても同様
に成立する。
、他の機械的又は電気的状態を被走査対象としても同様
に成立する。
第2図は本発明に依る別の走査装置の一実施例を示す図
である。
である。
図中、8は選択回路、B、=Bmは書込番地情報、D0
〜Dnは書込情報、SLは番地情報選択信号、Wは書込
指示信号である。
〜Dnは書込情報、SLは番地情報選択信号、Wは書込
指示信号である。
第2図に示す実施例が第1図の場合と異なる点は記憶回
路6にデータの書込みが可能なメモリを使用しているこ
とで、外部装置から書込番地情報80〜Bm、書込情報
D0〜Dn、番地情報選択信号SL、及び書込指示信号
Wが入力される。
路6にデータの書込みが可能なメモリを使用しているこ
とで、外部装置から書込番地情報80〜Bm、書込情報
D0〜Dn、番地情報選択信号SL、及び書込指示信号
Wが入力される。
選択回路8に番地情報選択信号SLが入力されることに
より、選択回路8は記憶回路6に人力する番地情報とし
て走査行情報A0〜Am 、又は書込番地情報B0〜B
mの何れかを選択する。
より、選択回路8は記憶回路6に人力する番地情報とし
て走査行情報A0〜Am 、又は書込番地情報B0〜B
mの何れかを選択する。
走査を行うに先立ち、外部装置から前記書込番地情報B
0〜BI11、書込情報D0〜Dn、番地情報選択信号
SL、及び書込指示信号Wを夫々入力し、選択回路8に
より書込番地情報80〜Bmを選択し、記憶回路6へ論
理反転指示情報を書込み、其の後選択回路8により走査
行情報A0〜Amを選択した上で走査処理を開始する。
0〜BI11、書込情報D0〜Dn、番地情報選択信号
SL、及び書込指示信号Wを夫々入力し、選択回路8に
より書込番地情報80〜Bmを選択し、記憶回路6へ論
理反転指示情報を書込み、其の後選択回路8により走査
行情報A0〜Amを選択した上で走査処理を開始する。
以後の動作は第1図の場合と同じである。
本実施例では被走査対象の回路構成の変更に対して走査
装置のハードウェアを全く変更することなく対処出来る
と云う効果がある。
装置のハードウェアを全く変更することなく対処出来る
と云う効果がある。
以上詳細に説明した様に本発明によれば、被走査対象と
なるものの動作、不動作と走査読取情報との論理値との
対応を一義的に規定することが出来るので、被走査対象
の回路を自由に構成出来、処理装置に於ける処理の繁雑
化を防止出来ると云う大きい効果がある。
なるものの動作、不動作と走査読取情報との論理値との
対応を一義的に規定することが出来るので、被走査対象
の回路を自由に構成出来、処理装置に於ける処理の繁雑
化を防止出来ると云う大きい効果がある。
第1図は本発明に依る走査装置の一実施例を示す図であ
る。 第2図は本発明に依る別の走査装置の一実施例を示す図
である。 図中、1は走査マ) IJクス部、2は走査行展開・駆
動部、3は走査読取部、4は信号変換部、5は読取出力
部、6は記憶回路、7゜〜7nは論理反転回路、8は選
択回路、A o −A mは走査行情報、So〜Snは
走査読取情報、P0〜Pnは被走査対象の接点、80〜
Bmは書込番地情報、D0〜Dnは書込情報、SLは番
地情報選択信号、Wは書込指示信号である。 阜 1 2 AOA+ (4WI
る。 第2図は本発明に依る別の走査装置の一実施例を示す図
である。 図中、1は走査マ) IJクス部、2は走査行展開・駆
動部、3は走査読取部、4は信号変換部、5は読取出力
部、6は記憶回路、7゜〜7nは論理反転回路、8は選
択回路、A o −A mは走査行情報、So〜Snは
走査読取情報、P0〜Pnは被走査対象の接点、80〜
Bmは書込番地情報、D0〜Dnは書込情報、SLは番
地情報選択信号、Wは書込指示信号である。 阜 1 2 AOA+ (4WI
Claims (1)
- 走査マトリクス部、走査行駆動部、及び走査読取部から
なるマトリクス方式の走査装置に於いて、前記走査読取
部に走査読取り内容をビット毎に独立に論理反転する手
段と前記論理反転指示情報を走査行毎に記憶しておく記
憶回路を具備し、走査動作が行われる際に走査行番号に
対応した前記記憶回路の番地に記憶された前記論理反転
指示情報が読出され、前記論理反転指示情報により指示
される前記走査読取り内容の対応ビットの論理を反転す
ることを特徴とする走査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25090984A JPS61128698A (ja) | 1984-11-28 | 1984-11-28 | 走査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25090984A JPS61128698A (ja) | 1984-11-28 | 1984-11-28 | 走査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61128698A true JPS61128698A (ja) | 1986-06-16 |
Family
ID=17214826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25090984A Pending JPS61128698A (ja) | 1984-11-28 | 1984-11-28 | 走査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61128698A (ja) |
-
1984
- 1984-11-28 JP JP25090984A patent/JPS61128698A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5305284A (en) | Semiconductor memory device | |
| GB1036024A (en) | Data processing | |
| JPH01182992A (ja) | 半導体記憶装置 | |
| JPH0342732A (ja) | 半導体集積回路 | |
| JPH0743429A (ja) | 物理アドレス変換回路 | |
| US4138597A (en) | PCM time slot exchange | |
| US4575796A (en) | Information processing unit | |
| JPS61128698A (ja) | 走査装置 | |
| US5499383A (en) | DMA control device controlling sequential storage of data | |
| GB2228813A (en) | Data array conversion | |
| US5577005A (en) | Circuit for using chip information | |
| JPS61235969A (ja) | メモリ装置 | |
| US4841298A (en) | Bit pattern conversion system | |
| US5479165A (en) | Two-dimensional coding apparatus | |
| JP2969896B2 (ja) | Ramのデータ書き込み制御方法 | |
| SU1336105A1 (ru) | Доменное запоминающее устройство | |
| JP2760742B2 (ja) | ビット数の異なるデータバスの接続装置 | |
| JPH035788A (ja) | 表示装置駆動用lsi | |
| JPH02276090A (ja) | 半導体メモリ集積回路 | |
| JPS63167982A (ja) | 直列デ−タの処理回路 | |
| JPH0724160B2 (ja) | 連想記憶装置 | |
| JPH10105457A (ja) | メモリ制御システムおよびメモリ制御回路 | |
| JPH04109489A (ja) | 半導体記憶装置 | |
| JPH02183486A (ja) | Ram制御回路 | |
| JPH04225426A (ja) | データ記憶装置 |