JPS6160910B2 - - Google Patents
Info
- Publication number
- JPS6160910B2 JPS6160910B2 JP57182497A JP18249782A JPS6160910B2 JP S6160910 B2 JPS6160910 B2 JP S6160910B2 JP 57182497 A JP57182497 A JP 57182497A JP 18249782 A JP18249782 A JP 18249782A JP S6160910 B2 JPS6160910 B2 JP S6160910B2
- Authority
- JP
- Japan
- Prior art keywords
- mesh
- holder
- chamber
- substrate
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physical Vapour Deposition (AREA)
Description
【発明の詳細な説明】
本発明は、直流二極スパツタリング装置のター
ゲツトホルダーと基板ホルダーとの間にメツシユ
アノードを設け、かつ基板ホルダーに負のバイア
ス電圧を印加するようにしたスパツタリング装置
に関するものである。
ゲツトホルダーと基板ホルダーとの間にメツシユ
アノードを設け、かつ基板ホルダーに負のバイア
ス電圧を印加するようにしたスパツタリング装置
に関するものである。
この種のスパツタリング装置として、本願出願
人がすでに提案した、昭和54年特許願第6839号
「スパツタリング装置」がある。この装置の構成
を第１図に示すと、１はカソードとしてのターゲ
ツトホルダー、２はターゲツト、３は基板ホルダ
ー、４は基板、５はシヤツター、６はチエンバ、
７はメツシユアノードである。メツシユアノード
７はターゲツトホルダー１と基板ホルダー３との
間に介在し、両ホルダー１と３間に位置する部分
は例えば網目状の孔を有している。スパツタ電源
Ｖの陰極側はターゲツトホルダー１に接続され、
またその陽極はチエンバ６およびメツシユアノー
ド７と基板ホルダー３との間に位置されている
が、メツシユアノード７とターゲツトホルダー１
との間に位置されることもある。
人がすでに提案した、昭和54年特許願第6839号
「スパツタリング装置」がある。この装置の構成
を第１図に示すと、１はカソードとしてのターゲ
ツトホルダー、２はターゲツト、３は基板ホルダ
ー、４は基板、５はシヤツター、６はチエンバ、
７はメツシユアノードである。メツシユアノード
７はターゲツトホルダー１と基板ホルダー３との
間に介在し、両ホルダー１と３間に位置する部分
は例えば網目状の孔を有している。スパツタ電源
Ｖの陰極側はターゲツトホルダー１に接続され、
またその陽極はチエンバ６およびメツシユアノー
ド７と基板ホルダー３との間に位置されている
が、メツシユアノード７とターゲツトホルダー１
との間に位置されることもある。
ところで、このスパツタリング装置におけるメ
ツシユアノード７は第２図に示すように基板ホル
ダー３とほぼ同一径の単に平板形のものであつた
ために、基板ホルダー３に負のバイアス電圧を印
加した場合、ターゲツトホルダー１の陰極とメツ
シユアノード７の陽極との間の主放電プラズマが
メツシユアノード７の周囲から基板ホルダー３に
回り込み、基板ホルダー３に負のバイアス電圧が
安定に印加されないという欠点があつた。
ツシユアノード７は第２図に示すように基板ホル
ダー３とほぼ同一径の単に平板形のものであつた
ために、基板ホルダー３に負のバイアス電圧を印
加した場合、ターゲツトホルダー１の陰極とメツ
シユアノード７の陽極との間の主放電プラズマが
メツシユアノード７の周囲から基板ホルダー３に
回り込み、基板ホルダー３に負のバイアス電圧が
安定に印加されないという欠点があつた。
しかるに、本発明はこのような欠点を除去する
ために、メツシユアノードをそれが基板ホルダー
を包囲するような構造としたスパツタリング装置
を提供するものである。
ために、メツシユアノードをそれが基板ホルダー
を包囲するような構造としたスパツタリング装置
を提供するものである。
第３図ａ〜ｄに本発明に係るメツシユアノード
７ａ，７ｂ，７ｃ，７ｄを示す。各メツシユアノ
ード７ａ，７ｂ，７ｃ，７ｄともに上部を網目と
し、下部を開放とした筒状体からなる。メツシユ
アノード７ａ，７ｃの側部は完全遮蔽面で、メツ
シユアノード７Ｃにはシヤツタ挿入用窓７１が設
けられている。また、メツシユアノード７ｂ，７
ｄの側部はその上部と同様に網目であり、メツシ
ユアノード７ｄにはシヤツタ挿入用窓７１が設け
らている。
７ａ，７ｂ，７ｃ，７ｄを示す。各メツシユアノ
ード７ａ，７ｂ，７ｃ，７ｄともに上部を網目と
し、下部を開放とした筒状体からなる。メツシユ
アノード７ａ，７ｃの側部は完全遮蔽面で、メツ
シユアノード７Ｃにはシヤツタ挿入用窓７１が設
けられている。また、メツシユアノード７ｂ，７
ｄの側部はその上部と同様に網目であり、メツシ
ユアノード７ｄにはシヤツタ挿入用窓７１が設け
らている。
次に、メツシユアノード７ｂ，７ｄを使用した
場合のスパツタリング装置の構成を第４図および
第５図に示す。第１図と同一箇所には同一符号を
付してある。なお、第５図のスパツタリング装置
において、シヤツター５を閉じて行なう前スパツ
タリングおよび本スパツタリングともに、主放電
はターゲツトホルダー１とメツシユアノード７ｄ
との間で生ずる。第４図のスパツタリング装置で
は、シヤツター５を閉じて行なう前スパツタリン
グの主放電はターゲツトホルダー１とシヤツター
５との間で生じ、本スパツタリング装置の主放電
はターゲツトホルダー１とメツシユアノード７ｂ
との間で生ずる。
場合のスパツタリング装置の構成を第４図および
第５図に示す。第１図と同一箇所には同一符号を
付してある。なお、第５図のスパツタリング装置
において、シヤツター５を閉じて行なう前スパツ
タリングおよび本スパツタリングともに、主放電
はターゲツトホルダー１とメツシユアノード７ｄ
との間で生ずる。第４図のスパツタリング装置で
は、シヤツター５を閉じて行なう前スパツタリン
グの主放電はターゲツトホルダー１とシヤツター
５との間で生じ、本スパツタリング装置の主放電
はターゲツトホルダー１とメツシユアノード７ｂ
との間で生ずる。
第３図乃至第５図に示したように、本発明にお
いては、基板ホルダー３に載置した基板４と、前
記ターゲツト２と基板ホルダー３との対向する間
に設けたメツシユアノード上部を少なくとも網目
となし、前記基板４および基板ホルダー３側部を
おおうが如く前記網目に連接し、かつ下部を開放
とした筒状体のメツシユアノードと、同メツシユ
アノードの開放側下部をチエンバ６に電気的に接
続した構造としたため、ターゲツトホルダー１と
メツシユホルダーとの間、あるいはターゲツトホ
ルダー１とシヤツター５との間で主放電が生じた
場合でも、基板ホルダー３への回り込みによる主
放電を完全に防止できるので、これにより基板ホ
ルダー３には負のバイアス電圧VBが安定に印加
できる。
いては、基板ホルダー３に載置した基板４と、前
記ターゲツト２と基板ホルダー３との対向する間
に設けたメツシユアノード上部を少なくとも網目
となし、前記基板４および基板ホルダー３側部を
おおうが如く前記網目に連接し、かつ下部を開放
とした筒状体のメツシユアノードと、同メツシユ
アノードの開放側下部をチエンバ６に電気的に接
続した構造としたため、ターゲツトホルダー１と
メツシユホルダーとの間、あるいはターゲツトホ
ルダー１とシヤツター５との間で主放電が生じた
場合でも、基板ホルダー３への回り込みによる主
放電を完全に防止できるので、これにより基板ホ
ルダー３には負のバイアス電圧VBが安定に印加
できる。
もしも、主放電の回り込みにより、上記バイア
ス電圧VBを不安定となす影響がある場合には、
その結果、一見良品に見える基板４が不良とな
り、目による製品検査は不可能であるので、これ
を見分けるための顕微鏡を始め、抵抗値測定、Ｘ
線による結晶状態測定、膜厚の測定等の設備が必
要となり、量産することが非常に困難になる。
ス電圧VBを不安定となす影響がある場合には、
その結果、一見良品に見える基板４が不良とな
り、目による製品検査は不可能であるので、これ
を見分けるための顕微鏡を始め、抵抗値測定、Ｘ
線による結晶状態測定、膜厚の測定等の設備が必
要となり、量産することが非常に困難になる。
しかし、本願によれば、バイアス電圧VBを安
定にできるので、基板４の製品不良を防止でき、
再現性のある高品質の薄膜を得ることができるも
のである。
定にできるので、基板４の製品不良を防止でき、
再現性のある高品質の薄膜を得ることができるも
のである。
第１図は従来のスパツタリング装置を示す図、
第２図は従来のメツシユアノードを示す図、第３
図ａ，ｂ，ｃ，ｄは本発明に係るメツシユアノー
ドを示す図、第４図および第５図は本発明に係る
スパツタリング装置を示す図である。 図中、１はターゲツトホルダー、２はターゲツ
ト、３は基板ホルダー、４は基板、５はシヤツタ
ー、６はチエンバ、７，７ａ，７ｂ，７ｃ，７ｄ
はメツシユアノード、８はシヤツター収納部。
第２図は従来のメツシユアノードを示す図、第３
図ａ，ｂ，ｃ，ｄは本発明に係るメツシユアノー
ドを示す図、第４図および第５図は本発明に係る
スパツタリング装置を示す図である。 図中、１はターゲツトホルダー、２はターゲツ
ト、３は基板ホルダー、４は基板、５はシヤツタ
ー、６はチエンバ、７，７ａ，７ｂ，７ｃ，７ｄ
はメツシユアノード、８はシヤツター収納部。
Claims (1)
- 【特許請求の範囲】 １ スパツタ電源Ｖの陽極側に接続したチエンバ
６と、同スパツタ電源Ｖの陰極側に接続し、同チ
エンバ６内を上下せしめるターゲツトホルダー１
と、前記ターゲツトホルダー１に設けたターゲツ
ト２に対向するよう前記チエンバ６内に設けた基
板ホルダー３に負のバイアス電源VBを接続し、
同電源VBの陽極側を前記チエンバ６に接続せし
め、同基板ホルダー３に載置した基板４と、前記
ターゲツト２と基板ホルダー３との対向する間に
設けたメツシユアノード上部を少なくとも網目と
なし、前記基板４および基板ホルダー３側部をお
おうが如く前記網目に連接し、かつ下部を開放と
した筒状体のメツシユアノードと、同メツシユア
ノードの開放側下部をチエンバ６に電気的に接続
したことを特徴とするスパツタリング装置。 ２ メツシユアノードの側部面に、チエンバ６と
同電位となるよう接続し、同メツシユアノード上
部の網目と基板４との対向間にシヤツター５を挿
入するための窓を設けたことを特徴とする特許請
求の範囲第１項記載のスパツタリング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18249782A JPS5970777A (ja) | 1982-10-18 | 1982-10-18 | スパツタリング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18249782A JPS5970777A (ja) | 1982-10-18 | 1982-10-18 | スパツタリング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5970777A JPS5970777A (ja) | 1984-04-21 |
| JPS6160910B2 true JPS6160910B2 (ja) | 1986-12-23 |
Family
ID=16119321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18249782A Granted JPS5970777A (ja) | 1982-10-18 | 1982-10-18 | スパツタリング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5970777A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102409312A (zh) * | 2011-11-23 | 2012-04-11 | 林嘉宏 | 少落尘的真空磁控溅射镀膜设备 |
| CN104651779A (zh) * | 2015-02-11 | 2015-05-27 | 烟台首钢磁性材料股份有限公司 | 一种用于钕铁硼磁体的镀膜设备及镀膜工艺 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5835591B2 (ja) * | 1979-01-23 | 1983-08-03 | 株式会社富士通ゼネラル | スパツタリング装置 |
-
1982
- 1982-10-18 JP JP18249782A patent/JPS5970777A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5970777A (ja) | 1984-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5977582A (en) | Capacitor comprising improved TaOx -based dielectric | |
| JPS5916970A (ja) | イオンプレ−テイングにおける蒸発材の蒸発量検知及び制御方法 | |
| JPS60100662A (ja) | 炭素を含む層の製造方法 | |
| JPS6160910B2 (ja) | ||
| KR910011341A (ko) | 서브스트레이트들을 코팅하기 위한 방법 및 장치 | |
| US4083614A (en) | Method of manufacturing a gas panel assembly | |
| JPH0684539B2 (ja) | スパッタリングによる薄膜形成方法 | |
| JP3913296B2 (ja) | プラズマ成膜装置 | |
| van Zomeren et al. | Charge transport phenomena in thin-film cathodes | |
| JPS5916975A (ja) | スパツタリング装置 | |
| JPH06101392B2 (ja) | プラズマ・パラメータ測定用プローブの表面清浄化方法 | |
| JPS6227568A (ja) | スパツタリング装置 | |
| DE2528108A1 (de) | Verfahren zum aufbringen von elektrisch leitenden schichten auf eine unterlage | |
| JPH0527047U (ja) | 対向ターゲツト式スパツタ装置のシールドカバー | |
| JPH01184276A (ja) | スパッタによる成膜方法及びその装置 | |
| Collins et al. | Multilayer adsorption of uranium on tungsten | |
| JPS63307271A (ja) | スパッタ装置 | |
| HOFER | AN INVESTIGATION OF INSTABILITIES IN THIN-FILM TRANSISTORS | |
| JPS60181273A (ja) | 直流電位制御形放電電極の放電強度検出装置 | |
| JPH04157720A (ja) | スパッタリング方法 | |
| JPS61186831A (ja) | 酸化膜の膜質評価方法 | |
| JPH01165764A (ja) | バイアススパッタ装置 | |
| Yin et al. | Atomic Layer Deposition of Lithium Tantalum Oxide Solid State Electrolyte Deposited Over Zirconium Oxide Protected Lithium Discs | |
| Skundin et al. | Manifestations of the quantum size effect in the electrochemical behaviour of thin bismuth films | |
| JPH0543091Y2 (ja) |