JPS6161433A - 溝分離の製造方法 - Google Patents
溝分離の製造方法Info
- Publication number
- JPS6161433A JPS6161433A JP59183918A JP18391884A JPS6161433A JP S6161433 A JPS6161433 A JP S6161433A JP 59183918 A JP59183918 A JP 59183918A JP 18391884 A JP18391884 A JP 18391884A JP S6161433 A JPS6161433 A JP S6161433A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- groove
- film
- oxide film
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
- H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
- H10W10/0142—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations the dielectric materials being chemical transformed from non-dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は溝分離の製造方法に関するものである。
（従来技術）
従来、シリコン集積回路における素子分離法としては、
シリコン窒化膜をマスクにした選択酸化法が広く用いら
れている。しかし、この方法では、バーズビークと呼ば
れる横方向への酸化膜くい込みが生じ、分離領域がマス
ク設計寸法よシも広くなってしまうという不都合が生ず
る。
シリコン窒化膜をマスクにした選択酸化法が広く用いら
れている。しかし、この方法では、バーズビークと呼ば
れる横方向への酸化膜くい込みが生じ、分離領域がマス
ク設計寸法よシも広くなってしまうという不都合が生ず
る。
例えば分離領域の酸化膜厚が１μｍの場合、酸化膜のく
い込み量はおよそ０．５μｍである。従って、分離中が
１μｍ以下の素子分離をこの方法で実現することは困難
である。
い込み量はおよそ０．５μｍである。従って、分離中が
１μｍ以下の素子分離をこの方法で実現することは困難
である。
一方、微細素子分離法として、シリコン基板に溝を形成
し、この溝内部に絶縁物を埋め込む、いわゆる「溝分離
法」が広く検討されている。溝分離法では、シリコン基
板に異方性エツチングによシ溝を形成し、溝内部に多結
晶シリコンあるいはシリコン酸化膜を埋め込む方法が用
いられている。
し、この溝内部に絶縁物を埋め込む、いわゆる「溝分離
法」が広く検討されている。溝分離法では、シリコン基
板に異方性エツチングによシ溝を形成し、溝内部に多結
晶シリコンあるいはシリコン酸化膜を埋め込む方法が用
いられている。
気相成長多結晶シリコン膜はステップカバレンジが良好
であることと、熱的および弾性的性質が単結晶シリコン
基板とほぼ同一であることから、溝内の埋め込み材とし
て良く用いられる。ところが、多結晶シリコ〉は絶縁物
でないため、表面を熱酸化する必要がある。この熱酸化
を行うときに、上記方法で問題となった酸化膜くい込み
が生ずる。
であることと、熱的および弾性的性質が単結晶シリコン
基板とほぼ同一であることから、溝内の埋め込み材とし
て良く用いられる。ところが、多結晶シリコ〉は絶縁物
でないため、表面を熱酸化する必要がある。この熱酸化
を行うときに、上記方法で問題となった酸化膜くい込み
が生ずる。
この酸化膜くい込みは、横方向ばかシでなく、溝側面に
沿って縦方向にも進行する。この縦方向の酸化膜くい込
みは、シリコン基板にストレスを生じ結晶欠陥発生の原
因となる。
沿って縦方向にも進行する。この縦方向の酸化膜くい込
みは、シリコン基板にストレスを生じ結晶欠陥発生の原
因となる。
゛ 表面だけを酸化して溝内部に多結晶シリコンを残
しておくと、外部から電荷が酸化膜を通して注入され、
この電荷によって多結晶シリコンが帯電する。この帯電
によって多結晶シリコンに電位が生じ、溝とシリコン基
板の界面に反転層を形成し易くなシ、電気的不安定性の
原因となる。
しておくと、外部から電荷が酸化膜を通して注入され、
この電荷によって多結晶シリコンが帯電する。この帯電
によって多結晶シリコンに電位が生じ、溝とシリコン基
板の界面に反転層を形成し易くなシ、電気的不安定性の
原因となる。
溝内に酸化膜を埋め込めば、この様な問題はなくなる。
しかし、気相成長酸化膜は一般にステップカバレッジが
悪いため、微細な溝内部を完全に埋め込むことは困難で
ある。さらに、気相成長酸化膜はエツチング速度が早い
ため、後工程での膜減りが大きくなるという欠点がある
。
悪いため、微細な溝内部を完全に埋め込むことは困難で
ある。さらに、気相成長酸化膜はエツチング速度が早い
ため、後工程での膜減りが大きくなるという欠点がある
。
（発明の目的）
本発明の目的は、上記の欠点をなくした溝分離の製造方
法を提供することである。
法を提供することである。
（発明の構成）
本発明の製造刃゛法は、シリコン単結晶基板の−主面上
の、ＭＯＳトランジスター等の素子を分離すべき領域に
、溝を形成する工程と、前記溝が形成された前記基板表
面に、熱酸化膜とシリコン窒化膜と前記溝の深さのおよ
そ半分の膜厚の多結晶シリコン膜を順次形成する工程と
、前記溝内部にのみ前記多結晶シリコン膜を残す工程と
、前記溝内に残された多結晶シリコン膜を熱酸化して酸
化膜に変換する工程よシ構成される。上記の工程を具備
することによシ、シリコン単結晶基板内に埋′ 設さ
れた酸化膜によりて分離された領域が、はぼ平坦な表面
形状を有して実現される。
の、ＭＯＳトランジスター等の素子を分離すべき領域に
、溝を形成する工程と、前記溝が形成された前記基板表
面に、熱酸化膜とシリコン窒化膜と前記溝の深さのおよ
そ半分の膜厚の多結晶シリコン膜を順次形成する工程と
、前記溝内部にのみ前記多結晶シリコン膜を残す工程と
、前記溝内に残された多結晶シリコン膜を熱酸化して酸
化膜に変換する工程よシ構成される。上記の工程を具備
することによシ、シリコン単結晶基板内に埋′ 設さ
れた酸化膜によりて分離された領域が、はぼ平坦な表面
形状を有して実現される。
（発明の効果）
本発明の製造方法に従えば、溝内部に形成される熱酸化
膜表面は、シリコン単結晶基板表面とほぼ等しくなる。
膜表面は、シリコン単結晶基板表面とほぼ等しくなる。
また、シリコン窒化膜で凹まれた溝内部の多結晶シリコ
ンだけが酸化され、膜厚方向にだけ体積膨張が起こるた
め、基板のストレスが増加することはなく、結晶欠陥は
発生しない。
ンだけが酸化され、膜厚方向にだけ体積膨張が起こるた
め、基板のストレスが増加することはなく、結晶欠陥は
発生しない。
本発明は、溝内部が絶縁膜のみで構成されるため、多結
晶シリコンの帯電により界面が不安定になるという問題
がない。
晶シリコンの帯電により界面が不安定になるという問題
がない。
さらに、シリコン基板はシリコン窒化膜で被われている
ため、多結晶シリコンの酸化においても基板側に酸化膜
が食い込むことはない。
ため、多結晶シリコンの酸化においても基板側に酸化膜
が食い込むことはない。
従りて、マスク寸法通シの分離中が実現できるため微細
化が容易である。 。
化が容易である。 。
（実施例）
素子分離の製造工程順に本発明を説明する。本説明では
、分離領域の形成過程だけを説明する。
、分離領域の形成過程だけを説明する。
従りて、ＭＯ８′！Ｅ界効果トランジスターあるいはバ
イポーラトランジスター等の素子を製造するのに必要な
工程は、分離領域の形成過程前後あるいは形成過程中に
適宜挿入されるべきものとする。
イポーラトランジスター等の素子を製造するのに必要な
工程は、分離領域の形成過程前後あるいは形成過程中に
適宜挿入されるべきものとする。
第１ｃｌ（ａ）に示すように、単結晶シリコン基板１に
溝２を形成する。溝は、例えばフォトレジスト膜をマス
クにして、ＳＦｍあるいはＣＣｌ４等のプラズマ中でリ
アクティブイオンエツチングすることによシ、マスクパ
ターン通シの寸法で加工することができる。
溝２を形成する。溝は、例えばフォトレジスト膜をマス
クにして、ＳＦｍあるいはＣＣｌ４等のプラズマ中でリ
アクティブイオンエツチングすることによシ、マスクパ
ターン通シの寸法で加工することができる。
次に、第１図の）に示すように、５００に程度の熱酸化
膜３を形成する。次に気相成長により１０００λ程度の
シリコン窒化膜４を形成する。この上に、多結晶シリコ
ン５を気相成長する。この多結晶シリコン膜厚は、溝の
深さの約１／２とする。
膜３を形成する。次に気相成長により１０００λ程度の
シリコン窒化膜４を形成する。この上に、多結晶シリコ
ン５を気相成長する。この多結晶シリコン膜厚は、溝の
深さの約１／２とする。
次に、第１図（Ｃ）に示すように、溝部分の多結晶シリ
コンだけを残してエツチングするためのマスク６を形成
する。これは、溝２を形成したときのマスクパターンを
反転したマスクパターンｔ−用いることによって、容易
に実現できる。
コンだけを残してエツチングするためのマスク６を形成
する。これは、溝２を形成したときのマスクパターンを
反転したマスクパターンｔ−用いることによって、容易
に実現できる。
ところで、多結晶シリコンを第１図（ｄ）に示すように
、溝内部にのみ残すためには、多結晶シリコンのエツチ
ングに工夫がいる。
、溝内部にのみ残すためには、多結晶シリコンのエツチ
ングに工夫がいる。
第１の方法は、マスク６として膜厚が０．２〜１．０μ
ｍ程度の気相成長酸化膜を用いる。多結晶シリコンのエ
ツチングに弗酸・硝酸・氷酢酸の混合液を用いると、気
相成長酸化膜もエツチングされる。
ｍ程度の気相成長酸化膜を用いる。多結晶シリコンのエ
ツチングに弗酸・硝酸・氷酢酸の混合液を用いると、気
相成長酸化膜もエツチングされる。
多結晶シリコン膜とマスク酸化膜とのエツチング速度比
を１に近ずけると、多結晶シリコン膜はテーパーエッチ
されるから、溝内に多結晶シリコン７を表面がほぼ平坦
になるように残すことができる。
を１に近ずけると、多結晶シリコン膜はテーパーエッチ
されるから、溝内に多結晶シリコン７を表面がほぼ平坦
になるように残すことができる。
第２の方法は、マスク６としてフォトレジスト膜を用い
る。多結晶シリコンエツチング液とフォトレジストの密
着性は一般に悪いため、テーパーエッチが行なわれる。
る。多結晶シリコンエツチング液とフォトレジストの密
着性は一般に悪いため、テーパーエッチが行なわれる。
第３の方法としては、マスク６として酸化膜マスクを用
いる。この酸化膜マスク６をマスクとして、リンを熱拡
散あるいはイオン注入によシ、丁度エツチングによシ除
去したい領域にだけリンが拡散されるようにする。リン
が高濃度に含まれると、多結晶シリコンのエツチング速
度が大きくなるから、溝内部にのみ多結晶シリコンを残
すことが容易になる。
いる。この酸化膜マスク６をマスクとして、リンを熱拡
散あるいはイオン注入によシ、丁度エツチングによシ除
去したい領域にだけリンが拡散されるようにする。リン
が高濃度に含まれると、多結晶シリコンのエツチング速
度が大きくなるから、溝内部にのみ多結晶シリコンを残
すことが容易になる。
第４の方法としては、多結晶シリコン５０表面だけイオ
ン注入によフダメッジ層を形成し、エツチング速度を大
きくしてやる。すると、マスク６と多結晶シリコン５の
界面で、エツチングが早く進行するため、テーパーエツ
チングが行なわれる。
ン注入によフダメッジ層を形成し、エツチング速度を大
きくしてやる。すると、マスク６と多結晶シリコン５の
界面で、エツチングが早く進行するため、テーパーエツ
チングが行なわれる。
その結果、はぼ平坦な形状で溝内に多結晶シリコンを残
すことができる。
すことができる。
上記第１から第４の方法、あるいはこれらの組み合せに
よシ、はぼ図１（ｄ）に示すような断面形状を得る。
よシ、はぼ図１（ｄ）に示すような断面形状を得る。
次に、多結晶シリコン７を１０００℃程度の温度で熱酸
化する。多結晶シリコン膜厚は、溝深さの約１／２であ
るから、酸化後には、第１図（ｅ）に示されるように、
酸化膜８の表面は基板表面とほぼ一致する。
化する。多結晶シリコン膜厚は、溝深さの約１／２であ
るから、酸化後には、第１図（ｅ）に示されるように、
酸化膜８の表面は基板表面とほぼ一致する。
次に、第１図（ｆ）に示すように、窒化膜４および酸化
膜３を順次エツチングする。この様にして形成された分
離領域によって囲まれた領域９に、素子を形成する。Ｍ
Ｏ８電界効果トランジスターの場合には、ゲート酸化膜
を形成する工程がこれに続く。
膜３を順次エツチングする。この様にして形成された分
離領域によって囲まれた領域９に、素子を形成する。Ｍ
Ｏ８電界効果トランジスターの場合には、ゲート酸化膜
を形成する工程がこれに続く。
（発明のまとめ）
本発明では、シリコン窒化膜で囲まれた多結晶シリ°コ
ンを酸化するので、シリコン基板に結晶欠陥を発生させ
ない。多結晶シリコン膜厚を溝深さの約１／２にするこ
とによシ、平坦な表面が得られる。溝内は絶紛物で充積
されているため、電気的に完壁な分離が実現できる。ま
た絶縁分離中は自由である。さらに、横方向への広がシ
がないなど、従来の分離法の欠点をすべて解決している
。
ンを酸化するので、シリコン基板に結晶欠陥を発生させ
ない。多結晶シリコン膜厚を溝深さの約１／２にするこ
とによシ、平坦な表面が得られる。溝内は絶紛物で充積
されているため、電気的に完壁な分離が実現できる。ま
た絶縁分離中は自由である。さらに、横方向への広がシ
がないなど、従来の分離法の欠点をすべて解決している
。
第１図は本発明の詳細な説明するための素子断面図であ
る。 １・・・・・・単結晶シリコン基板、２・・・・・・溝
、３・・・・・・酸化膜、４・・・・・・シリコン窒化
膜、５・・・・・・多結晶シリコン膜、６・・・・・・
酸化膜、７・・・・・・多結晶シリコン、８・・・・・
・酸化膜、９・・・・・・素子領域。 ・′°−−、１・
る。 １・・・・・・単結晶シリコン基板、２・・・・・・溝
、３・・・・・・酸化膜、４・・・・・・シリコン窒化
膜、５・・・・・・多結晶シリコン膜、６・・・・・・
酸化膜、７・・・・・・多結晶シリコン、８・・・・・
・酸化膜、９・・・・・・素子領域。 ・′°−−、１・
Claims (4)
- （１）シリコン単結晶基板の一主面上の素子分離される
べき領域に溝を形成する工程と、前記溝が形成された前
記基板表面に熱酸化膜とシリコン窒化膜と前記溝の深さ
のおよそ半分の膜厚の多結晶シリコン膜とを順次形成す
る工程と、前記溝内部に前記多結晶シリコン膜を残すよ
うに他の部分を除去する工程と、前記溝内に残された多
結晶シリコン膜を熱酸化して酸化膜に変換する工程とを
含むことを特長とする溝分離の製造方法。 - （２）前記溝内部に前記多結晶シリコン膜を残す工程に
おいて、前記多結晶シリコン膜エッチング用マスクとし
て酸化膜が用いられ、前記酸化膜をマスクとして前記多
結晶シリコン膜に、リンが、エッチングされるべき多結
晶シリコンの領域とほぼ一致して導入されていることを
特徴とする特許請求の範囲第（１）項記載の溝分離の製
造方法。 - （３）前記多結晶シリコン膜を前記溝内部に残す工程に
おいて、前記多結晶シリコン膜表面に内部よりもエッチ
ング速度の大きな領域が形成されていることを特徴とす
る特許請求の範囲第（１）項記載の溝分離の製造方法。 - （４）前記多結晶シリコン膜を前記溝内部に残す工程に
おいて、前記多結晶シリコン膜エッチング用マスクとし
て気相成長酸化膜を用いることを特徴とする特許請求の
範囲第（１）項記載の溝分離の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59183918A JPS6161433A (ja) | 1984-09-03 | 1984-09-03 | 溝分離の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59183918A JPS6161433A (ja) | 1984-09-03 | 1984-09-03 | 溝分離の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6161433A true JPS6161433A (ja) | 1986-03-29 |
Family
ID=16144088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59183918A Pending JPS6161433A (ja) | 1984-09-03 | 1984-09-03 | 溝分離の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6161433A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914517A (en) * | 1996-07-16 | 1999-06-22 | Nippon Steel Corporation | Trench-isolation type semiconductor device |
| CN1121064C (zh) * | 1996-06-27 | 2003-09-10 | 现代电子产业株式会社 | 制造半导体器件的方法 |
| US11075123B2 (en) * | 2019-09-16 | 2021-07-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming isolation structure having improved gap-fill capability |
-
1984
- 1984-09-03 JP JP59183918A patent/JPS6161433A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1121064C (zh) * | 1996-06-27 | 2003-09-10 | 现代电子产业株式会社 | 制造半导体器件的方法 |
| US5914517A (en) * | 1996-07-16 | 1999-06-22 | Nippon Steel Corporation | Trench-isolation type semiconductor device |
| US11075123B2 (en) * | 2019-09-16 | 2021-07-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming isolation structure having improved gap-fill capability |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6174785B1 (en) | Method of forming trench isolation region for semiconductor device | |
| US5447884A (en) | Shallow trench isolation with thin nitride liner | |
| US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
| JPS6340337A (ja) | 集積回路分離法 | |
| JPS618945A (ja) | 半導体集積回路装置 | |
| JPH0410740B2 (ja) | ||
| US5371036A (en) | Locos technology with narrow silicon trench | |
| EP0641022B1 (en) | Isolation structure and method for making same | |
| JPH0237745A (ja) | 半導体装置の製造方法 | |
| JPS61117850A (ja) | 集積回路装置のみぞ分離処理方法 | |
| JPS61256649A (ja) | 素子分離領域の形成方法 | |
| JPS6161433A (ja) | 溝分離の製造方法 | |
| JPH02277253A (ja) | 半導体装置の製造方法 | |
| JPH02119238A (ja) | 半導体装置およびその製造方法 | |
| JPS589333A (ja) | 半導体装置 | |
| JPS60208843A (ja) | 半導体装置の製造方法 | |
| JPH0974132A (ja) | 半導体装置の製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPS6161430A (ja) | 溝分離の製造方法 | |
| JPS61256739A (ja) | 半導体装置の製造方法 | |
| JPH0431183B2 (ja) | ||
| JPS60121737A (ja) | 半導体装置の素子分離方法 | |
| JPH02174140A (ja) | 半導体装置の製造方法 | |
| JPS6088468A (ja) | 半導体集積装置の製造方法 | |
| JPS61229339A (ja) | 半導体装置 |