JPS6163080A - 半導体素子搭載用配線板の製造法 - Google Patents

半導体素子搭載用配線板の製造法

Info

Publication number
JPS6163080A
JPS6163080A JP18502284A JP18502284A JPS6163080A JP S6163080 A JPS6163080 A JP S6163080A JP 18502284 A JP18502284 A JP 18502284A JP 18502284 A JP18502284 A JP 18502284A JP S6163080 A JPS6163080 A JP S6163080A
Authority
JP
Japan
Prior art keywords
semiconductor element
metal plate
insulating layer
hole
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18502284A
Other languages
English (en)
Inventor
秀次 桑島
上山 守
中野 直記
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP18502284A priority Critical patent/JPS6163080A/ja
Publication of JPS6163080A publication Critical patent/JPS6163080A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の属する技術分野) 本発明は半導体素子搭載用配線板の改良に関する。
(従来技術とその問題点) 従来、半導体素子をプリント配線板上に搭載するには、
セラミック製のチップキャリアもしくはセラミック製の
パンケージを介して搭載する方法が一般的でめった。し
かし一般的に使用されている高アルミナ質セラミック(
以下セラミックとする)は誘電率が約9と高くこのため
近年の演算速度の超高速化−においては信号遅れが大き
いため好ましい材料ではなかった。一方ガラスエポキシ
配線板は誘電率が5程度で配線の浮遊容量による信号波
形のくずれはセラミックより少ないもののセラミックに
比べ耐熱性が低い、熱伝導率が低い。
という欠点を有してお如実装の高密度化には限界がめっ
た。
一方シリコンチップをプリント配線板上に直接搭載する
方法も試みられているがチップキャリアを介したものが
殆んどでるり入出力の端子数が多いものはビングリッド
アレイ型パンケージとなり前述のセラミックに起因する
欠点はさけられない。
また半導体素子が配線板の電気信号により誤動作するの
でアース回路を設けなければならない。
しかし上記のような配線板ではすべての回路に対してそ
れぞれ別個にアース回路を設けなければならないという
欠点がめった。
さらに上記のような配線板では十分な放熱効果が得られ
ないという欠点がめった。
これらの改良として特願昭59−150100号に示す
如く放熱用スタッドを取り付けた半導体素子搭載用配線
板があるが、しかしこの場合においてもまだ十分な放熱
効果が得られず、またパッケージ化した場合、気密封止
の際の接着性に問題が生じる。
(発明の目的) 本発明はこれらの欠点のない半導体素子搭載用配線板を
提供することを目的とするものでるる。
(発明の構成) 本発明者らは上記の欠点について種々検討し九結果、半
導体素子搭載用配線板の構造を下記の如く金属板の半導
体素子を搭載する部分以外の部分に貫通孔を設け、この
貫通孔および半導体素子を搭載する部分を除く金属板の
表面又は貫通孔および半導体素子を搭載する部分と縁の
部分とを除く金属板の表面並びに半導体素子を搭載する
部分と相対する部分を除く金属板の表面に形成された絶
縁層、かつ前記表面の絶縁層上に形成された電気回路、
前記貫通孔く形成された絶縁層には金属板と絶縁され前
記電気回路と導通するよう絶縁層を貫通して形成された
導電層および金属板と導通するよう絶縁層を貫通して形
成された導電層、該それぞれの導電層と接して挿入固着
された接続ピン。
半導体素子を搭載する部分と相対する部分に取シ付けら
れた放熱用スタッド(以下スタッドという)とからなる
構造としたところ、誘電率が5程度で。
耐熱性および熱伝導率がガラスエポキシ配線板に比べ高
く、高発熱密度の素子も搭載可能でるることが確認され
た。また配線板の電気信号による誤動作が生じないこと
も確認されると共に放熱性においても著しく向上させる
ことができることを確認した。さらにパッケージ化した
場合、気密封止の際の接着性においても問題がないこと
を確認した。
本発明は金属板の半導体素子を搭載する部分以外の部分
に設けられた貫通孔、この貫通孔および半導体素子を搭
載する部分を除く金属板の表面又は貫通孔および半導体
素子を搭載する部分と縁の部分とを除く金属板の表面並
びに半導体素子を搭載する部分と相対する部分を除く金
属板の表面に形成された絶縁層、かつ前記表面の絶縁層
上に形成された電気回路、前記貫通孔に形成された絶縁
層には金属板と絶縁され前記電気回路と導通するよう絶
縁層を貫通して形成された導電層および金属板と導通す
るよう絶縁層を貫通して形成された導電層、該それぞれ
の導電層と接して挿入固着された接続ピン、半導体素子
を搭載する部分と相対する部分に取り付けられたスタッ
ドとからなる半導体素子搭載用配線板に関する。
本発明において使用される金稙板は、銅、アルミニウム
など熱伝導性にすぐれたものが好ましいが、搭載する半
導体素子の大きさにより、熱膨張係数の不一致に起因す
る不都合が発生する場合にはフパール、42合金など半
導体素子と熱膨張係数が近似する金属材料を使用するこ
とが好ましい。
またその金属板の厚さは特に制限はないが、放熱の効果
を考慮して0.3〜λ50程度のものを用いることが好
ましい。絶縁材料についても特に制限はないが、一般に
プリント配線板に使用されるガラスエポキシ複合材料を
用いることが好ましい。
ガラス材料としてはガラス布、ガラス不織布、ガラスチ
ョップ、ガラス粉末などが単独あるいは組み合わされて
エポキシ樹脂組成物と併用される。
特に貫通孔内を充てんするには、ガラス布、ガラス不織
布よシガラスチョップ又はガラス粉末などとエポキシ樹
脂組成物とを併用した絶縁材料を使用するのが好ましい
。貫通孔以外に形成する絶縁層の厚さについては特に制
限はない。
金属板に設ける貫通孔の直径と導電層とにおける内径同
士のクリアランスは約0.05mm以上あることが好ま
しく、0.1mm以上ろればさらに好ましい。
金4板と導通し電気回路と絶縁される導体層は接続ピン
を接続してアースをとるため配設されるもので、少なく
とも1箇所は必要でるるがめまシ数多く配設する必要は
ない。また金属板と導通する導体層はパ面の絶縁層に形
成される電気回路とは絶縁されるのが通常でるるか、電
気回路の設計上必要に応じて導通される。
接続ピンは信号接続ピンとして用いるもので心るが特殊
なものは必要とせず、従来公知のもの例えばコパール、
42合金、52合金等が用いられ。
その長さについても特に制限はなく配線板の厚さよりも
長いものを使用することが好ましい。また接続ピンは端
子を半導体素子搭載側に位置するよう導電層に挿入固着
することが好ましい。
スタッドは放熱性の効率をはかるために用いられるもの
で、その形状、材質等は特に制限せず。
また金属板との接合方法も金塙板の平坦度を変えない方
法であれば何ら制限せず9例えばろう材などにより接合
される。
本発明において、金属板の側面は必ずしも絶縁層を形成
する必要はなく必要に応じ形成される。
ただし放熱効果を向上させるためには絶縁層を形成せず
金属板を露出したままの方が好ましい。また側面に金属
板が露出していれば金属板の表面の縁は絶縁層を形成し
てもよいが、むしろ絶縁層を形成せず金属板を露出した
ままの方がさらに放熱効果が向上するので好ましい。
金属板の表面の縁に絶縁層を形成しない場合。
上下面に少なくとも金属板を0.5 mm以上の幅で露
出させればバクケージ化した場合、気密封止の際接着面
積が大きくなシ接着強度が凌れるので好ましい。
(実施例) 以下実施例により本発明を説明する。
実施例1 所定の位置に所定の数だけ、直径1.2mmの貫通孔(
スルーホール)Aを設けた50X50mmの寸法で、厚
さが1.0=の銅板Aを、従来公知のエボノール処理に
より亜酸化銅処理をした。
次に厚さ0.2mmのガラスエポキシ積層板用プリプレ
グ材料(以下プリプレグ材料とする)を2X211mの
寸法に切断して前述の貫通孔A上に置き。
この後25X25m+nの寸法で、厚さがsmmの鋼板
Bを前述の亜酸化銅処理した銅板Aの表側と裏側の表面
の中央部にそれぞれ設置し、さらに上記と同じ厚さのプ
リプレグ材料を50X50mmの寸法に切断し、そして
その中央部を25 X 25anの寸法にく9抜き、そ
のくシ抜いた部分で前述の銅板Bをとりまくように銅板
Aの表側と裏側との表面に8枚ずつ重ねて配設しく表側
の一部は2×21mIの寸法のプリプレグ材料上に重な
る)1M板Bを圧着したままでプリプレグ材料を120
℃で1時間、さらに160°Cで1時間、圧力2kg/
cm”の条件で加熱、加圧せしめ1貫通孔A内をプリプ
レグ材料で充填して絶縁層を形成すると共に側面および
銅板Bを設置した以外の表面に厚さ1.01m1の絶縁
層を形成した。その後銅板Bを取p外し1次いで1箇所
だけ除いて銅板Aに接しないように貫通孔Aに形成した
絶縁層の中央部を超硬ドリルで直径0.6 mmの貫通
孔Bを新たに設けると共に1箇所だけ上記と同じドリル
を用いて金属板Aに接するように貫通孔Aに形成した絶
縁層に貫通孔Cを設け、その後一般にアディティブ法と
呼ばれる銅導体回路形成法によシ貫通孔Cの端部周辺を
除いた他の部分の表面に形成した絶縁層上に電気回路を
形成し、また貫通孔Bおよび貫通孔Cには導電層を配設
して貫通孔Bのみに配設した導電層を前記電気回路と導
通させた。
次に各導電層に直径が0.58閣で一方の端部をくぎの
頭状に加工し九長さ6ffmの52合金のネールへラド
ピンを下部から挿入しそして端子を表側の表面に露出さ
せた後半田にて接続し、このうち銅板人と導通するネー
ルヘッドピン1本をアース回路とし、さらに銅板Aを銅
板Bで覆った部分。
詳しくは絶縁層を形成していない表面で、かつ端子が露
出していない側(裏側)の表面に、直径10−1長さ2
0m+aの銅製円柱の側面に厚さ0.5鵬、内径10膿
、外径25onnの銅環を1+mn間隔で13枚挿入し
fcスタ7ドをSn:Pb=60:40の半田を用いて
取シ付けて半導体素子搭載用配線板を得た。
この半導体素子搭載用配線板の誘電率は、5.1でガラ
スエポキシ配線板とほぼ同一で、また半導体素子を搭載
する部分の熱伝導率は、スタッドを取シ付ける前は0.
92Cal/cm・秒・℃で半導体素子の発生する熱を
裏面に放熱することができた。
また配線板の電気信号による誤動作は見られなかった。
さらに実際にトランジスタチップ(半導体素子)を半導
体素子搭載部に取9付けた後、トランジスタチップの発
熱量を一定にした条件中でトランジスタチップの温度上
昇の比較試験を行なったところ、スタッドを取シ付ける
前は70’C上昇したが。
スタッドを取シ付けそして鋼板Aの側面を露出したとこ
ろ約25℃に抑制することができた。
実施例2 金属板として寸法が50X50g、厚さが0.5閣で表
面をサンドブラストにて7.5±Z5μmの表面粗さに
加工した後ニッケルメッキを2μmの厚さに施したコパ
ール板を使用し、そしてコパール板のR5IIII11
に絶縁層を形成しないで露出させ。
かつ電気回路の形成および導電層の配設をテンティング
法と呼ばれる銅導体回路形成法で行ない。
かつ直径5−1長さ20脳の銅製円柱の側面に厚さ0.
5 m 、内径5 mm +外径25印の銅環を1−間
隔で13枚挿入したスタッドを用いた以外は実施例1と
同じ方法で半導体素子搭載用配線板を得た。
この半導体素子搭載用配線板の誘電率は5.0でガラス
エポキシ配線板と同一で、また半導体素子を搭載する部
分の熱伝導率は、スタッドを取シ付ける前で0.14 
cal /an・秒・℃でニッケル板の熱伝導率と近似
した値を示した。また配線板の電気信号による誤動作は
見られなかった。
さらに実施例1と同様の方法で温度上昇の比較試験を行
なったところ、スタッドを取り付ける前は80℃上昇し
たが、スタッドを取υ付けそして銅板Aの側面および縁
を露出したところ約28℃に抑制することができた。
以上の結果から実施例1および実施例2で得られた半導
体素子搭載用配線板の熱伝導率はガラスエポキシ配線板
の6 X I Q  cal /am・秒・℃に比べ著
しく大きい値を示すことがわかる。
(発明の効果) 本発明になる半導体素子搭載用配線板は、金属板の半導
体素子を搭載する部分以外の部分に設けられた貫通孔、
この貫通孔および半導体素子を搭載する部分を除く金属
板の表面又i貫通孔および半導体素子を搭載する部分と
縁の部分とを除七金属板の表面並びに半導体素子を搭載
する部分と相対する部分とを除く金4板の表面に形成さ
れた絶縁層、かつ前記表面の絶縁層上に形成された電気
回路、前記貫通孔に形成された絶縁層には金属板と絶縁
され前記電気回路と導通するよう絶縁層を貫通して形成
された導電層および金属板と導通するよう絶R5を貫通
して形成された導電層、該それぞれの導電層と接して挿
入固着された接続ビン。
半導体素子を搭載する部与と相対する部分に取シ付けら
れたスタッドとからなるので、誘電率、耐熱性および熱
伝導率に優れ、このため従来搭載不可能てらった高発熱
□密度の素子も搭載することができるなどの効果を奏し
、またアース回路も簡単に設けることができ配線板の電
気信号による誤動作も生じない。さらに半導体素子の温
度上昇を従来の1/2以下に抑制、詳しくは放熱性を著
しく向上させることができると共にパッケージ化した場
合、気密封止の際の接着性の問題が解消される。

Claims (1)

    【特許請求の範囲】
  1. 1、金属板の半導体素子を搭載する部分以外の部分に設
    けられた貫通孔、この貫通孔および半導体素子を搭載す
    る部分を除く金属板の表面又は貫通孔および半導体素子
    を搭載する部分と縁の部分とを除く金属板の表面並びに
    半導体素子を搭載する部分と相対する部分(裏側の部分
    )を除く金属板の表面に形成された絶縁層、かつ前記表
    面の絶縁層上に形成された電気回路、前記貫通孔に形成
    された絶縁層には金属板と絶縁され前記電気回路と導通
    するよう絶縁層を貫通して形成された導電層および金属
    板と導通するよう絶縁層を貫通して形成された導電層、
    該それぞれの導電層と接して挿入固着された接続ピン、
    半導体素子を搭載する部分と相対する部分に取り付けら
    れた放熱用スタッドとからなる半導体素子搭載用配線板
JP18502284A 1984-09-04 1984-09-04 半導体素子搭載用配線板の製造法 Pending JPS6163080A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18502284A JPS6163080A (ja) 1984-09-04 1984-09-04 半導体素子搭載用配線板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18502284A JPS6163080A (ja) 1984-09-04 1984-09-04 半導体素子搭載用配線板の製造法

Publications (1)

Publication Number Publication Date
JPS6163080A true JPS6163080A (ja) 1986-04-01

Family

ID=16163405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18502284A Pending JPS6163080A (ja) 1984-09-04 1984-09-04 半導体素子搭載用配線板の製造法

Country Status (1)

Country Link
JP (1) JPS6163080A (ja)

Similar Documents

Publication Publication Date Title
US4965654A (en) Semiconductor package with ground plane
US4556899A (en) Insulated type semiconductor devices
JP2548602B2 (ja) 半導体実装モジュール
US6115255A (en) Hybrid high-power integrated circuit
JP3873145B2 (ja) 半導体素子収納用パッケージ
US5406120A (en) Hermetically sealed semiconductor ceramic package
US5898128A (en) Electronic component
JP2007109932A (ja) 半導体装置
JPS6163080A (ja) 半導体素子搭載用配線板の製造法
CN210897256U (zh) 功率半导体器件
JPH0358537B2 (ja)
JPS6129192A (ja) 半導体素子搭載用配線板
JPS6113686A (ja) 半導体素子搭載用配線板
JPS60250655A (ja) 集積回路パツケ−ジ
JP2626785B2 (ja) 電子部品搭載用基板
JPS6163079A (ja) 半導体素子搭載用配線板
JPS6113687A (ja) 半導体素子搭載用配線板
JPS6142989A (ja) 半導体素子搭載用配線板の製造法
JP2867737B2 (ja) 混成集積回路
JPS6129191A (ja) 半導体素子搭載用配線板
JPS6140047A (ja) 半導体素子搭載用パツケ−ジ
JPS61198656A (ja) 半導体装置
JPS6142988A (ja) 半導体素子搭載用配線板
JP2515671Y2 (ja) 半導体素子収納用パッケージ
JP2570889B2 (ja) Lsi用ケース