JPS6142988A - 半導体素子搭載用配線板 - Google Patents

半導体素子搭載用配線板

Info

Publication number
JPS6142988A
JPS6142988A JP16548184A JP16548184A JPS6142988A JP S6142988 A JPS6142988 A JP S6142988A JP 16548184 A JP16548184 A JP 16548184A JP 16548184 A JP16548184 A JP 16548184A JP S6142988 A JPS6142988 A JP S6142988A
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating layer
metal plate
hole
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16548184A
Other languages
English (en)
Inventor
秀次 桑島
上山 守
中野 直記
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP16548184A priority Critical patent/JPS6142988A/ja
Publication of JPS6142988A publication Critical patent/JPS6142988A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の属する技術分野) 本発明は半導体素子搭載用配線板の改良に関する。
(従来技術とその問題点) 従来、半導体素子をプリント配線板上に搭載するには、
セラミック製のチップキャリアもしくはセラミック製の
パッケージを介して搭載する方法が一般的であった。し
かし一般的に使用されている高アルミナ質セラミック(
以下セラミックとする)は誘電率が約9と高くこのため
近年の演算速度の超高速化においては信号遅れが大きい
ため好ましい材料ではなかった。一方ガラスエポキシ配
線板は誘電率が5程度で配線の浮遊容量による信号波形
のくずれはセラミックより少ないもののセラミックに比
べ耐熱性が低い、熱伝導率が低い。
という欠点を有しておシ実装の高密度化には限界があっ
た。
一方シリコンチップをプリント配線板上に直接搭載する
方法も試みられているが、チップキャリアを介したもの
が殆んどであシ入出力の端子数が多いものはピングリッ
ドアレイ型パッケージとなシ前述のセラミックに起因す
る欠点はさけられない。
これらの改良として特願昭59−133916号に示す
半導体素子搭載用配線板があるが、しかしこのものは金
属板の露出している部分が少ないため放熱効果が十分で
なく、また/%ツケージ化した場合、気密封止の際の接
着性に問題が生じる。
(発明の目的) 本発明はこれらの欠点のない半導体素子搭載用配線板を
提供することを目的とするものである。
(発明の構成) 本発明者らは上記の欠点について種々検討した結果、半
導体素子搭載用配線板の構造を下記の如く金属板の半導
体素子を搭載する部分以外の部分に設けられた貫通孔、
この貫通孔および半導体素子を搭載する部分を除く金属
板の表面又は貫通孔および半導体素子を搭載する部分と
縁の部分とを除く金属板の表向に形成された絶R層、か
つ前記表面の絶縁層上に形成された電気回路、前記貫通
孔に形成された絶縁層には金属板と絶縁され前記電気回
路と導通するよう絶縁層を貫通して形成された導電層、
該導電層と接して挿入固着された接続ピンとからなる構
造としたところ、誘電率が5程度で、耐熱性および熱伝
導率がガラスエポキシ配線板に比べ、高く、高発熱密度
の素子も搭載可能であることが確認された。また放熱効
果も優れ。
パッケージ化した場合、気密封止の際の接着性において
も問題が生じないことを確認した。
本発明は金属板の半導体素子を搭載する部分以外の部分
に設けられた貫通孔、この貫通孔および半導体素子を搭
載する部分を除く金属板の表面又は貫通孔および半導体
素子を搭載する部分と縁の部分とを除く金属板の表面に
形成された絶縁層。
かつ前記表面の絶縁層上く形成された電気回路。
前記貫通孔に形成された絶縁層には金属板と絶縁され前
記電気回路と導通するよう絶縁層を貫通して形成された
導電層、該導電層と接して挿入固着された接続ピンとか
らなる半導体素子搭載用配線板に関する。
本発明において使用される金属板は、銅、アルミニウム
など熱伝導性にすぐれたものが好ましいが、搭載する半
導体素子の大きさによシ、熱膨張係数の不一致に起因す
る不都合が発生する場合にはコバール、42合金など半
導体素子と熱膨張係数が近似する金属材料を使用するこ
とが好ましい。
祉だその金属板の厚さは特に制限はないが、放熱の効果
を考慮して0.3〜2.5柵程度のものを用いることが
好ましい。絶縁材料についても、特に制限はないが、一
般にプリント配線板に使用されるガ2スエボキシ複合拐
料を用いることが好ましい。
ガラス材料としてはガラス布、ガラス不織布、ガラスナ
ヨツプ、ガラス粉末などが単独あるいは組み合わされて
エポキシ樹脂組成物と併用される。
特に貫通孔内を光工んするには、ガラス布、ガラス不織
布よりガラスナヨツプ又はガラス粉末などとエポキシ樹
脂組成物とを併用した絶縁材料を使用するのが好ましい
。負通孔以外に形成する絶縁層の厚さについては特に制
限はない。
接続ピンは信号接続ピンとして用いるものであるが特殊
なものは必要とせず、従来公知のもの例えばコパール、
42合金、52合金等が用いられ。
その長さについても特に制限はなく配線板の厚さよりも
長いものを用いることが好ましい。まfct&続ピンは
端子を半導体素子搭JI&側妃位置するよう導電層に挿
入固着することが好ましい。
金属板に設ける貫通孔の直径と導電層とにおける内径同
士のクリアランスは約0.05 mu+以上あることが
好ましく、0.1程以上あればきらに好ましい。
本発明において、金属板の側面は必ずしも絶縁層を形成
する必要はなく必要に応じ形成される。
ただし放熱効果を向上させるためには絶縁層を形成せず
金属板を露出したままの方が好ましい。また側面に金属
板が露出していれば金属板の表面の縁は絶縁層を形成し
てもよいが、絶縁層を形成せず金属板を露出し7’(ま
まの方がさらに放熱効果が向上するので好ましい。
金属板の表面の縁に絶縁層を形成しない場合。
上下面に少なくとも金属板を0.5聰以上の幅で露出さ
せればパッケージ化した場合、気密封止の際接着面積が
犬きくなシ接着強度が優れるので好ましい。
(実施例) 以下実施例によp本発明を説明する。
実施例1 所定の位置に所定の数だけ直径1.2. [11111
の貫通孔(スルーホール)Aを設けた50X50wnn
の寸法で、厚さが1. Oanuの銅板Aを、従来公知
のエボノール処理により亜酸化銅処理をした。
次に厚さ0.2 mmのガラスエポキシ積層板用プリプ
レグ制料(以下ノリプレグ材料とする)を2×2f11
1の寸法に切断して前述の貫通孔A上に置き。
この後25X25印の寸法で、厚さが5mrnの銅板B
を前述の亜酸化銅処理した銅板Aの表側の表面の中央部
に乗せ、さらに上記と同じ厚さのプリプレグ材料を50
X50mmの寸法に切断し、そしてその中央部を25X
25mの寸法にくシ抜き、そのくυ抜いた部分で前述の
銅板Bをとシまくように8枚fat層しく一部は2×2
閣の寸法のプリプレグ材料上に重なる)、また上記と同
じ厚さのプリプレグ材料を50X50mmの寸法に切断
し、それを銅板Aの裏側の表面に8枚重ねて配設し、銅
板Bを圧着したままでプリプレグ材料を120℃で1時
間、さらに160℃で1時間、圧力2kg/cm2の条
件で加熱、加圧せしめ9貫通孔A内をプリプレグ材料で
充填して絶縁層を形成すると共に側面および銅板Bを設
置した部分以外の表面に厚さ1、0 mmの絶縁層を形
成した。その後銅板Bを取9外し1次いで銅板Aに接し
ないように貫通孔Aに形成した絶縁層の中央部を超硬ド
リルで直径0.6mmの貫通孔Bを新たに設け、その後
一般にアディティブ法と呼ばれる銅導体回路形成法によ
9表面に形成した絶縁層上には電気回路を形成し、また
貫通孔Bには導電層を配設して前記電気回路と導通させ
た。
次に各導電層に直径が0.58ounで一方の端部をく
ぎの顆状に加工した長さ6mmの52合金のネールへラ
ドピンを下部から挿入し、そして端子を表側の表面に露
出させた後牛田にて接続して半導体素子搭載用配線板を
得た。
この半導体素子搭載用配線板の誘電率は、5.1秒・℃
で半導体素子の発生する熱を裏面および側面に放熱する
ことができる。
実施例2 金属板として寸法が5QX50mm、厚さが0.5印で
衣面ケサンドブラストにて7.5±2.5μmの表面粗
さに加工した後ニッケルメッキを2μmの厚さに施した
コバール板を使用し、そして二ノ(−ル板の縁5mmに
絶縁層を形成しないで露出させ。
かつ電気回路の形成および導電層の配設をテンティング
法と呼ばれる銅導体回路形成法で行なった以外は実施例
1と同じ方法で半導体素子搭載用配線板を得た。
この半導体素子搭載用配線板の誘電率は5.0で・℃で
ニッケル板の熱伝導率と近似した値を示した。
以上の結果から実施例1および実施例2で得ら著しく大
きい値を示すことがわかる。また放熱効果は特願昭59
−133916号に示す従来の半導体素子搭載用配線板
に比べ実施例1で得られた半導体素子搭載用配線板は約
25%向上し、実施例2で得られた半導体素子搭載用配
線板は約60チ向上した。
(発明の効果) 本発明になる半導体素子搭載用配線板は、金属板の半導
体素子を搭載する部分以外の部分に設けられた貫通孔、
この貫通孔および半導体素子を搭載する部分を除く金属
板の表面又は貫通孔および半導体素子を搭載する部分と
緑の部分とを除く金属板の表面に形成された絶縁層、か
つ前記表面の絶縁層上く形成された電気回路、前記貫通
孔に形成された絶縁層には金属板と絶縁され前記電気回
路と導通するよう絶縁層を貫通して形成された導′g1
層、該導1!層と接して挿入固着された接続ピンとから
なるので、誘電率、耐熱性および熱伝導率に優れ、この
ため従来搭載不可能であった高発熱密度の素子も搭載で
きるなどの効果を奏すると共に放熱効果に優れまたパッ
ケージ化した場合、気缶封止の際の接着性の問題が解消
される。

Claims (1)

    【特許請求の範囲】
  1. 1、金属板の半導体素子を搭載する部分以外の部分に設
    けられた貫通孔、この貫通孔および半導体素子を搭載す
    る部分を除く金属板の表面又は貫通孔および半導体素子
    を搭載する部分と縁の部分とを除く金属板の表面に形成
    された絶縁層、かつ前記表面の絶縁層上に形成された電
    気回路、前記貫通孔に形成された絶縁層には金属板と絶
    縁され前記電気回路と導通するよう絶縁層を貫通して形
    成された導電層、該導電層と接して挿入固着された接続
    ピンとからなる半導体素子搭載用配線板。
JP16548184A 1984-08-07 1984-08-07 半導体素子搭載用配線板 Pending JPS6142988A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16548184A JPS6142988A (ja) 1984-08-07 1984-08-07 半導体素子搭載用配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16548184A JPS6142988A (ja) 1984-08-07 1984-08-07 半導体素子搭載用配線板

Publications (1)

Publication Number Publication Date
JPS6142988A true JPS6142988A (ja) 1986-03-01

Family

ID=15813221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16548184A Pending JPS6142988A (ja) 1984-08-07 1984-08-07 半導体素子搭載用配線板

Country Status (1)

Country Link
JP (1) JPS6142988A (ja)

Similar Documents

Publication Publication Date Title
JP2592308B2 (ja) 半導体パッケージ及びそれを用いたコンピュータ
CA1240371A (en) Coplanar microstrap waveguide
JP2548602B2 (ja) 半導体実装モジュール
JPS6180067A (ja) テスト・プロ−ブ装置
US4736273A (en) Power semiconductor device for surface mounting
JPS6142988A (ja) 半導体素子搭載用配線板
JP3862632B2 (ja) 金属ベース多層回路基板とそれを用いた混成集積回路
JPS6113686A (ja) 半導体素子搭載用配線板
JPS6113687A (ja) 半導体素子搭載用配線板
JPS6140047A (ja) 半導体素子搭載用パツケ−ジ
JPS6163080A (ja) 半導体素子搭載用配線板の製造法
JPS6140046A (ja) 半導体素子搭載用パツケ−ジ
JPS6220701B2 (ja)
JPS6163079A (ja) 半導体素子搭載用配線板
JPS6129191A (ja) 半導体素子搭載用配線板
JPS6142989A (ja) 半導体素子搭載用配線板の製造法
JPS6129192A (ja) 半導体素子搭載用配線板
JPH01151252A (ja) セラミックパッケージとその製造方法
JP2515671Y2 (ja) 半導体素子収納用パッケージ
JPS60250655A (ja) 集積回路パツケ−ジ
JPH0817216B2 (ja) 半導体装置
JP3148941B2 (ja) セラミック回路基板
EP0092019A3 (en) Improved semiconductor package
JPS6094794A (ja) 多層配線基板
JP2592869Y2 (ja) 混成ic装置