JPS6163087A - 多層配線板の製造方法 - Google Patents
多層配線板の製造方法Info
- Publication number
- JPS6163087A JPS6163087A JP18456584A JP18456584A JPS6163087A JP S6163087 A JPS6163087 A JP S6163087A JP 18456584 A JP18456584 A JP 18456584A JP 18456584 A JP18456584 A JP 18456584A JP S6163087 A JPS6163087 A JP S6163087A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring board
- wiring
- thickness
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、多層配線板のスルホール部の形成方法に係シ
、特に電子計算機等の高速信号の伝送に適した多層配線
板の製造方法に関するものである。
、特に電子計算機等の高速信号の伝送に適した多層配線
板の製造方法に関するものである。
嶋子計ｎ機用の配線板は必要配線長の増大化と配線引廻
し長さの短縮化とを図るため、配線の高密度化、多層化
が必要である。配線の高密度化を図るには、配線の線幅
やスルホール径を小さくしなければならない。配線線幅
の縮小化は、導体抵抗の増大をもたらし、信号の伝送特
性を損う。これには、金、銅、アルミニツムなどの比抵
抗の小さい材料を配線材として用いるとともに、配Ｈ膜
厚を厚くして対処しなければならない。配線膜厚の増大
化は、配線のパターン化や各絶縁層間の平坦化を阻害す
るため、高密度化を困難にする。このため、配線として
配線膜厚５〜１０μｍ、線幅２０〜３０μｍが通常用い
られる。信号の伝送特性が、層間用絶縁層厚が規定され
る。これは、絶縁層の誘電率、配？ａ線幅に依存し、例
えば、ポリイミドを用いる場合には、上記配線幅で、１
５〜５０μｍの厚さが必要である。
し長さの短縮化とを図るため、配線の高密度化、多層化
が必要である。配線の高密度化を図るには、配線の線幅
やスルホール径を小さくしなければならない。配線線幅
の縮小化は、導体抵抗の増大をもたらし、信号の伝送特
性を損う。これには、金、銅、アルミニツムなどの比抵
抗の小さい材料を配線材として用いるとともに、配Ｈ膜
厚を厚くして対処しなければならない。配線膜厚の増大
化は、配線のパターン化や各絶縁層間の平坦化を阻害す
るため、高密度化を困難にする。このため、配線として
配線膜厚５〜１０μｍ、線幅２０〜３０μｍが通常用い
られる。信号の伝送特性が、層間用絶縁層厚が規定され
る。これは、絶縁層の誘電率、配？ａ線幅に依存し、例
えば、ポリイミドを用いる場合には、上記配線幅で、１
５〜５０μｍの厚さが必要である。
この厚さは、配線板表面の平坦化には好ましいことであ
るが、スルホールを形、成するにはつぎのような問題が
ある。ポリイミドで？！縁層を形成シて、これにスルホ
ール穴を通常のエツチング方法で形成すると？！緑層の
厚さが１０μｍ以下であればそのテーパ角は４０〜６０
度であシ、Ｆ層導体と上層導体を接続するには適当な角
度である。
るが、スルホールを形、成するにはつぎのような問題が
ある。ポリイミドで？！縁層を形成シて、これにスルホ
ール穴を通常のエツチング方法で形成すると？！緑層の
厚さが１０μｍ以下であればそのテーパ角は４０〜６０
度であシ、Ｆ層導体と上層導体を接続するには適当な角
度である。
ポリイミドの厚さを増すとこのテーパ角が小さくなシ、
例えば３０μｍの厚さになるとテーバ角２０度となシ、
スルホール部の面積が大きくなる。
例えば３０μｍの厚さになるとテーバ角２０度となシ、
スルホール部の面積が大きくなる。
このようにスルホール部の面積が大きくなると配線板上
の配線密度が小さくなり、高密度配線板の実用化が困難
であった。
の配線密度が小さくなり、高密度配線板の実用化が困難
であった。
本発明の目的はかかる不都合な点を解？Ｍする高密度配
線板を提供することＫある。
線板を提供することＫある。
本発明は、従来のエツチング方法に代わるエツチング方
法を採用してスルホールのテーバ角を８０〜９０度とし
、このよ５な急峻な角度を有するスルホール穴壁に湿式
めっき方法を用いて上層・’Ｆ層間を電気的に接続する
方法を考案したものである。
法を採用してスルホールのテーバ角を８０〜９０度とし
、このよ５な急峻な角度を有するスルホール穴壁に湿式
めっき方法を用いて上層・’Ｆ層間を電気的に接続する
方法を考案したものである。
以下本発明と比較例と実施例をもって説明する。
比較例を
厚さα７鵡、大よさ５０ Ｘ ５０鵡のセラミ、り基板
にアルミニウムを真空蒸着装置で５μｍ蒸着し、これを
基板として以下のスルホール形成に使用した。この基板
上にＰＩＱ（日立化成製、商品名）をスピンコーティン
グ法忙よシ塗布し２００ｔ、 ３５０”の熱処理で、硬
化させ膜厚３０μ廓を得た。
にアルミニウムを真空蒸着装置で５μｍ蒸着し、これを
基板として以下のスルホール形成に使用した。この基板
上にＰＩＱ（日立化成製、商品名）をスピンコーティン
グ法忙よシ塗布し２００ｔ、 ３５０”の熱処理で、硬
化させ膜厚３０μ廓を得た。
この膜上にホトレジストとして、東京応化製θＭＢ−８
３をスピンコーティング法で２．ｇｎ＠厚形酸形成適正
露光を行ない、このレジストにスルホールパターンを転
写した。これをヒドラジンヒトラードとエチレンジアミ
ンの混成を液温３０℃として、４０分間工、ｙ−ング処
理した。このホトレジストを剥離し、上記と同じ真空蒸
着装置でアルミニウムを５μ馬蒸着した。スルホール部
の断面を観察した結果、第１図のごとくテーバ角は２０
度であシ、上丁層の接続は完全であったが、スルホール
部の下極は６０μＪ、上極は２３０μ−でちゃ、上極は
下極の５．８倍であった。
３をスピンコーティング法で２．ｇｎ＠厚形酸形成適正
露光を行ない、このレジストにスルホールパターンを転
写した。これをヒドラジンヒトラードとエチレンジアミ
ンの混成を液温３０℃として、４０分間工、ｙ−ング処
理した。このホトレジストを剥離し、上記と同じ真空蒸
着装置でアルミニウムを５μ馬蒸着した。スルホール部
の断面を観察した結果、第１図のごとくテーバ角は２０
度であシ、上丁層の接続は完全であったが、スルホール
部の下極は６０μＪ、上極は２３０μ−でちゃ、上極は
下極の５．８倍であった。
比較例２
比較例１と同様忙基板上に膜厚３０μｍのＰＩＱ膜を形
成したのち、スバ、り蒸着にて、０．３μ属厚＋７）Ｍ
ｏｇを形成し、この上部にホトレジストリスルホールパ
ターンをつ＜シ、このパターンを用いて、ジン酸、酢酸
、硝酸混液でＭｏ膜を工。
成したのち、スバ、り蒸着にて、０．３μ属厚＋７）Ｍ
ｏｇを形成し、この上部にホトレジストリスルホールパ
ターンをつ＜シ、このパターンを用いて、ジン酸、酢酸
、硝酸混液でＭｏ膜を工。
テンプした。この工、ｆ−ングで比較例１と同じＭｏ膜
のスルホールパターンを形成シた。このＭ。
のスルホールパターンを形成シた。このＭ。
膜付きの基板を、高周波スバ、り装置の通常ターゲット
を設はする成極側におき、スバ、タエッダーングを行；
２った。スパッタエッチングは、圧力５Ｘ１０ ｔｏ
ｒｒの酸素雰囲気で、高周波出力ｓｏｏｗ、 ６０分間
行ンよった。ＩｖｉＯ膜を前述のエツチング液で除去後
、真空蒸着装置で１ルミニクムを５．αｍ蒸着し、スル
ホール部を観察した。第２図のごとくスルホール部のテ
ーバ角は、約８５度であり、スルホールの下極は６０μ
町、上極６５μＪであシ、上極は下極の１．１倍でめっ
たが、上ｆノ曽導体の接続は不可能であった。
を設はする成極側におき、スバ、タエッダーングを行；
２った。スパッタエッチングは、圧力５Ｘ１０ ｔｏ
ｒｒの酸素雰囲気で、高周波出力ｓｏｏｗ、 ６０分間
行ンよった。ＩｖｉＯ膜を前述のエツチング液で除去後
、真空蒸着装置で１ルミニクムを５．αｍ蒸着し、スル
ホール部を観察した。第２図のごとくスルホール部のテ
ーバ角は、約８５度であり、スルホールの下極は６０μ
町、上極６５μＪであシ、上極は下極の１．１倍でめっ
たが、上ｆノ曽導体の接続は不可能であった。
実施例
比Ｖ列１と同様、厚さ０．７膓、大よさ５０ Ｘ ５０
賜のセラミ、り基板に、真空源Ｍ装ばでアルミニクＡ
５ μ’ ＨりＯＡ １０００Ａ、 ＠ ５０００Ａ蒸
着し、以下、比咬・列２に従い、スパッタエツチング方
法忙より、ＰＩＱのスルホールエツチング処理を行なっ
た後、ＭｏＪ１４を剥離した。この基板に、シブレイ貞
ニュートラクリーン６８．α５１／ｆｔ液に５分浸漬後
、水洗して脱脂を行ない、濃塩酸（５００ｍ１／ｆＬ
）液忙１分浸漬し、水洗した。これを日本カニゼン製Ｖ
ユーマ５６８０化学ニッケルめっき液に浸漬し、８５℃
で２時間めっきを行ない、これを水洗乾燥し、この上に
真空蒸着装置でアルミニウムを５μＭｉ着して断面を観
察した。第５図に示すごとくスルホール部のテーバ角は
約８５度であプ、下層導体から成長したニラクル膜と上
層のアルミニウムとの接続は完全であり、スルホール部
の上極は、比較例２と同じ下極の１．１倍で、スルホー
ル部の面積を小さくできた。
賜のセラミ、り基板に、真空源Ｍ装ばでアルミニクＡ
５ μ’ ＨりＯＡ １０００Ａ、 ＠ ５０００Ａ蒸
着し、以下、比咬・列２に従い、スパッタエツチング方
法忙より、ＰＩＱのスルホールエツチング処理を行なっ
た後、ＭｏＪ１４を剥離した。この基板に、シブレイ貞
ニュートラクリーン６８．α５１／ｆｔ液に５分浸漬後
、水洗して脱脂を行ない、濃塩酸（５００ｍ１／ｆＬ
）液忙１分浸漬し、水洗した。これを日本カニゼン製Ｖ
ユーマ５６８０化学ニッケルめっき液に浸漬し、８５℃
で２時間めっきを行ない、これを水洗乾燥し、この上に
真空蒸着装置でアルミニウムを５μＭｉ着して断面を観
察した。第５図に示すごとくスルホール部のテーバ角は
約８５度であプ、下層導体から成長したニラクル膜と上
層のアルミニウムとの接続は完全であり、スルホール部
の上極は、比較例２と同じ下極の１．１倍で、スルホー
ル部の面積を小さくできた。
上記実施例では、導体層として、アルミニウム基を用い
たが、銅や金を用いた場合も同様な結果であった。
たが、銅や金を用いた場合も同様な結果であった。
なお、テーバ角は、スパッタエツチング時の動作圧に依
存する。動作圧２ｘ１０ ｔｏｒｒ以下で、テーバ角
が７０度以上となる。
存する。動作圧２ｘ１０ ｔｏｒｒ以下で、テーバ角
が７０度以上となる。
以上、実施例で示したごとく、垂直忙近いスルホール断
面燵成をとることがｏＪ能となシ配線密度が大より、シ
たがって多層基板の層数を低減でよるため、伝送特性に
優れた多層配線板を提供でよる。
面燵成をとることがｏＪ能となシ配線密度が大より、シ
たがって多層基板の層数を低減でよるため、伝送特性に
優れた多層配線板を提供でよる。
第１図〜第３図は比較例および実施例を説明するスルホ
ール部の断面図である。 １・・・Ｔ）ｆｉ導体、 ２・・・層間絶縁体、３
・・・上層導体。 戊埋入ｙＰ堰士 Ａ 償 男 本。 イ′ ７図 ｆ２図 ｆ３図
ール部の断面図である。 １・・・Ｔ）ｆｉ導体、 ２・・・層間絶縁体、３
・・・上層導体。 戊埋入ｙＰ堰士 Ａ 償 男 本。 イ′ ７図 ｆ２図 ｆ３図
Claims (1)
- ポリイミドを層間絶縁膜としたスルホール部において、
乾式エッチング処理と、湿式エッチング法の金属化処理
とを併用することで、テーパ角度が、７０〜８７度のス
ルホール接続を形成することを特徴とした多層配線基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18456584A JPS6163087A (ja) | 1984-09-05 | 1984-09-05 | 多層配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18456584A JPS6163087A (ja) | 1984-09-05 | 1984-09-05 | 多層配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6163087A true JPS6163087A (ja) | 1986-04-01 |
Family
ID=16155428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18456584A Pending JPS6163087A (ja) | 1984-09-05 | 1984-09-05 | 多層配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6163087A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03291993A (ja) * | 1990-04-10 | 1991-12-24 | Fujitsu Ltd | ポリイミド多層基板及びその製造方法 |
| JP2012150871A (ja) * | 2011-01-20 | 2012-08-09 | Dainippon Printing Co Ltd | サスペンション用基板、サスペンション用基板の製造方法、サスペンション、素子付サスペンションおよびハードディスクドライブ |
-
1984
- 1984-09-05 JP JP18456584A patent/JPS6163087A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03291993A (ja) * | 1990-04-10 | 1991-12-24 | Fujitsu Ltd | ポリイミド多層基板及びその製造方法 |
| JP2012150871A (ja) * | 2011-01-20 | 2012-08-09 | Dainippon Printing Co Ltd | サスペンション用基板、サスペンション用基板の製造方法、サスペンション、素子付サスペンションおよびハードディスクドライブ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920639A (en) | Method of making a multilevel electrical airbridge interconnect | |
| JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
| JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
| US5254493A (en) | Method of fabricating integrated resistors in high density substrates | |
| JPH10190192A (ja) | 印刷回路板製造プロセス | |
| JPH0923065A (ja) | 薄膜多層配線基板及びその製法 | |
| JPH0226392B2 (ja) | ||
| JPH04283992A (ja) | プリント回路基板の製造方法 | |
| US4601915A (en) | Method of fabricating air supported crossovers | |
| JPS58207699A (ja) | 配線回路基板の製造方法 | |
| JPS6163087A (ja) | 多層配線板の製造方法 | |
| JP2002009202A (ja) | 低誘電率樹脂絶縁層の製造方法及び該絶縁層を用いた回路基板の製造方法及び該絶縁層を用いた薄膜多層回路フィルムの製造方法 | |
| JP2804208B2 (ja) | 配線基板の製造方法 | |
| JP2530008B2 (ja) | 配線基板の製造方法 | |
| JPS62295494A (ja) | 高速素子実装用回路基板の製造方法 | |
| JPS59207691A (ja) | 多層配線基板の製造方法 | |
| JP2917909B2 (ja) | 多層配線基板の製造方法 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JP2875029B2 (ja) | 多層薄膜基板の製造方法 | |
| JPS6057997A (ja) | 多層配線基板の製造方法 | |
| JP2536604B2 (ja) | 銅・有機絶縁膜配線板の製造方法 | |
| JPH07297551A (ja) | 薄膜多層配線基板 | |
| JPS59188127A (ja) | 多層配線を有する電子回路装置とその製造法 | |
| JPS59207692A (ja) | 多層配線基板の製造方法 | |
| JPH01220896A (ja) | 多層電子回路の製造方法 |