JPS6167085A - 画面メモリの書込み制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はイメージデータの書込み２工び読出しを実質
的に同時に実行する画面メモリの書込み制御装置に関す
るものである。

〔従来の技術〕

一般にドツト出力方式のプリンタやディスプレイに３い
ては、文字パターン情報や画面情報等のイメージデータ
七ドントマトリクス形式で表現し、一旦％ＩＩ！ｉ１面
メモリに６Ｃ憶した佼、文字の印刷や画面の表示の几め
に読出丁出力制御方式が多い。

刀為かる画面メモリは、例えば１６ビツトの書込み、読
出しデータ幅と、そｆ’Ｌｙ］一単位とし７’ＣＩ画面
分に相当する複数語の記憶容置を持つのが普通で、１画
面分のイメージデータの曹込みが終了した後、このイメ
ージデータを読出して印刷あるいに表示が行なわ１、次
いで、新几な１１［１１１１１ｔＯ分の１メージテータ
が曹込まｎる。

〔発明が解決しよりとする問題点〕

上ユＣのようにすると、印刷または表示を行つ任意の画
面と、次の画面との間に画面メモリへ新たなイメージデ
ータ全書込む時間？必要とするので出力速度性能が低下
する。

こｆ’Ｌ’ｉ改善するＶｃに画面メモＩＪ　（、複数個
用意−１つの画面メモリの内容を読出している間に、別
の画面メモリへ祈念なイメージデータ全書込む工うに丁
ｎば工いが、こｆ’Ｌ″′ｃ鉱画面メモリの記憶容量が
増大するという問題点がおった。

この発明にたかる問題点を解決するためになさｆ′した
もので、画面メモリの容童七増大さぜることなく出力速
度性能の大幅な同上上回り得る画像メモリの書込み制御
装置の提供全目的とする。

〔問題点ｔ−解決する几めの手段〕

この発明に係る画面メモリの簀き込み制御装置は、イメ
ージデータの書込みと読出しとを時分割で実行し得る曹
込み、読出し制御部と、薔込みアドレス２工び読出しア
ドレスの大小ｔ″刊定る比較手段と、この比較手段の出
力信号に基づ＠＠記面画面メモリの書き込みを禁止する
舊込み禁止手段とを備え丸ものτめる。

〔作用〕

書込み、読出し制御部によってイメージデータを時分割
で書込み、読出し金行う一方、比較手段によって畳込み
アドレスｈｚび読出しアドレスの大小を判定し、その判
定結果に応じて画面メモリへの書込みの許可または禁止
を行い、読出し全終了していないイメージデータの書換
えを防いているＯ 〔実施例〕 図はこの発明の一実施例を示すブロック図であり、図に
２いて（１）ニ画面メモ！Ｊｓ（２）鑞書込みパルスＡ
ｌＩＣ裏って蓄込みデータ七セットするレジスタ、（８
ンは書込みアドレスをセットする書込みアドレスレジス
タ、（４）は簀込みパルスＡ？！−一時的に記憶する几
めのラッチ５（６）は画面メモリ（１）の読出しデータ
七セットし、シフトクロックＢＩＣ！ってζノドシリア
ルなデータ七外部に送出するシフトレジスタ５（ａ）ｔ
−ｘシフトクロックＢｔ−計数してシフトレジスタ（６
）のシフト動作を制御するシフト制御回路、（７）鉱シ
フト制御回路（６）の読出し要求信号ｃｔｔｃ工つてカ
ウントアツプする読出しアドレスカウンタ、（８）はラ
ンチ（４）の出力ｔ−ｍＪ御して誓込み要求信号りを出
力するＡＮＤゲート、（ＱＩＩＺ読出し要求ｍ−５ｃと
書込み要求信号りとを受けて優先順位を判断して書込み
パルスＥ等を出力する優先順位判定回路、四は優先順位
判定回路（９）の判定に従って書込みアΦ ドレスレジスタ（８）と読出しアドレスカウンタのいず
ｎか一方の円容七画面メモリ（１）に送出するセレクタ
、四は上ｇピ（２）〜αｃｅｔｓ成璧素とする書込み、
読出し制御部、（１２Ｊは書込みアドレスレジスタ（８
）と胱出しアドレスカウンタ（７１の内容の大小を判定
する比較手段としての比較器、α場は比較器曹η為ら出
力さｎる大小判定信号全制御する書込み禁止手段として
のＮＡＮＤゲートである。な訃、外部から与えらｎる制
御信号ＦがこのＮＡＮＤゲート四と上記シフト制御回路
（６）とに加えられ、　ＮＡＮＩ）グー）　（１Ｂ）Ｊ
：り書込み禁止信号Ｇが出力さＡ　Ａ　Ｎ　Ｄゲート（
８）に加えら几る。

上記のようにｍ成さｆＬｆｃ画面メ画面メモリ割込装置
のイメージデータの書込みＮ）Ｊ作は次のようにして行
なわ几る。

最初に、図示しない外部装置によって畳込みアドレスレ
ジスタ（８）に誓込みアドレスがセットサ几、次いで、
ｉＦ込みパルスＡｌｌ′ｃ工って蚤込みデータがレジス
タ（２）にセットさｎることから開始さ几る。

書込みパルスＡが駆動さｎ１書込みＩｃ必要な情報が用
意さ几たことは、書込みパルスＡが消滅した後もラッチ
（４）に工って把１，１さ几る。

このラッチ（４）の出力はＡｌｌＩＤゲート（８）に至
るが、いま、印刷ま友に表示の次めの読出し動作を行っ
ていないものとしたので、胱出し１１１作中を示すセ１
ｊ御信号Ｆは、Ｕ勤さ１ず論理１０Ｉを保つのでＮＡ！
ＪＤＡｌｌＤゲート力１丁なわち、４ｊ１込み禁止信号
Ｇは書込み許可状態を示す論理％１１′″ｃ６り、した
がってＡＮＤグー）　（８）　ｋ通過し、畜込み要求信
号りとして優先順位判定回路（９）へ送らｎる。

この優先順位判定回路（９）に読出し要求２よび書込み
要求の何ｆＬ’２受付けるかを判定し、受付けた側の動
作ｔ−実行するようになっており、ここでは脱出し動作
を行っていないことを前提にしているので、書込み要求
信号りが送り込ま九ると直ちに書込み勤ｆＩ：ｔ−行う
。すなわち、セレクタ叫に対して書込みアドレスレジス
タ（８）の内容を選択して画面メモリ（１）のアドレス
情報として送出せしめ、次いで、画面メモリ（１）に対
して書込みパルスＰｉ送出する。そこで、画面メ（＋Ｊ
　（１３は書込みパルス■を受取ると、アドレス情報で
指定さｎ７２語の内容をレジスタ（２）の内容に書換え
る。

なお、書込みパルスＥはラッチ（４）のリセット端子に
も加えらｎるようになっており、画面メモリ（１）に対
する書込み動作が行なわｎると、ラッチ（４）はリセッ
トさｎる。

次に、画面メモリ（１）からの読出し動作について説明
する。

図示しない外部装置ＩＫに工って、読出し動作上行うこ
とを指示する之めに、制御信号Ｆが駆動さｎるとシフト
制御回路（６）が活性化さｎる。すなわち、シフト制御
回路（６）は、制御１５号Ｆが論理％１１Ｖｃ変化し九
ことを検知すると、先ず読出しアドレスカウンタ（７）
の内容ｔリセットし、続いて読出し安来を行う読出し要
求信号Ｃ全出力する。

優先順位判定回路（９）に、読出し要求信号Ｃｉ受取る
とその時点で書込み動作を行っていなけｎは直ちに、あ
るいは、書込み動作中″′Ｃめｎばそｎの終了後直ちに
読出し！ｉＥＱ咋を行う工うに咋用丁ゐ。

丁なわち、セレクタ四に対して読出しアドレスカウンタ
（７）の内容を選択して画面メモリ（１）のアドレスに
送出せしめ、こ几によってそのアドレスに対応するＩＪ
ＩＪＪ面メモリの内容がシフトレジスタ（５Ｊにロード
さｎる。

このシフトレジスタ（６）の岡谷は、図示しない外部装
′ｊｌｅ７）為ら送り込まｎるシフトクロックＢに同期
して１ビツトづつシフトさｎ１印刷データあるいは表示
データとしてビットシリアルに外部装置へ送り出さ几る
。

一方、シフト制御回路（６）にシフトクロックＢ七計数
してシフトレジスタ（６）のＰ３谷が全てシフトアウト
さｆ′Ｌｆｃことを検出すると次のデータ七読出丁友め
に再び読出し要求佃号Ｃを出力する。このとき読出しア
ドレスカウンタ叫の内容は「１」たけ加算さｎるから上
記の動作金繰返すことによって画面メモリ（１）の内容
をアドレスの昇順で連続して胱出丁ことができる。

しかして、この実施例では画面メモリ（１）に対するイ
メージデータの曹込みと、印刷あるいは表示の几めのイ
メージデータの読出しとが、アドレス情報に対応したデ
ータを単位として時分割で実行できるので、実質的に１
画面の読出しと、次の画面の書込みｔ同時に行うことが
可能である。

しかるに、こＡ’！″′Ｃ祝明し７’Ｃ範囲では胱出し
全終了していない画面メモリの内容を祈念なイメージデ
ータで書換えて了う虞几があり芙用性に欠けることにな
る。この対策として、この実施例ではさらに、比較器（
胸と、　　ＨＡＮＤゲートａ印とを付帯している。

このうち、比較器（１２１は書込みアドレスレジスタ（
８）の内容と、読出しアドレスカウンタ（７）の内容と
の大小を刊足し、書込みアドレスレジスタ（３）の内容
が胱出しアドレスカラ／り叫の岡谷エク小さいとき論理
’Ｏ”ｋそ７″Ｌ以外のとき論理１１１を出力するもの
である。

ま几、　ＨＡＮＤゲートｔ１８Ｊは比較器（１２Ｊの出
力を一方入力、読出し期間を示す制御信号を他方入力と
しているので、制御信号Ｆが論理１１１で、且つ、比較
器（胸の出力が論理１１１のとき論理％Ｏｌの誓込み禁
止信号ＧがＡＮＤゲート（８）に加えら几る。

前述した工うに、この実施例では画面メモリ（１）の内
容をアドレスの昇順に読み出しているので、書込みアド
レスが読出しアドレスに等しいかあるいは大きいという
ことは、胱出しを終えていない画面メモリの内容を新た
なイメージデータでｙ４換えることを意味し、このとき
、比較器（＋２１の出力は論理１１１となる。一方、読
出し期ＩＵＪ中、すなわち、制御信号Ｆが論理％１＃に
なると上述した工うＩＣＡＮＤゲート（８）に論理１０
１の書込み禁止信号が加えら几て書込み要求信号りを停
止させる。

かくして、書き込み動作は行なわ几ず、読出しを終えて
いない画面メモリ（１）の内容がイメージデータで書換
えらｎることはない。

一方、書込みＮＩＪｌ″ｌ：が頻止さｎてもランチ（４
）、しジスタ（２）、および、畳込みアドレスレジスタ
（８）の内容は変化しないから、抗出し動作が繰返さｎ
て。

書込みアドレスレジスタ（３）の内容が読出しアドレス
カウンタ（７ンの内容エリ小さくな几ば、ｌ’込みアド
レスレジスタ（３）が示すアドレスに対応した画面メモ
リ（１）の内容はレジスタ（２）の内容に書換えら几、
薔込み璧求そのものが失なわｎることはない。

〔発明の効果〕 Ｏの発明に以上説明したと２ｖ１イメージテータの書き
込みと読出しを時分割で大行し得る曹込み、読出しＦｊ
ｌＪ御部と％畳込みアドレス２工び読出しアドレスの大
小を比較する比較手段と、この比較手段の判定結果に基
いて書込み、読出し制御部の書込み動作上禁止する薔込
み禁止手段とｔ備えているので、画面メモリの内容を印
刷または辰示を目的として読出１除、読出しｔ終えてい
ないデ゛　−夕ｋｉＦ換えることなく、実質的に同時ｉ
ｃ＃ｒ次なイメージデータを画面メモリに薔込むことが
でき、こｆ′Ｌｌｌ′ｃ工って画面メモリの容１ｔｔ−
増大させることなく、出力速度性能の大幅な同上ｔ−図
９得、コストハフォーマンスの潰オＬ７ｔ７リンタある
いｎティスフレイを実現し得る。

【図面の簡単な説明】

因は本発明の一実施例のブロック図″′Ｃある。 、（１）：画面メそり　　　（２）：レジスタ（３）：
書込みアドレスレジスタ （４）二ラッチ　　　　　（６）二シフトレジスタ（６
）二シフト制御回路 （γン：読出しアドレスカウンタ （８１：　Ａ　Ｎ　Ｄゲート　　（９）ニー先順位判定
回路四二セレクタ （６）：曹込み、読出し１ｆｉｌＪ呻部（田：比較手段
としての比較器

Claims (2)

【特許請求の範囲】
1. （１）論理座標に対応したアドレス空間を持つ画面メモ
   リの任意アドレスヘのイメージデータの書き込みと任意
   アドレスからのイメージデータの読出しとを時分割で実
   行し得る書込み、読出し制御部と、書込みアドレスおよ
   び読出しアドレスの大小を判定する比較手段と、この比
   較手段の判定結果に基づき、所定の条件のもとで前記書
   込み、読出し制御部に書き込み禁止信号を加える書込み
   禁止手段とを具備したことを特徴とする画面メモリの書
   込み制御装置。
2. （２）前記書込み、読出し制御部が前記画面メモリの内
   容をアドレスの昇順に読み出すとき、前記比較手段は書
   込みアドレスが読出しアドレスよりも小さくないとき書
   込み禁止信号を出力することを特徴とする特許請求の範
   囲第１項記載の画面メモリの書込み制御装置。