JPS6167379A - テレビジヨン信号の動き検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルテレビジョン信号の動き検出回
路に関する。

〔従来の技術〕

テレビジョン信号をディジタル化する場合に、１画素当
たつのビット数の平均値を低減する高能率符号化方法が
考えられている。そのひとつとして、フレーム間符号化
方法が知られており、フレーム間符号化方法として、動
き補正によるものがある。これは、動き検出により、現
在のフレームと前フレーム間の位置関係情報（動き補正
量又は動きベクトルと称される）を求め、この動き補正
量に基づいて前フレームの画像を操作して、フレーム間
の対応をとるものである。

このようなフレーム間符号化方法に適用できる動き検出
回路の一例として、米国特許第４２７８９９６号明細書
に記載されているものがある。この動き検出は、グラジ
ェント法と呼ばれるもので、以下に述べるように、動き
領域中の全画素についてのフレーム差と傾き情幡−（水
平方向ではサンプリング差、垂直方向ではライン差）を
用いて動き量を求めるものである。

第５図Ａに示すように、輝度１頃斜のある画像が水平方
向に関して１フレームの間に矢印方向（右方向）に動い
て第５図Ｂに示す現フレームの位置に来たものとする。

フレーム差ΔＦを「現フレームの画素から前フレームの
画素を減算したもの」と定義すると、このフレーム差Δ
Ｆは、第５図Ｃに示すものとなり、フレーム差ΔＦの積
算値は、第５図Ｂ中において斜線を付した領域の面積Ａ
となる。この面積Ａは、高さｈと動き量ｖｌとの積であ
る。

ここで、サンプリング差ΔＥを「現サンプリング画素か
ら前サンプリング画素を減算したもの」と定義すると、
高さｈは、サンプリング差ΔＥ（第５図Ｄ）の積算値と
等しいから、水平方向の動き量■１の大きさは、次式で
求められる。

ＩＶＩ　　ｌ＝Σ　１ΔＦｌ／Σ１ΔＦ１第５図Ｃ及び
第５図りから明らかなように、右方向の動きの場合には
、フレーム差の積算値ΣΔＦとサンプリング差の積算値
ΣΔＥとは、互いに異なる極性即ち異符号となる。また
、第５図の場合と異なり、左方向への動きの場合には、
フレーム差の積算値ΣΔＦとサンプリング差の積算値Σ
ΔＥとは、互いに同一の極性即ち同符号となる。

この符号の関係から動きの方向を知ることができる。そ
れ故、サンプリング差ΔＥが正（正の傾き）の時では、
フレーム差ΔＦを加算する積算を行い、サンプリング差
ΔＥが負（負の傾き）の時では、フレーム差ΔＦを減算
する積算を行って面積Ａを求めるようにする。

このようにして、次式により方向を持つ水平方向の動き
量ｖ１が求まる。

ｖｌ＝Σ（ΔＦ−符号（ΔＦ））／Σ１ΔＥ１但し、符
号（ΔＦ）は（ΔＥ＝０）の時に０となり、（ΔＥ≠０
）の時に八Ｅ／ｌΔＥ１となるものである。

上述の考え方は、二次元の動きに拡張してもこのま利用
できる。即ち、新たに縦方向の動きによって発生するフ
レーム差ΔＦも加わるが、符号（ΔＦ）の値は、縦方向
の動きと無相関であるから、縦方向の動きによって生じ
るフレーム差ΔＦの横方向への影響は相殺される。縦方
向の動き量ｖ２は、ライン差ΔＬを「現ライン画素から
前ライン画素を減算したもの」と定義すれば、次式で求
まる。

■２−Σ　（ΔＦ・符号（ΔＦ））／Σ１ΔＬｌ第１Δ
Ｌｌ従来の二次元の動き検出回路の構成を示すブロック
図である。第６図において、６１で示す入力端子にディ
ジタルテレビジョン信号が供給される。このディジタル
テレビジョン信号は、１フレームの遅延量を有するフレ
ーム遅延回路６２と１サンプリング周期の遅延量を有す
るサンプル遅延回路６４と１ラインの遅延量を有するラ
イン遅延回路６６とに供給される。

６３で示す減算器により、入力ディジタルテレビジョン
信号からフレーム遅延回路６２の出力（前フレームの画
素）が減算され、減算器６３の出力からフレーム差ΔＦ
が発生する。６５で示す減算器により、入力ディジタル
テレビジョン信号からサンプル遅延回路６４の出力（前
サンプルの画素）が減算され、減算器６５の出力からサ
ンプリング差ΔＥが発生する。６７で示す減算器により
、入力ディジタルテレビジョン信号からライン遅延回路
６６の出力く前ラインの画素）が減算され、この減算器
６７の出力からライン差ΔＬが発生する。

フレーム差ΔＦが二つの積算回路に供給される。

一方の積算回路は、加／減算器７１とレジスタ７２とか
らなり、加／′ＩＪＪｉ算器７１にフレーム差ΔＦとレ
ジスタ７２の出力とが供給される。他方の積算回路は、
加／減算器８１とレジスタ８２とからなり、加／減算器
８１にフレーム差ΔＦとレジスタ８２の出力とが供給さ
れる。これらの積算回路の加／減算器７１及び８１にフ
レーム差ΔＦが供給される。

加／減算器７１は、制御■回路７３の出力により加算又
は減算の一方の演算動作を行うようにされる。制御回路
７３には、減算回路６５からサンプリング差ΔＥが供給
され、このサンプリング差ΔＥの符号が正の時には、加
算動作を行い、このサンプリング差ΔＥの符号が負の時
には、減算動作を行うように、制御回路７３が加／Ｎ算
器７１を制御する。

加／減算器８１は、制御回路８３の出力により加算又は
減算の一方の演算動作を行うようにされる。制御回路８
３には、減算回路６７からライン差ΔＬが供給され、こ
のライン差ΔＬの符号が正の時には、加算動作を行い、
このライン差ΔＬの符号が負の時には、減算動作を行う
ように、制御回路８３が加／減算器８１を制御する。

サンプリング差ΔＥは、変換回路７４に供給され、絶対
値に変換され、積算のための加算器７５の一方の入力に
供給される。加算器７５の出力がレジスタ７６に供給さ
れ、レジスタ７６の出力が加算器７５の他方の人力に供
給され、レジスタ７６の出力にサンプリング差ΔＥの絶
対値の積算値が取り出される。

ライン差ΔＬは、変換回路８４に供給され、絶対値に変
換され、積算のための加算器８５の一方の入力に供給さ
れる。加算器８５の出力がレジスタ８６に供給され、レ
ジスタ８６の出力が加算器８５の他方の入力に供給され
、レジスタ８６の出力にライン差ΔＬの絶対値の積算値
が取り出される。

前述のように、水平方向の動きｖｌは、フレーム差ΔＦ
を動き領域で加算又は減算したものを割算器７７により
サンプリング差ΔＥの絶対値の積算値で割ることで求め
られ、出力端子７８にこの動き出力ｖ１を得ることがで
きる。また、垂直方向の動きｖ２は、割算器８７により
フレーム差ΔＦを動き領域で加算又は減算したものをラ
イン差ΔＬの絶対値の積算値で割ることで求められ、出
力端子８８にこの動き出力ｖ２を得ることができる。

〔発明が解決しようとする問題点〕

上述のグラジェント法による動き検出は、定常性（ΔＥ
の連続性）を仮定しているので、この条件を満たさない
極値は、以下のように、動き検出の精度を低下させる原
因となる。

第７図Ａに示すように、前フレームにおいて画素ａ、　
　ｂ、　　（からなる極値があったとき、■フレームで
１画素分左方向へ動いたとき（第７図Ｂ）、画素すでは
、フレーム差ΔＦが正となり、サンプリング差へＥが正
となる。この両者の符号が同一であるから、左方向の動
きとして正しく検出される。一方、第７図Ａに示す極値
が１画素分右方向へ動いたとき（第７図ｃ）、画素すで
は、フレーム差ΔＦが正となり、サンプリング差ΔＥが
正となる。従って、右方向の動きにもかかわらず左方向
の動きとして誤って検出してしまう。

また、下向きの極値のときは、動きの方向が左右いづれ
でも、フレーム差ΔＦが負となると共に、サンプリング
差ΔＥが負となる。従って、真の動きの方向が右方向に
もかかわらず二人方向の動きとして誤って判定してしま
う。

一般のテレビジョン信号では、極値がいたる所にあるの
で、極値の影響による動き検出の精度の低下は、無視で
きない問題である。

従って、この発明の目的は、極値のような非定常部によ
る動き検出の精度の低下の問題を解決できるテレビジョ
ン信号の動き検出回路を提供することにある。

〔問題点を解決するための手段〕

この発明は、ディジタルテレビジョン信号の現フレーム
及び前フレーム間のフレーム差ΔＦを発生する遅延及び
演算手段７，１０と、ディジタルテレビジョン信号の傾
きΔＥを発生する遅延及び演算手段と、フレーム差を積
算するたぬの積算手段を構成する加／減算器と、積算手
段の出力をディジタルテレビジョン信号の傾きΔＥの絶
対値の積算値により割算する手段と、加／減算器の加算
又は減算の状態をディジタルテレビジョン信号の傾きΔ
Ｅの極性と関連して制御する手段とからなる動き検出回
路を少なくとも２個備え、動き検出回路の一方は、遅延
及び演算手段５゜８、　１１　　（３，５，６）により
、現画素と前画素との（頃きΔＥＬ（ΔＬＵ）を検出し
、動き検出回路の他方は、遅延及び演算手段５．１２　
（２，４゜５．１４）により、現画素と後の画素との傾
きΔＥＲ（ΔＬＤ）を検出する構成とされ、動きの方向
又はこれと関連する情報により、２個の動き検出回路の
夫々の動き出力を選択して出力する手段２８　　（４８
）、２９　（４９）を設けたテレビジョン信号の動き検
出回路である。

〔作用］ 傾きとして、左側の傾きΔＥＬと右側の傾きΔＥＲとの
夫々を用いる動き検出回路を独立に２系統設け、極値の
ときに動きの方向を正しく検出している側の動き検出回
路の出力を選択的に取り出す。水平方向のみならず、垂
直方向に関しても、上側の傾きΔＬＵと下側の傾きΔＬ
Ｄとの夫々を用いる動き検出回路を独立に２系統設けて
、各動き検出回路の出力のうちで、動きの方向を正しく
検出している側のものを選択する。この選択は、２個の
動き検出回路の出力の絶対値を比較することにより、又
は２個の動き検出の出力の符号を見ることに基づいて行
うことができる。

〔実施例〕

以下、この発明の一実施例について図面を参照して説明
する。

第１図において、１は、ディジタルテレビジョン信号の
入力端子である。この入力信号は、夫々１ラインの遅延
量を持つライン遅延回路２及び３の縦続接続に供給され
ると共に、１サンプリング周期の遅延量を持つサンプル
遅延回路４に供給される。ライン遅延回路２の出力にサ
ンプル遅延回路５が接続され、ライン遅延回路３の出力
にサンプル遅延回路６が接続される。サンプル遅延回路
５の出力にフレーム遅延回路７及びサンプル遅延回路８
が接続される。

サンプル遅延回路５の出力が動き検出の対象となる現画
素である。サンプル遅延回路５の出力及びフレーム遅延
回路７の出力が減算回路１０に供給され、現フレームの
画素から前フレームの対応する画素が減算され、減算回
路ＩＯの出力にフレーム差ΔＦが取り出される。

現画素を８１とすると、この現画素Ｓ１の近傍の画素が
水平方向及び垂直方向に関しての傾きの検出のために用
いられる。然も、この傾きの検出は、現画素とその前画
素との間、現画素とその後の画素との間の両者に関して
なされる。第２図は、現画素Ｓ１の近傍の画素を示す。

入力端子１に画素Ｓ６が供給される時には、ライン遅延
回路２の出力は、■ライン前の画素Ｓ２であり、ライン
遅延回路３の出力は、２ライン前の画素Ｓ５であり、サ
ンプル遅延回路４の出力は、１サンプル前の画素Ｓ４で
ある。

従って、画素Ｓ２より１サンプル前の現画素Ｓ１がサン
プル遅延回路５の出力に生じ、現画素Ｓ１より１サンプ
ル前の画素ＳＯがサンプル遅延回路８の出力に生しる。

また、現画素Ｓ１の１ライン後の画素Ｓ４がサンプル遅
延回路４の出力に生じ、現画素Ｓ１の１ライン前の画素
Ｓ３がサンプル遅延回路６の出力に生しる。

水平方向の傾きは、減算回路１１及び１２により求めら
れる。つまり、減算回路１１において、現画素Ｓ１から
１サンプル前の画素ＳＯが減算され、その出力に左側の
サンプリング差ΔＥＬが生じ、減算回路１２において、
１サンプル後の画素Ｓ２から現画素Ｓ１が減算され、そ
の出力に右側のサンプリング差ΔＥＲが生しる。

垂直方向の仲きは、減算回路１３及び１４により求めら
れる。つまり、減算回路１３において、現画素Ｓ１から
１ライン前の画素Ｓ３が減算され、その出力に上側のラ
イン差ΔＬｔＪが生し、減算回路１４において、■ライ
ン後の画素Ｓ４から現画素Ｓ１が減算され、その出力に
下側のライン差ΔＬＤが生じる。

これらの水平方向に関して現画素の前後の（頃きΔＥＬ
及びΔ巳Ｒと、垂直方向に関して現画素の前後の傾きΔ
ＬＵ及びΔＬ　Ｄとの合計４個の（頃きを用いて、動き
検出を行う回路系統が独立に４個設けられている。

減算回路１０の出力に得られたフレーム差Δ■：′が第
１〜第４の４個の積算回路に供給される。第１の積算回
路は、加／残算器２１とこの加／戚算器２１の出力が供
給されるレジスタ２２とからなり、加／減算器２１にフ
レーム差ΔＦとレジスタ２２の出力とが供給される。第
２の積算回路は、加／減算器３１とこの加／減算器３１
の出力が供給されるレジスタ３２とからなり、加／減算
器３１にフレーム差ΔＦとレジスタ３２の出力とが供給
される。第３の積算回路は、加／減算器４１とこの加／
減算器４１の出力が供給されるレジスタ４２とからなり
、加／減算器４１にフレーム差ΔＦとレジスタ４２の出
力とが供給される。第４の積算回路は、加／減算器５１
とこの加／減算器５１の出力が供給されるレジスタ５２
とからなり、加／戚算器５１にフレーム差ΔＦとレジス
タ５２の出力とが供給される。

加／減算器２１は、制御回路２３の出力により加算又は
減算の一方の演算動作を行うように制御される。制御回
路２３には、減算回路１１からサンプリング差ΔＥＬが
供給され、このサンプリング差ΔＥＬの符号が正の時に
は、加算動作を行い、このサンプリング差ΔＥＬの符号
が負の時には、減算動作を行うように、制御回路２３が
加／減算器２１を制御する。加／減算器３１は、制御回
路３３の出力により加算又は減算の一方の演算動作を行
うようにされる。制御回路３３には、減算回路１２から
サンプリング差ΔＥＲが供給され、このサンプリング差
ΔＥＲの符号が正の時には、加算動作を行い“、このサ
ンプリング差ΔＥＲの符号が負の時には、減算動作を行
うように、制御回路３３が加／減算器３１を制御Ｂする
。

加／減算器４１は、制御回路４３の出力により加算又は
減算の一方の演算動作を行うようにされる。制御回路４
３には、減算回路１３からライン差ΔＬＵが供給され、
このライン差ΔＬ［Ｊの符号が正の時には、加算動作を
行い、このライン差ΔＬＵの符号が負の時には、減算動
作を行うように、制御回路４３が加／減算器４１を制御
する。

サンプリング差ΔＥＬは、変換回路２４に供給され、絶
対値に変換され、積算のための加算器２５の一方の入力
に供給される。加算器２５の出力がレジスタ２６に供給
され、レジスタ２６の出力が加算器２５の他方の入力に
供給され、レジスタ２６の出力にサンプリング差ΔＥＬ
の絶対値の積算値が取り出される。サンプリング差ΔＥ
Ｒは、変換回路３４に供給され、絶対値に変換され、積
算のための加算器３５の一方の入力に供給される。

加算器３５の出力がレジスタ３６に供給され、レジスタ
３６の出力が加算器３５の他方の入力に供給され、レジ
スタ３６の出力にサンプリング差ΔＥＲの絶対値の積算
値が取り出される。

ライン差ΔＬ［Ｊは、変換回路４４に供給され、絶対値
に変換され、積算のための加算器４５の一方の入力に供
給される。加算器４５の出力がレジスタ４６に供給され
、レジスタ４６の出力が加算器４５の他方の人力に供給
され、レジスタ４６の出力にライン差ΔＬＵの絶対値の
積算値が取り出される。ライン差ΔＬＤは、変換回路５
４に供給され、絶対値に変換され、積算のための加算器
５５の一方の入力に供給される。加算器５５の出力がレ
ジスタ５６に供給され、レジスタ５６の出力が加算器５
５の他方の入力に供給され、レジスタ５６の出力にライ
ン差ΔＬＤの絶対値の積算値が取り出される。

水平方向の動きｖｌは、割算器２７又は３７により、フ
レーム差ΔＦを動き領域で加算又は減算したものをサン
プリング差ΔＥＬ又はΔＥＲの絶対値の積算値で割るこ
とで求められる。また、垂直方向の動きｖ２は、割算器
４７又は５７によりフレーム差ΔＦを動き領域で加算又
は減算したものをライン差ΔＬＵ又はΔＬＤの絶対値の
積算値で割ることで求められる。

割算器２７から左側のサンプリング差ΔＥＬを用いて検
出された動き出力がセレクタ２８及びセレクト信号発生
回路２９に供給され、割算器３７から右側のサンプリン
グ差ΔＥＬを用いて検出された動き出力がセレクタ２８
及びセレクト信号発生回路２９に供給される。このセレ
クタ２Ｂは、セレクト信号発生回路２９からのセレクト
信号により制御されるものである。セレクタ２日の出力
信号が出力端子３０に水平方向の動き出力ｖｌとして取
り出される。この動き出力ｖ１は、その符号ビットが動
きの方向を示し、その値が動きの量を示すものである。

割算器４７から上側のライン差ΔＬＵを用いて検出され
た動き出力がセレクタ４８及びセレクト信号発生回路４
９に供給され、割算器４７から下側のライン差△ＬＤを
用いて検出された動き出力がセレクタ４８及びセレクト
信号発生回路４９に供給される。このセレクタ４８は、
セレクト信号発生回路４９からのセレクト信号により制
御されるものである。セレクタ４８の出力信号が出力端
子５０に垂直方向の動き出力ｖ１として取り出される。

この動き出力ｖ１は、その符号ビットが動きの方向を示
し、その値が動きの量を示すものである。

セレクト信号発生回路２９は、セレクタ２８に供給され
る二つの動き出力のうちで、絶対値の大きい方を選択す
るセレクト信号を発生する構成又はセレクタ２８に供給
される二つの動き出力の符号に応じて（即ち、符号が正
の時は、左側のサンプリング差ΔＥＬに基づく動き出力
を選択し、符号が丁１の時は、右側の号ンブリング差Δ
１工［？に粘づく動き出力を選択する。）動き出力を選
択する。

セレクト信号発生回路４９も同様にセレクタ４８に対す
るセレクト信号を発生する。

上述のように、水平方向及び垂直方向の各々に関して独
立の二つの動き検出系統を設け、各系統の動き出力を選
択することにより、動き検出の精度を向上させることが
できる。以下にその理由を説明する。

第３図において破線で示す３画素の物体が１フレーム後
に実線で示すように、右方向へ動いた時、グラジェント
法では、ｂ点（現画素）の傾きΔＥＬを（ａ　−ｂ）間
の差分により求めている。即ち、現画素の左側の傾きΔ
ＥＬを用いてフレーム差ΔＦとの関係から右方向の動き
を算出している。傾きとしては、現画素の右側＜ｂ−ｃ
）間の差分ΔＥＲを用いても、全画素を使って積算する
ので、同じ動き量が求まる。

しかし、極値の場合には、傾きとしてΔＥＬとΔＥＲの
どちらを使うかで精度が大幅に変わる。

第４図において破線で示す極値を含む３画素が１フレー
ム後に１画素分だけ左方向へ動いたとき（動き量ＶＬ）
並びにこの３画素が１フレーム後に１画素分だけ右方向
へ動いたとき（動き量ｖＲ）を考える。この場合は、動
きの方向によらず、フレーム差ΔＦが正となる。

左方向の動きの場合では、左側のサンプリング差ΔＥＬ
を用いると、精度良く左方向の動きとして正しく検出す
る。しかし、右側のサンプリング差ΔＥＲを用いると、
このサンプリング差ΔＥＲが負のために、右方向の動き
として誤って判定し、然も、検出精度が悪い。一方、右
方向の動きの場合では、右側のサンプリング差ΔＥＲを
用いると、精度良く右方向の動きとして正しく検出する
。しかし、左側のサンプリング差ΔＥＬを用いると、こ
のサンプリング差ΔＥＬが正のために、左方向の動きと
して誤って判定し、然も、検出精度が悪い。このように
、動きの方向によって、傾きとして左側のものΔＥＬを
用いるか、右側のものΔＥＲを用いるかによって動き検
出の精度が全く異なる。

極値の向きが上向き及び下向きの何れの場合でも、ΔＥ
Ｌ及びΔＥＲと左方向の動き及び右方向の動きとの関係
は、次の表に示すものとなる。

前述のこの発明の一実施例は、水平方向に関して、ΔＥ
Ｌ及びΔＥＨの夫々を使う動き検出の２系統を設けて、
セレクタ２８により、正しい動き出力を選択するので、
高い精度で動き検出を行うことができる。即ち、前出の
表から分かるように、絶対値の大きい方の動き出力を選
択するか、動き出力の符号が正の時は、ΔＥＬを用いた
系統の動き出力を選択すると共に、動き出力の符号が負
の時は、ΔＥＲを用いた系統の動き出力を選択するよう
に、符号を見て動き出力をセレクタ２８が選択する。

垂直方向の動きに関しても、水平方向と同様に、傾きと
してライン差ΔＬＵ及びΔＬＤの夫々を用いた２系統の
動き出力のうちで正しい方の動き出力がセレクタ４８に
より選択される。

尚、この発明は、水平方向又は垂直方向の一方のみの動
きを検出する一次元の動き検出に適用しても良い。また
、この発明は、全画素を使わず、所定数の画素ごとの代
表点を使用する動き検出回路に対しても適用することが
できる。

また、フレーム差を積算する加／減算器を制御する制御
回路２３，３３，４３．５３は、傾きの符号で単純に制
御する構成に限らず、この符号が反転するまで、前回の
状態を保持する構成としても良い。この構成によれば、
動き量の大きい時或いは急峻な傾斜を持つ動き物体の時
でも、動き検出の精度の低下を防止することができる。

〔発明の効果〕 この発明によれば、定常性を有していない極値について
も、正しく動き検出を行うことができ、従って、動き検
出の精度を大幅に向上させることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図、第
３図、第４図の夫々はこの発明の一実施例の説明に用い
る路線図、第５図はグラジェント法による動き検出の説
明に用いる路線図、第６図は従来の動き検出回路のブロ
ック図、第７図は従来の動き検出回路の問題点の説明に
用いる路線図である。 １：ディジタルテレビジョン信号の入力端子、２゜３ニ
ライン遅延回路、４，５，６．８：サンプル遅延回路、
７：フレーム遅延回路、１０．１１゜１２．１３，１４
：減算回路、２１，３１，４１゜５１：加／ｆｊ、算器
、２７．３７，４７，５７：割算器、２８．４８：セレ
クタ、２９．４９：セレクト信号発生回路、３０，５０
：出力端子。

Claims (1)

1. 【特許請求の範囲】 ディジタルテレビジョン信号の現フレーム及び前フレー
   ム間のフレーム差を発生する遅延及び演算手段と、上記
   ディジタルテレビジョン信号の傾きを発生する遅延及び
   演算手段と、上記フレーム差を積算するための積算手段
   を構成する加／減算器と、上記積算手段の出力を上記デ
   ィジタルテレビジョン信号の上記傾きの絶対値の積算値
   により割算する手段と、上記加／減算器の加算又は減算
   の状態を上記ディジタルテレビジョン信号の上記傾きの
   極性と関連して制御する手段とからなる動き検出回路を
   少なくとも２個備え、 上記動き検出回路の一方は、上記遅延及び演算手段によ
   り、現画素と前画素との上記傾きを検出し、上記動き検
   出回路の他方は、上記遅延及び演算手段により、現画素
   と後の画素との上記傾きを検出する構成とされ、動きの
   方向又はこれと関連する情報により、上記２個の動き検
   出回路の夫々の動き出力を選択して出力する手段を設け
   たことを特徴とするテレビジョン信号の動き検出回路。