JPS6168659A - Ｒｏｍ自動切換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、ＲＯＭを複数個使用したマイクロプロセッ
サシステムにおいて、不良ＲＯＭをノ々ツクアップ用の
ＲＯＭに切り換えるようにしたＲＯＭ自動切換回路に関
する。

〔発明の技術的背景とその問題点〕

従来、ＲＯＭを複数個使用したマイクロプロセッサシス
テムにおいては、ＲＯＭ内にプログラムを分散して畏き
込んでいる性質上、ＲＯＭが不良の場合にシステムダウ
ンにつながり、しかも不良ＲＯＭの発見が困難である。

このような問題を解決する方法としては、従来次の方法
があった。

（１）、システムを一時停止させ、プリント基板毎にカ
ード試験器によりＲＯＭの内容をチェックする方法。

（２）、システムを一時停止させ、プリント基板からＲ
ＯＭを取り外しＲＯＭデータをチェックする方法。

（３）、システムの機能を意図的に低下（不良ＲＯＭを
切り離す）させて、システムを作動させる方法。

（４）、システム内にパック・アップ用ＲＯＭを持たせ
、ＲＯＭ全体を同時に切り換えシステムを作動させる方
法。

これらの（１）〜（３）の方法はチェ、り対象となるプ
リント基板に対して試験器を接続し之り、プリント基板
内部のＲＯＭを外すように一旦電源をオフにして、機器
内部にまで人為的操作を行なわなければならず、煩わし
いばかりか、システム効率を低下させる。

また、（４）の方法でもある同一内容のパック・アップ
用ＲＯＭがすべて不良となれば、システムは完全にダウ
ンしてしまう場合が多い。

〔発明の目的〕

この発明は、上記従来の欠点を除去するためになされた
もので、機器内部で不良ＲＯＭをパック・アップ用のＲ
ＯＭに個別に切り換え、また機能が低下した状態での動
作を可能にし、完全なシステムダウンを回避可能にでき
るＲＯＭ自動切換回路を提供することを目的とする。

〔発明の概要〕

この発明のＲＯＭ自動切換回路は、モジュールの構成主
体をなす複数個のＲＯＭを並列的に配置するとともに各
ＲＯＭの一部に検査データを誉き込み、この複数・個の
ＲＯＭのうちの作動させる所定のＲＯＭから読み出され
た検査データと比較検査用データとの一致の有無を比較
部で比較し、この比較の結果両者が一致している場合に
は、このＲＯＭに通常の動作を行なわせ、比較の結果が
不一致のときには他のＲＯＭに切り換えてその切り換え
たＲＯＭの検査データと比較検査用データとの一致の有
無を順次比較し、すべでのＲＯＭの検査データが比較検
査用データと不一致の場合には七ジュールダウン信号を
発生させるようにしたものである。

〔発明の実施例〕

以下、この発明のＲＯＭ自動切換回路の実施例について
図面に基づき説明する。第１図はその一実施例の全体の
構成を示すブロック図である。

との第１図において、１０１〜１０４はユニ、トナ０〜
ユニ、トφにであり、各ユニットナ０１０１〜ユニ、ト
ナに１０４はそれぞれ同一構成をなすものであるから、
ユニット÷０１０１を代表して述べることにする。

システムプログラムは機能別にユニット÷０１０１から
ユニ、トナに１０４に分割されていると仮定する＠ 各ユニットはＲＯＭ自動切換回路を含む複数のモジュー
ル、モジ、−ルナ１５〜モジユールφＭ７から構成され
ている。

モジュールナ１５〜モジュールナＭ７はそれぞれ同一構
成をなしており、その内部の詳細な構成は第２図に示さ
れている。

この第２図において、モジュールナ１５を代表して述べ
ることにする。

この第２図において、イニシアルＲＯＭ　Ｂとパ、クア
ッｆ　ＲＯＭφ１９からバックアップＲＯＭφＮｉｌを
有しており、これらのイニシアルＲＯＭ　Ｊとバックア
ップＲＯＭφ１９〜バックアッ！ＲＯＭφＮｌｌの出力
データ２０はそれぞれレジスタ２１でラッチされるよう
になっている。

レジスタ２１でう、チされた内容は比較部２２で比較検
査用データ２３と比較されるようになっている。

このイニシアルＲＯＭ　８　ｔたけバックアップＲＯＭ
φ１９〜パ、クアップＲＯＭφＮｉｌの出力データと比
較検査用データ２３が一致すると、ホルト信号１９が停
止し、通常動作に戻るようになっている。

モジ轟−ル＋０５内において、クロック１２が検査信号
発生部１３に入力されるようになっている・ このクロック１２が入力されると、検査信号発生部１３
から検査信号１４がアドレス切換部１５、ホルト信号発
生部１８．　ＲＯＭ選択部２４に送出するようになって
いる。

検査信号１４がアドレス切換部１５に入力されると、こ
のアドレス切換部１５はアドレス人力１６から検査アド
レス１７に切シ換えて、イニジアルＨＯＭ　Ｅｌ　、　
ハック７　、７’　ＲＯＭφ１９〜パックア、グＲＯＭ
φＮｉｌのいずれかに薔き込まれたチェックデータを読
み出して、レジスタ２ノに転送するようになっている。

また、検査信号１４がホルト信号発生部１８に入力され
ると、このホルト信号発生部１８からホルト信号１９が
発生され、アドレス切換部１５およびリセット信号発生
部２５に送出するようになっている。

さらに、上記比較部２２において、イニシアルＲＯＭ　
Ｂの出力をラッチしたレジスタ２ノの出力と比較検査用
データ２３が異なると、ＲＯＭ選択部２４により、イニ
シアルＲＯＭ　８からバックアップＲＯＭφ１９に切り
換えられるようになっている。

また、ホルト信号１９がその後、停止するようになって
おり、リセット信号発生部２５よりリセット信号２６が
発生するようになっている。

さらに、イニシアルＲＯＭｇ、パックア、デＲＯＭφ１
９〜バックア、グＲＯＭφＮｉｌのすぺてが異常の場合
には、ＲＯＭ選択部２４の出力がモジュールダウン信号
発生部２７に送出されるようになっており、これにより
、モジュールダウン信号発生部２７からモジュールダウ
ン信号２８が発生する。

ユニット内において、一つ以上のモジュールからこのモ
ジュールダウン信号２８が発生すると、そのユニット内
の各モジュールφ１５〜モジュールφＭ７のリセット信
号発生部２５．ホルト信号発生部１８．出力データ切換
部３ｏにユニットダウン信号２９が入力されるようにな
っている。

このユニットダウン信号２９が入力されると、リセット
信号２６．ホルト信号１９がマスクされるよりになって
いるとともに、出力データ切換部３０によって、出力デ
ータ３ノがＲＯＭ出力データ２０からリターンコードデ
ータ３２に切り換わるようになっている・ 次に、以上のように構成されたこの発明のＲＯＭ自動切
換回路の動作について、第３図の７０−チャートおよび
第４図（、）〜第４図（ｈ）のタイムチャートを併用し
て説明する。

まず、第３図のステ、７’Ｓ１の通常動作において、各
モジュール内で第４図（、）に示すように′クロック１
２が検査信号発生部１３に入力され、この検査信号発生
部１３から第４図（ｂ）に示す検査信号１４が発生する
（ステ、グ８２）。

この検査信号１４により、アドレス切換部１５で第４図
（ｄ）に示すように、アドレス入力１６が検査データア
ドレス１７に切り換えられる。

また、ステップＳ３において、ユニットダウンしていな
いので、ステップＳ３からステップＳ４に移行し、ホル
ト信号発生部１８から第４図（Ｃ）に示すように、ホル
ト信号１９が発生される。

検査データアドレス１７がステップＳ５でアドレス切換
回路１５を経て、イニシアルＲＯＭ　Ｂに入力されるこ
とにより、このイニシアルＲＯＭ８から検査データがＲ
ＯＭ出力２０（第４図（＠））としてレジスタ２１に出
力され（ステ、グＳ６）。

このレジスタ２１でラッチされる。

レジスタ２１でラッチされたＲＯＭ出力データ２０と比
較検査用データ２３とが比較部２２で比較される。この
比較の結果、ＲＯＭ出力データ２０と比較検査用データ
２３とが一致すると、比較部２２かも第４図（ｆ）に示
すように、正常の出力が出力されるとともに、ホルト信
号１９が停止しくステラ７’Ｓ７）、ステラ、７’Ｓ１
の通常動作へ戻る。

また、ＲＯＭ出力データ２０と比較検査用データ２３が
異なると、比較部２２から異常の出力がＲＯＭ選択部２
４に送られ、このＲＯＭ選択部２４により、ＲＯＭがイ
ニシアルＲＯＭ　Ｂから第４図（ｇ）に示すように、バ
ックアップＲＯＭφ１９に切り換えられる。

このとき、モジュールはダウンしていないので、ステッ
プＳ６からステップＳ８を経てステ、７’Ｓ９に移行し
、ＲＯＭ選択信号を変更して、上述のようにバックアッ
プＲＯＭφ１９が選択される。

ソノ後、ステップＳＩＯでホルト信号１９が停止し、ス
テップ３１１でリセット信号発生部２５より第４図（ｈ
）に示すリセット信号２６が発生される。

もし、すべてのＲＯＭが異常である場合、ステップＳ８
からステップ８１２に移行し、モジュールダウン信号発
生部２７からモジュールダウン信号２８が発生される。

ユニット内で１個以上のモジュールからモジュールダウ
ン信号２８が発生すると、そのユニット内の全モジュー
ルにユニットダウン信号２９が入力される。このユニッ
トダウン信号２９がモジー−ルに入力されると、リセッ
ト信号２６．ホルト信号１９はマスクされる。

また、出力データ切換部３０によって、出力データ３１
がＲＯＭ出力データ２０からリターンコードデータ３２
に切り換わる（ステップ５１２）。

この結果、ＣＰＵがユニットダウン状態のユニットをコ
ールした場合、処理を行なわず、もとの処理へ復帰する
。

各ユニットのユニットダウン信号２９は、システムダウ
ンに直結するユニット（ユニットナｏ：のものと、それ
以外のユニットダウン信号２９の論理積信号３４〜３６
との論理和信号３３によりシステムダウン信号３７が生
成される。

〔発明の効果〕

以上のように、この発明のＲＯＭ自動切換回路によれば
、モジュールの構成主体をなす複数個のＲＯＭを並列的
に配置するとともに各ＲＯＭの一部に検査データを蓄き
込み、この複数個のＲＯＭのうちの作動させる所定のＲ
ＯＭから読み出された検査データと比較検査用データと
の一致の有無を比較部で比較し、この比較の結果両者が
一致している場合にはこのＲＯＭに通常の動作を行なわ
せ、比較の結果が不一致の場合には他のＲＯＭに切り換
えてその切り換えたＲＯＭの検査データと比較検査用デ
ータとの一致の有無を順次比較し、すべてのＲＯＭの検
査データが比較検査用データと不一致の場合にはモジュ
ールダウン信号を発生させるようにしたもので、ＲＯＭ
を使用している装置において、ＲＯＭの異常の検出およ
び復旧を装置の動作中に行なうことができる。

また、システムの機能低下状態での動作により、完全な
システムダウンの自動回避が実現される。

【図面の簡単な説明】

第１図はこの発明のＲＯＭ自動切換回路の一実施例の全
体の構成を示すブロック図、第２図は第１図のＲＯＭ自
動切換回路におけるユニットを構成するモジー−ルの詳
細な回部構成を示すブロック図、第３図は第２図のモジ
ュールの動作の流れを示すフローチャート、第４図は同
上モソユールの動作を説明するためのタイムチャートで
ある。 １０１〜１０４・・・ユニット、５〜７・・・モジュー
ル、８・・・イニシアルＲＯＭ、４？〜１１・・・パッ
クアッグＲＯＭ、ＺＪ・・・検査信号発生部、１５・・
・アドレス切換部、１８・・・ホルト信号発生部、２１
・・・レジスタ、２２・・・比較部、２４・・・ＲＯＭ
還択部、２５・・・リセット信号発生部、２７・・・モ
ジュールダウン信号発生部、３０・・・出力データ切換
部。 第３図 第４図

Claims (1)

【特許請求の範囲】
1. 並列的に接続されそれぞれ一部分に検査データが書き込
   まれかつモジュールの構成主体をなす複数個のＲＯＭと
   、この複数個のＲＯＭのうちの作動させる所定のＲＯＭ
   から読み出された上記検査データと比較検査用データと
   の一致の有無を比較する比較部と、この比較部の比較の
   結果が一致している場合には上記作動させるＲＯＭに通
   常動作を行わせるとともに不一致の場合にはこの作動さ
   せるＲＯＭから他のＲＯＭに切り換えてこのＲＯＭの検
   査データと上記比較検査用データとの一致の有無を上記
   比較部に比較させる第１の手段と、すべての上記ＲＯＭ
   の検査データと比較検査用データとが不一致の場合モジ
   ュールダウン信号を発生する第２の手段とよりなるＲＯ
   Ｍ自動切換回路。