JPS6173493A - Ｖｔｒのカラ−キラ−回路 - Google Patents
Ｖｔｒのカラ−キラ−回路Info
- Publication number
- JPS6173493A JPS6173493A JP59196414A JP19641484A JPS6173493A JP S6173493 A JPS6173493 A JP S6173493A JP 59196414 A JP59196414 A JP 59196414A JP 19641484 A JP19641484 A JP 19641484A JP S6173493 A JPS6173493 A JP S6173493A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- color killer
- killer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/793—Processing of colour television signals in connection with recording for controlling the level of the chrominance signal, e.g. by means of automatic chroma control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）＆東上の利用分野
本発明は、ＶＴＲ（＠気記録再生装＃）のカラー信号処
理回路に係わり、特に同回路忙おけるカラーキラー回路
に関する。
理回路に係わり、特に同回路忙おけるカラーキラー回路
に関する。
（ロ）従来の技術
一般にＶＴＲのカラー信号処理回路において、カラー信
号記録時、クロマ信号のレベルが低下したとき、前記カ
ラー信号を記録しないようにカラーキラー回路が設けら
れている。このカラーキラー回路を動作させる方式とし
て、クロマ信号の中から所謂バースト（又はカラーバー
ストと呼ばれる）信号を抜取り、この信号を用いてクロ
マ信号のサブキャリア周波数ＣｆＫ。）で発振する電圧
制御発脹器を７二−ズロツクトループ（以下ＰＬＬと称
する）にて閉ループになし、帰還構成になしである。
号記録時、クロマ信号のレベルが低下したとき、前記カ
ラー信号を記録しないようにカラーキラー回路が設けら
れている。このカラーキラー回路を動作させる方式とし
て、クロマ信号の中から所謂バースト（又はカラーバー
ストと呼ばれる）信号を抜取り、この信号を用いてクロ
マ信号のサブキャリア周波数ＣｆＫ。）で発振する電圧
制御発脹器を７二−ズロツクトループ（以下ＰＬＬと称
する）にて閉ループになし、帰還構成になしである。
その−例としてテレビ技術１９８４年６月号Ｐ。
６６に示されているよう（、クロマ信号のサブキャリア
（ＳＣ）周波数（３，５８Ｍ）（ｚ ）を発生する３、
５８ Ｍｋ発振器（１）の出力を第１の位相比較器（
ＰＤ−１）＋２１及び第２の位相比較器（ＰＤ−２）（
３１Ｋ発振出力を加え、前記第１の位相比較器（２）及
び第２の位相比較器（３）にバースト抜取回路（４）か
らによって得られたバースト信号を加え、第１０位相比
較器（２）からは、制御出力を端子（５）に導出し、コ
ンデンサｔ６１ Ｋ平滑した後忙発振器（１）に加えろ
。
（ＳＣ）周波数（３，５８Ｍ）（ｚ ）を発生する３、
５８ Ｍｋ発振器（１）の出力を第１の位相比較器（
ＰＤ−１）＋２１及び第２の位相比較器（ＰＤ−２）（
３１Ｋ発振出力を加え、前記第１の位相比較器（２）及
び第２の位相比較器（３）にバースト抜取回路（４）か
らによって得られたバースト信号を加え、第１０位相比
較器（２）からは、制御出力を端子（５）に導出し、コ
ンデンサｔ６１ Ｋ平滑した後忙発振器（１）に加えろ
。
前記第２図中（６）は水晶発振子、（７）は９０’移相
器を示し、前記第２の位相比較器（２）の出力はコンデ
ンサ（８）にて平滑された後に比較器（９）を介して端
子（１）にカラーキラー信号を得る構成である。
器を示し、前記第２の位相比較器（２）の出力はコンデ
ンサ（８）にて平滑された後に比較器（９）を介して端
子（１）にカラーキラー信号を得る構成である。
（ハ） 発明が解決しようとする問題点従来の構成によ
れば、バースト抜取回路（４）が正常に動作し、バース
ト抜取パルスが常江発生している場合は問題ないが、仮
に水平同期信号にノイズが重畳したとき、低域変換信号
を作るためのＡＦＣ（自動周波数制御）系が乱れること
になり、この場合にもカラーキラー信号を端ソ１０）か
ら導出し、カラーキラー動作を行わせる必要があるが前
述の構成では充分なカラーキラーが行えない欠点があっ
た。
れば、バースト抜取回路（４）が正常に動作し、バース
ト抜取パルスが常江発生している場合は問題ないが、仮
に水平同期信号にノイズが重畳したとき、低域変換信号
を作るためのＡＦＣ（自動周波数制御）系が乱れること
になり、この場合にもカラーキラー信号を端ソ１０）か
ら導出し、カラーキラー動作を行わせる必要があるが前
述の構成では充分なカラーキラーが行えない欠点があっ
た。
に）問題を解決するための手段
本発明は、現在一般に用いられているカラーキラー回路
に加え、記録時に低域変換を行うだめのｍｆＫの発振周
波数を有するＶＣＯの位相ロック検出を行うＰＬＬロッ
ク検出回路を設け、該ＰＬＬロック検出回路の出力と前
記カラーキラー検出回路の出力とを加算してカラーキラ
ー信号として用いる構成である。
に加え、記録時に低域変換を行うだめのｍｆＫの発振周
波数を有するＶＣＯの位相ロック検出を行うＰＬＬロッ
ク検出回路を設け、該ＰＬＬロック検出回路の出力と前
記カラーキラー検出回路の出力とを加算してカラーキラ
ー信号として用いる構成である。
（ホ）作用
本発明のＶＴＲのカラーキラー回路においては、ｍｆＫ
ＶＣＯの出力をＰＬＬ口７り検出回路に加えて、前記ｖ
ＣＯが位相ロックしているか否かによって所定の出力を
得、弱入力信号時のカラーキラー動作を安定化する。
ＶＣＯの出力をＰＬＬ口７り検出回路に加えて、前記ｖ
ＣＯが位相ロックしているか否かによって所定の出力を
得、弱入力信号時のカラーキラー動作を安定化する。
（へ）災施例
図面に従って本発明を説明すると、第１図％ま本発明の
ＶＴＲのカラーキラー回路のブロック図、第３図は同回
路の各部説明波形図を示し、Ｑｌｌは同期信号分離回路
、α２は−ＬＨキラー回路、α３１はゲートパルス作成
回路、ａ４は水平同期信号の周波数への整数倍（ｍｆＫ
）の発振周波数を有するｖＣＯ（電圧制御発振器） ＋
（１９は１ ／ ｍ分周器、叫は１ ／ ｎ分周器（
ｎは整数）、（１７）は低域変換するためのコンバータ
、０唱まゲート回路、α！ｌｌは第１０ローパスフイル
タ、（２ＩＪはＰＬＬロック検出回路、（２１）は第２
のローパスフィルタ、（２２１は比較器、のはカラーキ
ラー検波回路、ｃ２４Ｊはカラーキラー回路を示す。
ＶＴＲのカラーキラー回路のブロック図、第３図は同回
路の各部説明波形図を示し、Ｑｌｌは同期信号分離回路
、α２は−ＬＨキラー回路、α３１はゲートパルス作成
回路、ａ４は水平同期信号の周波数への整数倍（ｍｆＫ
）の発振周波数を有するｖＣＯ（電圧制御発振器） ＋
（１９は１ ／ ｍ分周器、叫は１ ／ ｎ分周器（
ｎは整数）、（１７）は低域変換するためのコンバータ
、０唱まゲート回路、α！ｌｌは第１０ローパスフイル
タ、（２ＩＪはＰＬＬロック検出回路、（２１）は第２
のローパスフィルタ、（２２１は比較器、のはカラーキ
ラー検波回路、ｃ２４Ｊはカラーキラー回路を示す。
前記ＶＣＯＧ４）ｔｊ、例えば１６０ｆＫ又ｔ！ ３５
０ｆ９なる発振周波数に選ばれ、従ってその場合ｍは１
６０又は３５０となる。ゲート回路αｅはＡＮＤゲート
で構成され、同期信号分離回路ａυによって得た水平同
期信号から、Ｈキラー回路圓にて等洒ハルスを抜取り、
ＩＨ毎の整列したパルスを生成し、これをゲート回路α
樽に加えると共に、ＶＣＯ（１４にて作成した周波数ｍ
ｆいなる信号を１ ／ ｍ分周したｆＫなる信号を加え
、その出力（て前記ＶＣＯＱ４）を制御する。
０ｆ９なる発振周波数に選ばれ、従ってその場合ｍは１
６０又は３５０となる。ゲート回路αｅはＡＮＤゲート
で構成され、同期信号分離回路ａυによって得た水平同
期信号から、Ｈキラー回路圓にて等洒ハルスを抜取り、
ＩＨ毎の整列したパルスを生成し、これをゲート回路α
樽に加えると共に、ＶＣＯ（１４にて作成した周波数ｍ
ｆいなる信号を１ ／ ｍ分周したｆＫなる信号を加え
、その出力（て前記ＶＣＯＱ４）を制御する。
このときゲートパルス作成回路Ｑ３１の出力（ＩＨ毎Ｖ
Ｃ搬列したパルス）と１ ／ ｍ分周器α四の出力をＰ
ＬＬロック検出回路（２）に加え、ローパスフィルタ（
２１）にて平滑し、比較器［有］により所定レベルと比
較し、その出力をカラーキラー検波回路（２）の出力に
加算する。
Ｃ搬列したパルス）と１ ／ ｍ分周器α四の出力をＰ
ＬＬロック検出回路（２）に加え、ローパスフィルタ（
２１）にて平滑し、比較器［有］により所定レベルと比
較し、その出力をカラーキラー検波回路（２）の出力に
加算する。
ここで前記Ｖ ＣＯ（１４１はその出力が１ ／ ｍ分
周された後ゲート回路（１〜及びローパスフィルタ（１
）介してフィードバックされ、ＰＬＬ （フェーズロッ
クドループ）を構成し、従ってゲートパルス作成回路ａ
３の出力として現われたゲートパルスと１／ｍ分周した
信号とは第３図に示すような相対関係になる。第３図（
イ）はゲートパルスを表わし、（ロ）は１ ／ ｍ分周
器の出力、に）ｔ’：！ Ｐ Ｌ Ｌロック検出回路■
の出力を示す。
周された後ゲート回路（１〜及びローパスフィルタ（１
）介してフィードバックされ、ＰＬＬ （フェーズロッ
クドループ）を構成し、従ってゲートパルス作成回路ａ
３の出力として現われたゲートパルスと１／ｍ分周した
信号とは第３図に示すような相対関係になる。第３図（
イ）はゲートパルスを表わし、（ロ）は１ ／ ｍ分周
器の出力、に）ｔ’：！ Ｐ Ｌ Ｌロック検出回路■
の出力を示す。
上図で１ ／ ｍ分周器α９の出力のエツジがゲートパ
ルス（第３図（イ））の中心に来ろようなパルス（ロッ
クパルスと称する）を生成し、こ扛をゲートパルスでゲ
ートすることにより、前記ＰＬＬがロックし【いるとき
は′Ｌ”レベルのエネルギーが強く、ロックが外れてい
る場合は′Ｈ”レベルのエネルギーが強い。
ルス（第３図（イ））の中心に来ろようなパルス（ロッ
クパルスと称する）を生成し、こ扛をゲートパルスでゲ
ートすることにより、前記ＰＬＬがロックし【いるとき
は′Ｌ”レベルのエネルギーが強く、ロックが外れてい
る場合は′Ｈ”レベルのエネルギーが強い。
この模様を第３図な用いて説明すると、（イ）に示すゲ
ートパルスに対して１７ ｍ分周器（１つの出力である
ロックパルスがｅ→に示す位相即ちＰＬＬＣ２７２時ロ
ックパルスがゲートパルスと同位相にあり。
ートパルスに対して１７ ｍ分周器（１つの出力である
ロックパルスがｅ→に示す位相即ちＰＬＬＣ２７２時ロ
ックパルスがゲートパルスと同位相にあり。
従ってＰＬＬロクク検出検出回路量力は同図に）となり
、前述の如く“Ｉ、 １）レベルのエネルギーが強＜ナ
リ、ローパスフィルタ（２１）の出力としての平均値電
圧は小となる。
、前述の如く“Ｉ、 １）レベルのエネルギーが強＜ナ
リ、ローパスフィルタ（２１）の出力としての平均値電
圧は小となる。
一方１７ｍ分周器（１５＋の出力であるロックパルスが
第３図（内に示す位相の場合即ちＰＬＬのロックが外れ
た場合は、ＰＬＬロック検出回路（２αの出力は同図（
へ）に示す波形となり、これをローパスフィルタＱυに
より平滑すれば、に）Ｋ比し”Ｈ″レベルエネルギーが
強（平均値電圧は犬となる。
第３図（内に示す位相の場合即ちＰＬＬのロックが外れ
た場合は、ＰＬＬロック検出回路（２αの出力は同図（
へ）に示す波形となり、これをローパスフィルタＱυに
より平滑すれば、に）Ｋ比し”Ｈ″レベルエネルギーが
強（平均値電圧は犬となる。
前記ＰＬＬのロックが外れた場合即ち第３図（へ）で示
す波形図に示−ｊＰＬＬロック検出回路■の出力をロー
パスフィルタＱυにて平滑した平均値電圧を比較器（２
２１を介してカラーキラー検波回路（ハ）の出力て加算
した場合、仮に弱入力時でクロマ信号のレベルが低下時
、前記カラーキラー構成回路（ハ）が不動作状態で、水
平同期信号にノイズが重畳されるような不安定なときで
も、前記ＰＬＬロック検出回路ＱＩの出力にて、カラー
キラー回路（２４１を動作状態に切換える。
す波形図に示−ｊＰＬＬロック検出回路■の出力をロー
パスフィルタＱυにて平滑した平均値電圧を比較器（２
２１を介してカラーキラー検波回路（ハ）の出力て加算
した場合、仮に弱入力時でクロマ信号のレベルが低下時
、前記カラーキラー構成回路（ハ）が不動作状態で、水
平同期信号にノイズが重畳されるような不安定なときで
も、前記ＰＬＬロック検出回路ＱＩの出力にて、カラー
キラー回路（２４１を動作状態に切換える。
前記比較器四は、端子（ハ）から基準電圧を加え所定の
スレッショルド電圧にてその出力が現われ、端子弼から
はカラーキラー検波回路［有］と前記比較器りの出力が
加算され、従来の様にバースト抜取りパルスが発生せず
、これに伴ってカラーキラー検波回路＠の出力（低レベ
ル）が現われた場合のみならず、前記比較器■の出力（
低レベル）が現われた場合も端子ｃ！６１ハ低レベルと
なっ℃、カラーキラー回路（２）によりカラー信号処理
回路を不動作にする。
スレッショルド電圧にてその出力が現われ、端子弼から
はカラーキラー検波回路［有］と前記比較器りの出力が
加算され、従来の様にバースト抜取りパルスが発生せず
、これに伴ってカラーキラー検波回路＠の出力（低レベ
ル）が現われた場合のみならず、前記比較器■の出力（
低レベル）が現われた場合も端子ｃ！６１ハ低レベルと
なっ℃、カラーキラー回路（２）によりカラー信号処理
回路を不動作にする。
（ト） 発明の効果
本発明のＶＴＲのカラーキラー回路によれば、従来の様
にバースト抜取りパルスが発生しているときに入力信号
が弱小になったときに生ずる水子同期信号に重畳したノ
イズ忙よるＡＦＣｕ路が乱れた状態でも記録し℃いたの
に対し、斯る場合は、確実にカラーキラー回路な動作さ
せて、記録しないように構成してあり、鮮明な画面のみ
が記録される利点が得られる。
にバースト抜取りパルスが発生しているときに入力信号
が弱小になったときに生ずる水子同期信号に重畳したノ
イズ忙よるＡＦＣｕ路が乱れた状態でも記録し℃いたの
に対し、斯る場合は、確実にカラーキラー回路な動作さ
せて、記録しないように構成してあり、鮮明な画面のみ
が記録される利点が得られる。
第１図は本発明のＶＴＲのカラーキラー回路を示すブロ
ック図、第２図は従来の同回路のブロック図、第３図は
第１図を説明するための各部波形図を示す。 主な図番の説明 ■・・・同期分離回路、 圓・・・１Ｈキラ一回路、α
３・・・ゲートパルス作成回路、 （１４１・・・ｍ、
７’、ＶＣＯ１ａ団・・・１ ／ ｍ分周器、 （１８
１・・・ゲート回路、 １！Ｊ・・・第１のローパスフ
ィルタ、 ■・・・ＰＬＬロック検出回路、 ｔ２］１
・・・第２のローパスフィルタ、 ■・・・比較器、
の・・・カラーキラー検波回路、 （２４・・・カラー
キラー回路。 出願人 三洋を機株式会社 外１名 代理人 弁理士 佐 野 静 夫 第１図 ｂ２２
ック図、第２図は従来の同回路のブロック図、第３図は
第１図を説明するための各部波形図を示す。 主な図番の説明 ■・・・同期分離回路、 圓・・・１Ｈキラ一回路、α
３・・・ゲートパルス作成回路、 （１４１・・・ｍ、
７’、ＶＣＯ１ａ団・・・１ ／ ｍ分周器、 （１８
１・・・ゲート回路、 １！Ｊ・・・第１のローパスフ
ィルタ、 ■・・・ＰＬＬロック検出回路、 ｔ２］１
・・・第２のローパスフィルタ、 ■・・・比較器、
の・・・カラーキラー検波回路、 （２４・・・カラー
キラー回路。 出願人 三洋を機株式会社 外１名 代理人 弁理士 佐 野 静 夫 第１図 ｂ２２
Claims (1)
- （１）同期信号分離回路の出力側に接続されたゲートパ
ルス作成回路と、該ゲートパルス作成回路の出力側及び
発振周波数としてｍｆ＿Ｋを有するＶＣＯ（ｍは整数、
ｆ＿Ｋは水平周波数）の出力側が１／ｍ分周器を介して
接続されたゲート回路と、前記ゲートパルス作成回路の
出力端及び前記１／ｍ分周器の出力端とが接続されたＰ
ＬＬロック検出回路及びローパスフィルタとより成り、
前記ローパスフィルタの出力とクロマ信号のサブキャリ
ア処理回路より得たカラーキラー出力とを加算する手段
を設けたことを特徴とするＶＴＲのカラーキラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59196414A JPS6173493A (ja) | 1984-09-19 | 1984-09-19 | Ｖｔｒのカラ−キラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59196414A JPS6173493A (ja) | 1984-09-19 | 1984-09-19 | Ｖｔｒのカラ−キラ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6173493A true JPS6173493A (ja) | 1986-04-15 |
Family
ID=16357456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59196414A Pending JPS6173493A (ja) | 1984-09-19 | 1984-09-19 | Ｖｔｒのカラ−キラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6173493A (ja) |
-
1984
- 1984-09-19 JP JP59196414A patent/JPS6173493A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4825299A (en) | Magnetic recording/reproducing apparatus utilizing phase comparator | |
| EP0258042B1 (en) | Phase locked loop circuit with quickly recoverable stability | |
| US4520394A (en) | Horizontal scanning frequency multiplying circuit | |
| JPS6051312B2 (ja) | 水平走査周波数逓倍回路 | |
| US4843469A (en) | Rapid signal acquisition and phase averaged horizontal timing from composite sync | |
| US3578902A (en) | Apparatus for synchronized generation of a signal from a composite color video signal subjected to signal perturbations | |
| US4628271A (en) | Differential phase shift keying demodulator | |
| JPS5835428B2 (ja) | 搬送波再生回路 | |
| US4908582A (en) | AFC circuit for producing a ripple-free oscillator control voltage | |
| JPS6173493A (ja) | Ｖｔｒのカラ−キラ−回路 | |
| JPH0324818B2 (ja) | ||
| JP2503546B2 (ja) | 搬送色信号の周波数低域変換装置 | |
| US4364091A (en) | Equalizing pulse removal circuit | |
| US5208672A (en) | Horizontal synchronizing signal generating circuit | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JPS6412156B2 (ja) | ||
| JP2595570B2 (ja) | 非標準信号判別回路 | |
| JPH077686A (ja) | Ａｍ復調器 | |
| JPH051180Y2 (ja) | ||
| JPS5912048B2 (ja) | 標本化パルス発生回路 | |
| JPS5918894B2 (ja) | デジタル位相同期回路 | |
| JPH02301223A (ja) | Ｐｌｌ回路 | |
| JPH0646145Y2 (ja) | 位相同期ル−プ回路 | |
| JP2669949B2 (ja) | 位相同期回路 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 |