JPS6175455A - インタフエ−ス装置 - Google Patents
インタフエ−ス装置Info
- Publication number
- JPS6175455A JPS6175455A JP19611984A JP19611984A JPS6175455A JP S6175455 A JPS6175455 A JP S6175455A JP 19611984 A JP19611984 A JP 19611984A JP 19611984 A JP19611984 A JP 19611984A JP S6175455 A JPS6175455 A JP S6175455A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- level
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、割込み信号を用いたコンピュータシステムに
使用するデジタル信号入力用のインターフェース装置に
関する。
使用するデジタル信号入力用のインターフェース装置に
関する。
第３図は割込み信号を用いるデジタル回路用インク７エ
ース装置の従来例のプはツタ図である０以下、この従来
例の動作を第４図のタイムチャートを参照して説明する
・ さて、時刻１．に入力信号Ｓ工、の状態が変化すると、
状態変化検出回路２１から検出信号がオア回路２３ミニ
出力され、ざら（二この検出信号が７リツプフロツグ２
４のセット入力端子Ｓ（二人力して、アリツブ７０ツブ
２４の出力端子Ｑから割込み信号ｓｘｙアが出力される
。この割込み信号Ｓ工。を受信した外部装置が割込みリ
セット信号ＳｘＲをフリップフロッグ２４のリセット端
子Ｒ１二出力した後、時刻ｔ２にデータ読出し信号ＳＲ
を出力すると、このデータ読出し信号ＳＲはバッファ２
５．２６ のイネーブル信号として働き、出力信号８０
１８０２が読出されていたＯ 〔発明が解決しようとする問題点〕 上述した従来のインタフェース装置では、時刻ｔ２Ｉ：
入力信号Ｓｘ２の状態が変化し、変化後の入力信号Ｓｕ
にしたがって出力信号ＳＯ２が読出されたものとする
と、入力信号Ｓ工、の状態変化（二基づいて割込み信号
ＳＩＭ？を割込みリセット信号Ｓ□およびデータ読出し
信号ＳＲが発生し、時刻ｔ、 ｌ二読出された出力信号
８０１８０２が時刻ｔ、 ｌ２再び読出されてしまうと
いう無駄な動作を生じる欠点があった。
ース装置の従来例のプはツタ図である０以下、この従来
例の動作を第４図のタイムチャートを参照して説明する
・ さて、時刻１．に入力信号Ｓ工、の状態が変化すると、
状態変化検出回路２１から検出信号がオア回路２３ミニ
出力され、ざら（二この検出信号が７リツプフロツグ２
４のセット入力端子Ｓ（二人力して、アリツブ７０ツブ
２４の出力端子Ｑから割込み信号ｓｘｙアが出力される
。この割込み信号Ｓ工。を受信した外部装置が割込みリ
セット信号ＳｘＲをフリップフロッグ２４のリセット端
子Ｒ１二出力した後、時刻ｔ２にデータ読出し信号ＳＲ
を出力すると、このデータ読出し信号ＳＲはバッファ２
５．２６ のイネーブル信号として働き、出力信号８０
１８０２が読出されていたＯ 〔発明が解決しようとする問題点〕 上述した従来のインタフェース装置では、時刻ｔ２Ｉ：
入力信号Ｓｘ２の状態が変化し、変化後の入力信号Ｓｕ
にしたがって出力信号ＳＯ２が読出されたものとする
と、入力信号Ｓ工、の状態変化（二基づいて割込み信号
ＳＩＭ？を割込みリセット信号Ｓ□およびデータ読出し
信号ＳＲが発生し、時刻ｔ、 ｌ二読出された出力信号
８０１８０２が時刻ｔ、 ｌ２再び読出されてしまうと
いう無駄な動作を生じる欠点があった。
本発明の目的に、データの読出しと同時（二人力信号が
変化しても、同じデータの読出しを２度くり返すという
無駄な動作を生じないインタフェース装置を提供するこ
とＣ；ある＠ 〔問題を解決するための手段〕 本発明のインタフェース装置は、第１の入力信号を第１
のラッチ回路の入力端と第１の比較回路の一方の入力端
と（二接続し、第１のラッチ回路の出力端を第１のバッ
ファの入力端と第１の比較回路の他方の入力端と（二接
続し、第２の入力信号を第２のラッチ回路の入力端と第
２の比較回路の一方の入力端とに接続し、第２のラッチ
回路の出力端を第２のバッファの入力端と第２の比較回
路の他方の入力端とに接続し、第１．第２のラッチ回路
と第１．第２のバッファをデータ読出し信号によって制
御し、第１．第２のバッファの出力端をそれぞれ第１．
第２の出力信号とし、第１．第２の比較回路の出力端を
オア回路の入力端Ｃ；接続し、このオア回路の出力端か
ら割込み信号を得るよう（二構成されている。
変化しても、同じデータの読出しを２度くり返すという
無駄な動作を生じないインタフェース装置を提供するこ
とＣ；ある＠ 〔問題を解決するための手段〕 本発明のインタフェース装置は、第１の入力信号を第１
のラッチ回路の入力端と第１の比較回路の一方の入力端
と（二接続し、第１のラッチ回路の出力端を第１のバッ
ファの入力端と第１の比較回路の他方の入力端と（二接
続し、第２の入力信号を第２のラッチ回路の入力端と第
２の比較回路の一方の入力端とに接続し、第２のラッチ
回路の出力端を第２のバッファの入力端と第２の比較回
路の他方の入力端とに接続し、第１．第２のラッチ回路
と第１．第２のバッファをデータ読出し信号によって制
御し、第１．第２のバッファの出力端をそれぞれ第１．
第２の出力信号とし、第１．第２の比較回路の出力端を
オア回路の入力端Ｃ；接続し、このオア回路の出力端か
ら割込み信号を得るよう（二構成されている。
次（＝、本発明の実施例（二ついて図面を参照して説明
する・ ｗｃ１図は本発明の一実施例Ｃ２係るインタフェース装
置のブロック図である。ラッチ回路１１．１２は外部装
置からデータ読出し信号Ｓ！Ｌを入力すると、それぞれ
入力信号Ｓ１１＋Ｓ工、を保持する。バッフ７１３．１
４は外部装置からデータ読出し信号ξを入力すると、そ
れぞれラッチ回路１１．１２が保持した内容を出力信号
Ｓ０１．Ｓ０２として外部装置ｆ二出力する。比較回路
１５．１６はそれぞれ入力信号Ｓ工、とラッチ回路 １
１の出力信号、入力信号Ｓ□とラッチ回路１２の出力信
号を入力して比較し、両者のレベルが等しい場合にロー
レベルの、異なる場合区二ハイレベルの信号を出力する
。オア回路１７は比較回路１５．１６の各出力信号の論
理和をとり、結果を割込み信号Ｓ工。として出力する。
する・ ｗｃ１図は本発明の一実施例Ｃ２係るインタフェース装
置のブロック図である。ラッチ回路１１．１２は外部装
置からデータ読出し信号Ｓ！Ｌを入力すると、それぞれ
入力信号Ｓ１１＋Ｓ工、を保持する。バッフ７１３．１
４は外部装置からデータ読出し信号ξを入力すると、そ
れぞれラッチ回路１１．１２が保持した内容を出力信号
Ｓ０１．Ｓ０２として外部装置ｆ二出力する。比較回路
１５．１６はそれぞれ入力信号Ｓ工、とラッチ回路 １
１の出力信号、入力信号Ｓ□とラッチ回路１２の出力信
号を入力して比較し、両者のレベルが等しい場合にロー
レベルの、異なる場合区二ハイレベルの信号を出力する
。オア回路１７は比較回路１５．１６の各出力信号の論
理和をとり、結果を割込み信号Ｓ工。として出力する。
以下、本実施例の動作を第２図のタイムチャートを参照
して説明する。
して説明する。
時刻１４（二人力信号Ｓ工、のレベルが変化すると、ラ
ッチ回路１１の出力信号と入力信号Ｓ工、の各レベルが
異なるので、 比較回路１５ｆｔハイレベルの信号を出
力し、オア回路１７を経てハイレベルの割込み信号Ｓ０
が外部装置Ｃ：出力される。そして、外部装置が時刻１
ｓ１ニデータ読出し信号ＳＲを出力すると、ラッチ回路
１１．１２μそれぞれ入力信号Ｓ工１．Ｓ１２を保持し
、バッファ１３，１４≦＝よって出力信号Ｓ０１．Ｓ０
２が出力され、外部襄置−読出される。また、ラッチ回
路１１．・１２がそれぞれ入力信号Ｓ工、１８よ、を保
持したことＣ；より、比較回路１５．１６の各２人力の
レベルがそれぞれ等しくなるので、時刻１． （二おい
て割込み信号Ｓ□ゎはローレベルζ；立下がる。
ッチ回路１１の出力信号と入力信号Ｓ工、の各レベルが
異なるので、 比較回路１５ｆｔハイレベルの信号を出
力し、オア回路１７を経てハイレベルの割込み信号Ｓ０
が外部装置Ｃ：出力される。そして、外部装置が時刻１
ｓ１ニデータ読出し信号ＳＲを出力すると、ラッチ回路
１１．１２μそれぞれ入力信号Ｓ工１．Ｓ１２を保持し
、バッファ１３，１４≦＝よって出力信号Ｓ０１．Ｓ０
２が出力され、外部襄置−読出される。また、ラッチ回
路１１．・１２がそれぞれ入力信号Ｓ工、１８よ、を保
持したことＣ；より、比較回路１５．１６の各２人力の
レベルがそれぞれ等しくなるので、時刻１． （二おい
て割込み信号Ｓ□ゎはローレベルζ；立下がる。
ところで、第２図のよう（ニデータ読出し信号Ｓ１が出
力された時刻ｔ５に入力信号Ｓ工、のレベルが変化し、
変、化後の入力信号Ｓ工、トしたがって出力信号Ｓ０２
が読出されても、データ読出し信号ＳＲ″４Ｉ：入力し
。
力された時刻ｔ５に入力信号Ｓ工、のレベルが変化し、
変、化後の入力信号Ｓ工、トしたがって出力信号Ｓ０２
が読出されても、データ読出し信号ＳＲ″４Ｉ：入力し
。
たラッチ回路１１．１２がそれぞれ入力信号Ｓ工、。
Ｓ工、を保持するので、比較回路１５．１６の各２人力
のレベルがそれぞれ等しくなり、時刻ｔ５１：割込み信
号ＳｘＭ、ｒが立下がる。従って、同じデータの読出し
を２腿くり返すことはない・ 〔発明の効果〕 以上説明したように本発明によれば、データの読出しと
同時に入力信号の状態が変化しても、同じデータの読出
しをくり返すことはなく、無駄な動作を省くことができ
る。
のレベルがそれぞれ等しくなり、時刻ｔ５１：割込み信
号ＳｘＭ、ｒが立下がる。従って、同じデータの読出し
を２腿くり返すことはない・ 〔発明の効果〕 以上説明したように本発明によれば、データの読出しと
同時に入力信号の状態が変化しても、同じデータの読出
しをくり返すことはなく、無駄な動作を省くことができ
る。
第１図は本発明の一実施例に係るインタフェース装置の
ブロック図、第３図は従来例に係るイノタフエース装置
のブロック図、第２図、第４図はそれぞれ第１囚、第３
図のインタフェース装置のタイムチャートである。 １１．１２・・・ラッチ回路、１３．１４・・・ノ（ソ
ファ、１５．１６・・・比較回路、１７・・・オア回路
、Ｓ０１＋Ｓ工、・・・入力信号、 Ｓｇｌ ＋ Ｓｏ
２・・・出力信号、ＳＲ・・・データ続出し信号、 Ｓ工１．・・・割込み信号。
ブロック図、第３図は従来例に係るイノタフエース装置
のブロック図、第２図、第４図はそれぞれ第１囚、第３
図のインタフェース装置のタイムチャートである。 １１．１２・・・ラッチ回路、１３．１４・・・ノ（ソ
ファ、１５．１６・・・比較回路、１７・・・オア回路
、Ｓ０１＋Ｓ工、・・・入力信号、 Ｓｇｌ ＋ Ｓｏ
２・・・出力信号、ＳＲ・・・データ続出し信号、 Ｓ工１．・・・割込み信号。
Claims (1)
- 【特許請求の範囲】 外部装置に割込み信号を出力し、前記外部装置からデー
タ読出し信号を入力して、前記外部装置にデータを出力
するインタフェース装置において、前記データ読出し信
号によつて複数の入力信号をそれぞれ保持する複数のラ
ッチ回路と、 前記データ読出し信号によつて前記複数のラッチ回路の
各出力信号をそれぞれ入力して複数の出力信号を出力す
る複数のバッファと、 前記複数の入力信号の各々と、前記複数のラッチ回路の
各出力信号とを入力し、比較して両者が異なる場合に信
号を出力する複数の比較回路と、該複数の比較回路のう
ち少なくとも１つが信号を出力したときに、前記割込み
信号を出力する論理回路とを備えたことを特徴とするイ
ンタフェース装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19611984A JPS6175455A (ja) | 1984-09-19 | 1984-09-19 | インタフエ−ス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19611984A JPS6175455A (ja) | 1984-09-19 | 1984-09-19 | インタフエ−ス装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6175455A true JPS6175455A (ja) | 1986-04-17 |
| JPH0441383B2 JPH0441383B2 (ja) | 1992-07-08 |
Family
ID=16352554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19611984A Granted JPS6175455A (ja) | 1984-09-19 | 1984-09-19 | インタフエ−ス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6175455A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59160223A (ja) * | 1983-03-03 | 1984-09-10 | Mitsubishi Electric Corp | 信号入力装置 |
-
1984
- 1984-09-19 JP JP19611984A patent/JPS6175455A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59160223A (ja) * | 1983-03-03 | 1984-09-10 | Mitsubishi Electric Corp | 信号入力装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0441383B2 (ja) | 1992-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0441383B2 (ja) | ||
| JP2561308B2 (ja) | データのスタック装置 | |
| SU1531210A1 (ru) | Мажоритарный элемент "4 или более из 7 | |
| JPH0546535A (ja) | データ転送インタフエース装置 | |
| JPH0267665A (ja) | インタフェイス回路 | |
| JP2975638B2 (ja) | 半導体集積回路 | |
| US4841298A (en) | Bit pattern conversion system | |
| JP2669028B2 (ja) | コマンドレジスタ回路 | |
| JP2538949B2 (ja) | システム間通信制御装置 | |
| JPH0285950A (ja) | バス間転送方式 | |
| JPS6470880A (en) | Digital image processor | |
| JPS61179621A (ja) | 直列／並列変換回路 | |
| JPH0377406A (ja) | 発振制御回路 | |
| JPS63263857A (ja) | デ−タ入出力装置 | |
| JPS6365271B2 (ja) | ||
| JPS63830B2 (ja) | ||
| JPS60163553A (ja) | 並列形伝送方式 | |
| JPS61201520A (ja) | ロ−タリ−エンコ−ダのインタフエ−ス回路 | |
| JPS62256159A (ja) | マイクロプロセツサ | |
| JPS594793B2 (ja) | 可変長遅延回路 | |
| JPS6149538A (ja) | ル−プ式デ−タ伝送装置 | |
| JPS61188625A (ja) | Ｒｏｍ式演算回路 | |
| JPS6261117A (ja) | ランキング回路 | |
| JPH0376557B2 (ja) | ||
| JPH0564902B2 (ja) |